CN103904087A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN103904087A
CN103904087A CN201310698441.9A CN201310698441A CN103904087A CN 103904087 A CN103904087 A CN 103904087A CN 201310698441 A CN201310698441 A CN 201310698441A CN 103904087 A CN103904087 A CN 103904087A
Authority
CN
China
Prior art keywords
dielectric film
wiring
area
contact hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310698441.9A
Other languages
English (en)
Other versions
CN103904087B (zh
Inventor
张真稀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103904087A publication Critical patent/CN103904087A/zh
Application granted granted Critical
Publication of CN103904087B publication Critical patent/CN103904087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制造方法。该薄膜晶体管阵列基板包括板内选通驱动器（GIP），GIP包括位于基板上的第一布线、覆盖第一布线的第一绝缘膜、第一绝缘膜上的第二布线、覆盖第二布线的第二绝缘膜、位于第二绝缘膜上的第三绝缘膜、露出第一布线和第二布线的第一接触孔和第二接触孔、以及第三绝缘膜上的用于第一布线和第二布线的连接的第三布线。第三绝缘膜包括与第一接触孔和第二接触孔相对应的第一区域、在第一厚度范围内的与第一接触孔和第二接触孔之间的区域相对应第二区域、以及第二厚度范围内的剩余的第三区域，第一厚度范围中的最小值大于第二厚度范围中的最大值。

Description

薄膜晶体管阵列基板及其制造方法
技术领域
本发明涉及具有板内选通驱动器（GIP）的薄膜晶体管阵列基板及其制造方法，更具体地，涉及可以增强GIP的可靠性的薄膜晶体管阵列基板及其制造方法。
背景技术
近来向信息化社会的过渡引起了显示器领域的快速发展，以可视地呈现电子信息信号，并且相应地已经持续地研究了表现出良好属性（例如，薄且重量轻）以及需要低功耗的各种平板显示装置。
这些平板显示装置的代表性示例可以包括液晶显示器（LCD）装置、等离子体显示面板（PDP）装置、场发射显示器（FED）装置、电致发光显示器（ELD）装置、电致湿润显示器（EWD）装置和有机发光二极管（OLED）显示装置。这些平板显示装置通常包括用于图像信息的平板显示面板作为必要部件。这样的平板显示面板具有这样的配置：一对基板彼此面对地结合并且在这一对基板之间***有发光材料或偏振器。
通常，有源矩阵驱动模式平板显示装置包括具有单元阵列的薄膜晶体管阵列基板，其中，单元阵列被配置为分别独立地驱动多个像素区域。
单元阵列包括：彼此交叉以限定多个像素区域的选通线和数据线；多个开关元件、其形成在选通线和数据线的交叉处，以与多个像素区域相对应；以及多个像素电极，其分别与多个像素区域相对应，这些像素电极连接到多个开关元件。
选通线连接到选通驱动器，以将选通信号分别施加到多个像素区域，并且数据线连接到数据驱动器，以将数据信号分别施加到多个像素区域。
在这种情况下，选通驱动器是按顺序向多个选通线中的至少一个选通线输出选通信号的电路，并且选通驱动器比数据驱动器简单。因此，选通驱动器可以构成薄膜晶体管阵列基板的一部分，以减少工艺次数，缩短工艺时间，并且降低材料成本。作为薄膜晶体管的一部分的选通驱动器被称为板内选通驱动器（GIP）。
通常，GIP需要有限数量的金属层，因此包括至少一个跳线以防止布线之间短路。
图1是示出典型的GIP的截面图。
如图1示例性示出的，典型的GIP 10包括：第一布线12，其形成在基板11上；第一绝缘膜13，其被配置为覆盖第一布线12；第二布线14，其形成在第一绝缘膜13上；第二绝缘膜15，其被配置为覆盖第二布线14；以及第三布线16，其形成在第二绝缘膜15上，以通过第一接触孔CT1和第二接触孔CT2将第一布线12和第二布线14彼此连接。
这里，由于形成在第一绝缘膜13的下面的第一布线12，导致第一绝缘膜13必须具有锥形（tapered）部分，并且由于形成在第二绝缘膜15的下面的第一布线12和第二布线14，导致第二绝缘膜15必须具有锥形部分。
另外，形成在第二绝缘膜15上的第三布线16被配置为与第一接触孔CT1和第二接触孔CT2以及第一接触孔CT1和第二接触孔CT2之间的间隙区域相对应，因此用作将第一布线12和第二布线14彼此连接的跳线。
同时，为了使掩模工艺的数量最小化，经由相同的曝光掩模工艺来形成第一接触孔CT1和第二接触孔CT2。更具体地，在第二绝缘膜15上形成曝光掩模（未示出）的状态下，使第一绝缘膜13和第二绝缘膜15经受刻蚀。曝光掩模具有开口以将第二绝缘膜15的与第一接触孔CT1和第二接触孔CT2分别相对应的部分露出。在这种情况下，即使在形成了第二接触孔CT2之后，也需要继续进行刻蚀，一直到完全形成了第一接触孔CT1为止，这使得第二绝缘膜15过度刻蚀。
另外，当在形成了第一接触孔CT1和第二接触孔CT2之后从第二绝缘膜15去除了曝光掩模时，第二绝缘膜15可能损坏，具体地，第二绝缘膜15的锥形部分可能与曝光掩模一起被部分地去除。
由过度刻蚀和曝光掩模的去除所导致的第二绝缘膜15的这种部分去除、由于第二绝缘膜15所导致的高度差异进一步增加。
具体地，如果由第二绝缘膜15的部分去除所导致的上述增加的高度差出现在第一接触孔CT1和第二接触孔CT2之间的间隙区域中，如图1中的虚线圆圈示例性示出的，则形成在第二绝缘膜15上的第三布线16可能断开。这使得第一布线12和第二布线14之间的跳线的可靠性以及GIP的可靠性劣化。
发明内容
因此，本发明致力于基本上消除了由于相关技术的局限性和缺点导致的一个或更多个问题的薄膜晶体管阵列基板及其制造方法。
本发明的一个目的在于提供可防止跳线断开从而提高板内选通驱动器（GIP）的可靠性的薄膜晶体管阵列基板及其制造方法。
本发明的附加优点、目的和特征将在下面的描述中部分地阐述且将对于本领域普通技术人员在研究下文后变得明显，或可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中具体指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些目的和其它优点，并且根据本发明的目的，如本文具体实施和广义描述的，薄膜晶体管阵列基板包括与显示区域相对应的单元阵列和与显示区域周围的非显示区域的部分区域相对应的板内选通驱动器GIP，其中，GIP包括：第一布线，其形成在基板上；第一绝缘膜，其形成在基板上以覆盖第一布线；第二布线，其形成在第一绝缘膜上；第二绝缘膜，其形成在第一绝缘膜上以覆盖第二布线；第三绝缘膜，其形成在第二绝缘膜上；第一接触孔，其穿过第一绝缘膜、第二绝缘膜和第三绝缘膜，以露出第一布线的一部分；第二接触孔，其穿过第二绝缘膜和第三绝缘膜，以将第二布线的一部分露出；以及第三布线，其形成在第三绝缘膜上，以通过第一接触孔和第二接触孔将第一布线和第二布线彼此连接。
这里，第三绝缘膜包括第一区域、第二区域和第三区域。与第一接触孔和第二接触孔相对应的第一区域是去除了第三绝缘膜的区域。
与第一接触孔和第二接触孔之间的间隙区域相对应的第二区域在第一厚度范围内。作为除了第一区域和第二区域之外的剩余区域的第三区域在与第一厚度范围不同的第二厚度范围内。此外，第一厚度范围中的最小值大于第二厚度范围中的最大值。
根据本发明的另一个方面，在薄膜晶体管阵列基板的制造方法中，薄膜晶体管阵列基板包括被配置为限定与显示区域相对应的多个像素区域的单元阵列和与显示区域周围的非显示区域的部分区域相对应的板内选通驱动器（GIP），所述方法包括以下步骤：通过对基板上的第一金属膜进行构图来在非显示区域的部分区域上形成第一布线；在基板上形成第一绝缘膜，以覆盖第一布线；通过对第一绝缘膜上的第二金属膜进行构图来在非显示区域的部分区域上形成第二布线；在第一绝缘膜上形成第二绝缘膜以覆盖第二布线；在第二绝缘膜上形成光刻胶膜；通过利用放置在光刻胶膜上的半色调掩模对光刻胶膜进行构图来形成第三绝缘膜，其中，第三绝缘膜包括第一区域、第二区域和第三区域，第一区域露出第二绝缘膜以与第一布线和第二布线中的每一个的一部分相对应，第二区域与两个第一区域之间的间隙区域相对应，第二区域在第一厚度范围内，并且第三区域作为除了第一区域和第二区域之外的剩余区域，第三区域在与第一厚度范围不同的第二厚度范围内；通过利用第三绝缘膜作为掩模刻蚀第一绝缘膜和第二绝缘膜来形成第一接触孔和第二接触孔，第一接触孔穿过第一绝缘膜、第二绝缘膜和第三绝缘膜，以将第一布线的一部分露出，第二接触孔穿过第二绝缘膜和第三绝缘膜以将第二布线的一部分露出；以及通过对第三绝缘膜上的第三金属膜进行构图来在非显示区域的部分区域中形成第三布线以通过第一接触孔和第二接触孔将第一布线和第二布线彼此连接，其中，第一厚度范围中的最小值大于第二厚度范围中的最大值。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，并且意在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本发明中以提供对本发明的进一步理解，且并入到本申请中且构成本申请的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是示出典型的GIP的截面图；
图2是示出根据本发明的一个实施方式的薄膜晶体管阵列基板的示图；
图3是示出图2的TFT的截面图；
图4是示出图2的GIP的跳线的平面图；
图5是示出沿图4的线I-I’截取的截面图；
图6是示出根据本发明的一个实施方式的薄膜晶体管阵列基板的制造方法的流程图；
图7A至图7H是示出图6的各个操作的过程示图。
具体实施方式
下面将参照附图详细描述根据本发明的各实施方式的薄膜晶体管阵列基板及其制造方法。
首先，将参照图2至图5描述根据本发明的一个实施方式的薄膜晶体管阵列基板。
图2是示出根据本发明的一个实施方式的薄膜晶体管阵列基板的示图，并且图3是示出图2的TFT的截面图。另外，图4是示出图2的GIP的跳线的平面图，并且图5是示出沿图4的线I-I’截取的截面图。
如图2中示例性示出的，根据本发明的一个实施方式的薄膜晶体管阵列基板100包括与显示区域AA相对应的单元阵列和与在显示区域AA的周围的非显示区域的一部分相对应的板内选通驱动器（GIP）。
单元阵列包括：选通线GL和数据线DL，选通线GL和数据线DL彼此交叉以限定与显示区域AA相对应的多个像素区域；多个薄膜晶体管（TFT），其设置在选通线GL和数据线DL的交叉处以与多个像素区域相对应；以及多个像素电极PX，其分别与多个像素区域相对应，像素电极PX连接到多个TFT。
选通线GL连接到GIP，并且分别向多个TFT施加选通信号，其中，GIP是构成薄膜晶体管阵列基板100的一部分的选通驱动器。
数据线DL连接到数据驱动器D-Dr，并且分别向多个TFT施加数据信号。
如图3示例性示出的，多个TFT中的各TFT包括：栅极110，其形成在基板101上；第一绝缘膜120，其形成在基板101上以覆盖栅极110；有源层130，有源层130利用半导体材料形成在第一绝缘膜120上以与栅极110的至少一部分相交叠；源极141和漏极142，其形成在有源层130上彼此隔开的相对的位置，以分别与有源层130的至少一部分交叠；第二绝缘膜150，其形成在第一绝缘膜120上以覆盖有源层130、源极141和漏极142中的每一个；以及第三绝缘膜160，其在第一厚度范围D1内形成在第二绝缘膜150上。
尽管图3中没有详细示出，但栅极110形成在基板101上，以从按第一方向设置的选通线（图2中的GL）分支出以与各像素区域相对应。源极141形成在第一绝缘膜120上，以从按第二方向设置的数据线（图2中的DL）分支出，以与各像素区域相对应，第二方向与第一方向相交。
因为利用半色调掩模对第一绝缘膜120上顺序堆叠的半导体膜和第二金属层进行不同地构图，所以可以经由单个掩模工艺形成有源层130以及源极141和漏极142。
像素电极170（图2中的PX）形成在第三绝缘膜160上。像素电极170通过像素接触孔CT_P连接到漏极142，该像素接触孔CT_P穿过第二绝缘膜150和第三绝缘膜160以露出漏极142的一部分。
如图4示例性示出的，GIP包括第一布线111、第二布线143、与第一布线111的一部分相对应的第一接触孔CT1、与第二布线143的一部分相对应的第二接触孔CT2以及第三布线171，第三布线171被配置为通过第一接触孔CT1和第二接触孔CT2将第一布线111和第二布线143彼此连接。这里，第三布线171形成在包括第一接触孔CT1和第二接触孔CT2以及第一接触孔CT1和第二接触孔CT2之间的间隙区域的区域。
更具体地，如图5示例性示出的，GIP包括：第一布线111，其形成在基板101上；第一绝缘膜120，其形成在基板101上以覆盖第一布线111；第二布线143，其形成在第一绝缘膜120上；第二绝缘膜150，其形成在第一绝缘膜120上以覆盖第二布线143；第三绝缘膜160，其形成在第二绝缘膜150上；第一接触孔CT1，其穿过第一绝缘膜120、第二绝缘膜150和第三绝缘膜160以露出第一布线111的一部分；第二接触孔CT2，其穿过第二绝缘膜150和第三绝缘膜160，以露出第二布线143的一部分；以及第三布线171，其形成在第三绝缘膜160上，以通过第一接触孔CT1和第二接触孔CT2将第一布线111和第二布线143彼此连接。
另外，GIP还可以包括置于第二布线143和第一绝缘膜120之间的半导体材料层131。
通过对基板101上的第一金属层进行构图来在基板101上与TFT的栅极（图3中的110）一起形成第一布线111。
第一绝缘膜120形成在基板101上以覆盖TFT的栅极110和第一布线111中的每一个。
半导体材料层131与TFT的有源层（图3中的130）一起形成在第一绝缘膜120上。
第二布线143与TFT的源极和漏极（图3中的141和142）一起形成在半导体材料层131上。在这种情况下，因为以与TFT的有源层130、源极141和漏极142相同的方式利用半色调掩模来对第一绝缘膜120上的半导体膜和第二金属层进行不同地构图，所以可以经由单个掩模工艺来实现半导体材料层131和第二布线143的顺序堆叠配置。
第二绝缘膜150形成在第一绝缘膜120上，以覆盖TFT的有源层130、源极141和漏极142以及第二布线143中的每一个。
第三绝缘膜160形成在第二绝缘膜150上，并且构成具有不同厚度的第一区域A1、第二区域A2和第三区域A3。
另外，在第一绝缘膜120和第二绝缘膜150的刻蚀期间，第三绝缘膜160被用作掩模，以形成第一接触孔CT1和第二接触孔CT2。为此，用光刻胶材料来形成第三绝缘膜160用于曝光。在一个示例中，可以用负型光亚克力（photoacryl）来形成第三绝缘膜160。
第三绝缘膜160的第一区域A1是第三绝缘膜160被去除以与TFT的像素接触孔CT_P、第一接触孔CT1和第二接触孔CT2相对应的区域。即，第一区域A1是零厚度区域。
第三绝缘膜160的第二区域A2与第一接触孔CT1和第二接触孔CT2之间的间隙区域相对应，并且在第一厚度范围D1内。这里，第一厚度范围D1表示为用于防止在第三绝缘膜160下面的第二绝缘膜150的锥形部分被复制到第三绝缘膜160的厚度。以这种方式，在第二区域A2中，第三绝缘膜160的上表面可以是平坦的，或者可以展现出相邻部分之间的高度差小于第二绝缘膜150。
另外，如图3示例性示出的，TFT可以包括第一厚度范围D1内的第三绝缘膜160，以保证存储容量。
第三绝缘膜160的第三区域A3是除了第一区域A1和第二区域A2之外的剩余区域，并且在与第一厚度范围D1不同的第二厚度范围D2内。在这种情况下，为了防止从GIP产生不必要的寄生电容，第三区域A3比第二区域A2薄。
换句话，第一厚度范围D1的最小值大于第二厚度范围D2的最大值。
第三布线171形成在第三绝缘膜160上，以通过第一接触孔CT1和第二接触孔CT2与第一布线111和第二布线143中的每一个接触。由此，将第三布线171用作将第一布线111和第二布线143彼此连接的跳线。
如上所述，在根据本发明的一个实施方式的薄膜晶体管阵列基板中，GIP包括第三绝缘膜160，第三绝缘膜160的与第一接触孔CT1和第二接触孔CT2之间的间隙区域相对应的区域比剩余区域厚，以在第一厚度范围D1内。由此，可以防止第三绝缘膜160上的第三布线171（用作第一布线111和第二布线143的跳线）由于第一接触孔CT1和第二接触孔CT2之间的间隙区域中的高度差而断开。
仅为GIP中包括的第三绝缘膜160的与第一接触孔CT1和第二接触孔CT2之间的间隙区域相对应的第二区域A2设置第一厚度范围D1可以防止GIP的寄生电容的不必要的增加。
以这种方式，可以提高跳线和包括跳线的GIP的可靠性，这可以导致薄膜晶体管阵列基板的可靠性提高。
接着，将参照图6和图7A至图7H来描述根据本发明的一个实施方式的薄膜晶体管阵列基板的制造方法。
图6是示出根据本发明的一个实施方式的薄膜晶体管阵列基板的制造方法的流程图，并且图7A至图7H是示出图6的各个操作的过程示图。
如图6示例性示出的，根据本发明的一个实施方式的薄膜晶体管阵列基板的制造方法包括：通过对基板上的第一金属膜进行构图来形成第一布线（步骤S100）、在基板上形成第一绝缘膜以覆盖第一布线（步骤S110）、通过对第一绝缘膜上的第二金属膜进行构图来形成第二布线（步骤S120）、在第一绝缘膜上形成第二绝缘膜以覆盖第二布线（步骤S130）、在第二绝缘膜上形成光刻胶膜（步骤S140）、通过利用半色调掩模对光刻胶膜进行构图来形成包括具有不同厚度的第一区域、第二区域和第三区域的第三绝缘膜（步骤S150）、通过利用第三绝缘膜作为掩模刻蚀第一绝缘膜和第二绝缘膜来形成露出第一布线的一部分的第一接触孔和露出第二布线的一部分的第二接触孔（步骤S160）、以及通过对第三绝缘膜上的第三金属膜进行构图来形成通过第一接触孔和第二接触孔将第一布线和第二布线彼此连接的第三布线（步骤S170）。
如图7A示例性示出的，通过对基板101上的第一金属膜进行构图来在显示区域的各像素区域（下面在图7A至图7H中称为TFT）中形成栅极110并且在非显示区域的部分区域（下面在图7A至图7H中称为GIP）上形成第一布线111（步骤S100）。
在这种情况下，显示区域（图2中的AA）还可以设置有在第一方向上设置并且连接到栅极110的选通线（图2中的GL）。
如图7B示例性示出的，在基板101上形成被配置为覆盖选通线GL、栅极110和第一布线111中的每一个的第一绝缘膜120（步骤S110）。
如图7C示例性所示，通过对第一绝缘膜120上的半导体膜和第二金属膜进行不同地构图，在各像素区域TFT中分别形成被配置为至少覆盖栅极110的一部分的有源层130以及被配置为覆盖有源层130的两侧的源极141和漏极142，并且在非显示区域的部分区域GIP中形成第二布线143。在这种情况下，在非显示区域的部分区域GIP上形成置于第二布线143和第一绝缘膜120之间的半导体材料层131（步骤S120）。
另外，显示区域（图2中的AA）还可以设置有数据线（图2中的DL），数据线按与第一方向交叉的第二方向设置并且连接到源极141以限定与显示区域（图2中的AA）相对应的多个像素区域。
如图7D示例性示出的，在第一绝缘膜120上形成第二绝缘膜150（步骤S130），该第二绝缘膜150被配置为覆盖数据线DL、有源层10、源极141、漏极142、半导体材料层131和第二布线143中的每一个。
如图7E示例性示出的，在第二绝缘膜150上形成光刻胶膜161（步骤S140）。这里，光刻胶膜161可以在第一厚度范围D1内。可以选择负型光亚克力来形成光刻胶膜161。
之后，如图7F示例性示出的，通过利用放置在光刻胶膜（图7E中的161）上的半色调掩模200对光刻胶膜161进行构图来形成第三绝缘膜160（步骤S150），第三绝缘膜160包括具有不同厚度的第一区域A1、第二区域A2和第三区域A3。
在非显示区域的部分区域GIP中，第三绝缘膜160的第一区域A1与第一布线111和第二布线143中的每一个的一部分相对应。在第一区域A1中第三绝缘膜160被完全去除，以露出第二绝缘膜150。即，第一区域A1是零厚度区域。第二区域A2与两个第一区域A1之间的间隙区域相对应，并且在第一厚度范围D1内。第三区域A3是除了第一区域A1和第二区域A2之外的剩余区域，并且在与第一厚度范围D1不同的第二厚度范围D2内。这里，第二区域A2比第三区域A3厚。即，第一厚度范围D1的最小值大于第二厚度范围D2的最大值。
在各像素区域TFT中，第三绝缘膜160包括：第一区域A1和作为除了第一区域A1之外的剩余区域的第二区域A2。在第一区域A1中，第三绝缘膜160被去除以露出与漏极142的一部分相对应的位置处的第二绝缘膜150；第二区域A2在第一厚度范围D1内。
在如上所述对光刻胶膜161进行构图使得第三绝缘膜160包括具有不同厚度的第一区域A1、第二区域A2和第三区域A3（步骤S150）时，使用半色调掩模200。
在一个示例中，如果用负型光亚克力形成光刻胶膜161，则半色调掩模200包括与第一区域A1相对应的遮光部分210、与第二区域A2相对应的透光部分220和与第三区域A3相对应的半透光半反射部分230。
随后，如图7G示例性所示，通过利用第三绝缘膜160作为掩模刻蚀第一绝缘膜120和第二绝缘膜150来形成第一接触孔CT1、第二接触孔CT2和像素接触孔CT_P（步骤S160）。
在这种情况下，第一接触孔CT1穿过第一绝缘膜120、第二绝缘膜150和第三绝缘膜160以露出第一布线111的一部分。
第二接触孔CT2穿过第二绝缘膜150和第三绝缘膜160，以露出第二布线143的一部分。
像素接触孔CT_P穿过第二绝缘膜150和第三绝缘膜160，以露出漏极142的一部分。
接着，如图7H示例性所示，通过对第三绝缘膜160上的第三金属膜进行构图，在各像素区域TFT中形成通过像素接触孔CT_P连接到漏极142的像素电极170，并且在非显示区域的部分区域GIP中形成通过第一接触孔CT1和第二接触孔CT2连接到第一布线111和第二布线143中的每一个的第三布线171（步骤S170）。
这里，第三布线171用作将第一布线111和第二布线143彼此连接的跳线。
如上所述，根据本发明的一个实施方式的薄膜晶体管阵列基板的制造方法包括利用第三绝缘膜160作为掩模形成第一接触孔CT1和第二接触孔CT2，尽管添加了第三绝缘膜160，但这可以防止曝光掩模工艺数量的增加，并且防止在从第二绝缘膜150去除掩模期间对第二绝缘膜150的损坏。以这种方式，可以提高GIP和跳线的可靠性和薄膜晶体管阵列基板的可靠性。
从以上描述明显的是，根据本发明的一个实施方式的薄膜晶体管阵列基板包括形成在非显示区域的部分区域上的板内选通驱动器（GIP），并且GIP包括：基板上的第一布线、被配置为覆盖第一布线的第一绝缘膜、第一绝缘膜上的第二布线、一个顺序地堆叠在另一个上以覆盖第二布线的第二绝缘膜和第三绝缘膜、以及第三布线，该第三布线形成在第三绝缘膜上并且连接到通过第一接触孔和第二接触孔露出的第一布线和第二布线中的每一个的一部分以将第一布线和第二布线彼此连接。其中，第三绝缘膜包括第一区域、第二区域和作为除了第一区域和第二区域之外的剩余区域的第三区域，第一区域中去除了第三绝缘膜以与第一接触孔和第二接触孔相对应、第二区域与第一接触孔和第二接触孔之间的间隙区域相对应。在这种情况下，第三绝缘膜的第二区域比第三区域厚。
如上所述为第三绝缘膜的与第一接触孔和第二接触孔之间的间隙区域相对应的部分设置比剩余部分更大的厚度可以防止第二绝缘膜的锥形部分被复制到第三绝缘膜，这可以减小第一接触孔和第二接触孔之间的间隙区域中的第三绝缘膜的高度差。从而，可以防止第三绝缘膜上的第三布线由于第三绝缘膜的高度差所导致的断开，从而增强了跳线的可靠性。这可以导致增强薄膜晶体管阵列基板的可靠性。
此外，仅第三绝缘膜的与第一接触孔和第二接触孔之间的间隙区域相对应的部分是厚的，这可以防止GIP的寄生电容的不必要增加，防止GIP的可靠性的劣化。
另外，根据本发明的一个实施方式，作为使用第三绝缘膜作为掩模来形成第一接触孔和第二接触孔的结果，可以防止掩模工艺的数量增加，并且防止由于去除掩模对第二绝缘膜的损坏。
将明显的是，尽管上面已经示出和描述了优选实施方式，但本发明不限于上述特定实施方式，并且在不脱离所附权利要求的主旨的情况下，本领域技术人员可以做出各种修改和变型。因此，意在不应独立于本发明的技术精神或范围来理解这些修改和变型。
本申请要求于2012年12月27日提交的韩国专利申请No.10-2012-0154291的优先权，该申请通过引用合并于此，如同在此进行了完整阐述一样。

Claims (12)

1.一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括与显示区域相对应的单元阵列和与所述显示区域周围的非显示区域的部分区域相对应的板内选通驱动器GIP，
其中，所述GIP包括：
第一布线，其形成在基板上；
第一绝缘膜，其形成在所述基板上以覆盖所述第一布线；
第二布线，其形成在所述第一绝缘膜上；
第二绝缘膜，其形成在所述第一绝缘膜上以覆盖所述第二布线；
第三绝缘膜，其形成在所述第二绝缘膜上；
第一接触孔，其穿过所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜，以露出所述第一布线的一部分；
第二接触孔，其穿过所述第二绝缘膜和所述第三绝缘膜，以露出所述第二布线的一部分；以及
第三布线，其形成在所述第三绝缘膜上，以通过所述第一接触孔和所述第二接触孔将所述第一布线和所述第二布线彼此连接，
其中，在所述非显示区域的所述部分区域中，所述第三绝缘膜包括第一区域、第二区域和第三区域，在所述第一区域中，所述第三绝缘膜被去除以与所述第一接触孔和所述第二接触孔相对应，所述第二区域与所述第一接触孔和所述第二接触孔之间的间隙区域相对应，所述第二区域在第一厚度范围内，并且所述第三区域是除了所述第一区域和所述第二区域之外的剩余区域，所述第三区域在与所述第一厚度范围不同的第二厚度范围内，并且
其中，所述第一厚度范围中的最小值大于所述第二厚度范围中的最大值。
2.根据权利要求1所述的基板，其中，所述第三绝缘膜用光刻胶材料形成。
3.根据权利要求2所述的基板，其中，所述第三绝缘膜用负型光亚克力形成。
4.根据权利要求1所述的基板，其中，所述单元阵列包括：
选通线和数据线，所述选通线和所述数据线彼此交叉以限定与所述显示区域相对应的多个像素区域；
多个薄膜晶体管，其形成在所述选通线和所述数据线的交叉处，以与所述多个像素区域相对应；以及
多个像素电极，其与所述多个像素区域相对应，所述像素电极连接到所述多个薄膜晶体管，
其中，所述多个薄膜晶体管中的每一个包括：
栅极，其形成在所述基板上；
有源层，其形成在所述第一绝缘膜上，以与所述栅极的至少一部分交叠；以及
源极和漏极，所述源极和漏极彼此分开形成，以与所述有源层的两侧交叠，并且
其中，所述第一绝缘膜进一步覆盖所述栅极，
其中，所述第二绝缘膜进一步覆盖所述有源层、所述源极和所述漏极，
其中，在所述第一厚度范围内的所述第三绝缘膜还形成在所述第二绝缘膜上以与各像素区域相对应，并且
其中，所述像素电极中的每一个通过像素接触孔连接到所述漏极，所述像素接触孔穿过所述第二绝缘膜和所述第三绝缘膜而露出所述漏极的一部分。
5.根据权利要求4所述的基板，其中，所述第一布线由与所述栅极相同的材料形成，
其中，所述第二布线由与所述源极和所述漏极相同的材料形成，并且
其中，所述第三布线由与所述像素电极相同的材料形成。
6.根据权利要求5所述的基板，其中，所述GIP进一步包括位于所述第二布线和所述第二绝缘膜之间的半导体材料层，所述半导体材料层由与所述有源层相同的材料形成。
7.一种薄膜晶体管阵列基板的制造方法，所述薄膜晶体管阵列基板包括被配置为限定与显示区域相对应的多个像素区域的单元阵列和与所述显示区域周围的非显示区域的部分区域相对应的板内选通驱动器GIP，所述方法包括以下步骤：
通过对基板上的第一金属膜进行构图来在所述非显示区域的所述部分区域上形成第一布线；
在所述基板上形成第一绝缘膜，以覆盖所述第一布线；
通过对所述第一绝缘膜上的第二金属膜进行构图来在所述非显示区域的所述部分区域上形成第二布线；
在所述第一绝缘膜上形成第二绝缘膜以覆盖所述第二布线；
在所述第二绝缘膜上形成光刻胶膜；
通过利用放置在所述光刻胶膜上的半色调掩模对所述光刻胶膜进行构图来形成第三绝缘膜，其中，所述第三绝缘膜包括第一区域、第二区域和第三区域，所述第一区域露出所述第二绝缘膜以与所述第一布线和所述第二布线中的每一个的一部分相对应，所述第二区域与两个第一区域之间的间隙区域相对应，所述第二区域在第一厚度范围内，并且所述第三区域是除了所述第一区域和所述第二区域之外的剩余区域，所述第三区域在与所述第一厚度范围不同的第二厚度范围内；
通过利用所述第三绝缘膜作为掩模刻蚀所述第一绝缘膜和所述第二绝缘膜来形成第一接触孔和第二接触孔，所述第一接触孔穿过所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜，以露出所述第一布线的一部分，所述第二接触孔穿过所述第二绝缘膜和所述第三绝缘膜以露出所述第二布线的一部分；以及
通过对所述第三绝缘膜上的第三金属膜进行构图来在所述非显示区域的所述部分区域中形成第三布线以通过所述第一接触孔和所述第二接触孔将所述第一布线和所述第二布线彼此连接，
其中，所述第一厚度范围中的最小值大于所述第二厚度范围中的最大值。
8.根据权利要求7所述的方法，其中，当形成所述光刻胶膜时，选择负型光亚克力来形成所述光刻胶膜。
9.根据权利要求8所述的方法，其中，当形成所述第三绝缘膜时使用的半色调掩模包括：
遮光部分，其与所述第一区域相对应；
透光部分，其与所述第二区域相对应；以及
半透光半反射部分，其与所述第三区域相对应。
10.根据权利要求7所述的方法，
其中，当形成所述第一布线时，在各像素区域中还形成栅极，
其中，当形成所述第一绝缘膜时，所述第一绝缘膜还覆盖所述栅极，
其中，当形成所述第二布线时，在各像素区域中还形成有源层、源极和漏极，所述有源层与所述栅极的至少一部分交叠，并且所述源极和所述漏极彼此分开以与所述有源层的两侧交叠，
其中，当形成所述第二绝缘膜时，所述第二绝缘膜还覆盖所述有源层、所述源极和所述漏极，
其中，当形成所述第三绝缘膜时，在所述第二绝缘膜上还形成在所述第一厚度范围内的所述第三绝缘膜以与各像素区域相对应，并且
其中，当形成所述第三绝缘膜时，还去除所述第三绝缘膜以与所述漏极的一部分相对应。
11.根据权利要求10所述的方法，
其中，当形成所述第一接触孔和所述第二接触孔时，像素接触孔还穿过所述第一绝缘膜、所述第二绝缘膜和所述第三绝缘膜，以露出所述漏极的一部分，并且
其中，当形成所述第三布线时，在所述第三绝缘膜上还形成像素电极以与各像素区域相对应，所述像素电极通过所述像素接触孔连接到所述漏极。
12.根据权利要求10所述的方法，
其中，当形成所述第二布线时，还形成置于所述第二布线和所述第一绝缘膜之间的半导体材料层，并且所述半导体材料层由与所述有源层相同的材料来形成。
CN201310698441.9A 2012-12-27 2013-12-18 薄膜晶体管阵列基板及其制造方法 Active CN103904087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0154291 2012-12-27
KR1020120154291A KR101695296B1 (ko) 2012-12-27 2012-12-27 박막트랜지스터 어레이 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN103904087A true CN103904087A (zh) 2014-07-02
CN103904087B CN103904087B (zh) 2016-08-24

Family

ID=50995336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310698441.9A Active CN103904087B (zh) 2012-12-27 2013-12-18 薄膜晶体管阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US9064751B2 (zh)
KR (1) KR101695296B1 (zh)
CN (1) CN103904087B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
CN111092088A (zh) * 2019-12-24 2020-05-01 Tcl华星光电技术有限公司 液晶显示面板和液晶显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076567A (zh) * 2014-07-22 2014-10-01 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示装置
KR20160014869A (ko) 2014-07-29 2016-02-12 엘지디스플레이 주식회사 게이트 드라이버 내장형 액정표시장치용 어레이 기판 및 그 제조 방법
KR102415865B1 (ko) * 2015-09-30 2022-06-30 엘지디스플레이 주식회사 네로우 베젤 디스플레이 장치
KR102528294B1 (ko) 2015-11-12 2023-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108957814B (zh) * 2018-08-29 2021-08-13 南京京东方显示技术有限公司 一种液晶显示装置及电路补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018162A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
CN101614892A (zh) * 2008-06-25 2009-12-30 乐金显示有限公司 具有最小化显示区的液晶显示设备
CN101726894A (zh) * 2008-10-30 2010-06-09 乐金显示有限公司 液晶显示器
CN101950107A (zh) * 2009-07-10 2011-01-19 乐金显示有限公司 液晶显示器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396936B1 (ko) * 2007-05-25 2014-05-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101616927B1 (ko) * 2009-12-29 2016-05-02 엘지디스플레이 주식회사 액정표시장치 제조 방법
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018162A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
JP2009260166A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 薄膜素子およびその製造方法
CN101614892A (zh) * 2008-06-25 2009-12-30 乐金显示有限公司 具有最小化显示区的液晶显示设备
CN101726894A (zh) * 2008-10-30 2010-06-09 乐金显示有限公司 液晶显示器
CN101950107A (zh) * 2009-07-10 2011-01-19 乐金显示有限公司 液晶显示器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107390440A (zh) * 2017-07-18 2017-11-24 昆山龙腾光电有限公司 显示装置
CN111092088A (zh) * 2019-12-24 2020-05-01 Tcl华星光电技术有限公司 液晶显示面板和液晶显示装置
WO2021128492A1 (zh) * 2019-12-24 2021-07-01 Tcl华星光电技术有限公司 液晶显示面板和液晶显示装置
CN111092088B (zh) * 2019-12-24 2022-02-22 Tcl华星光电技术有限公司 液晶显示面板和液晶显示装置

Also Published As

Publication number Publication date
KR101695296B1 (ko) 2017-01-13
KR20140084633A (ko) 2014-07-07
CN103904087B (zh) 2016-08-24
US20140183537A1 (en) 2014-07-03
US9064751B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
US11592699B2 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
CN103904087A (zh) 薄膜晶体管阵列基板及其制造方法
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
US9508751B2 (en) Array substrate, method for manufacturing the same and display device
CN105182646B (zh) 阵列基板、显示装置
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
CN104183600A (zh) 柔性显示装置及其制造方法
WO2020248701A1 (zh) 阵列基板、显示面板及显示装置
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
CN103887239A (zh) 薄膜晶体管阵列基板及其制造方法
CN104253144A (zh) 有机发光显示设备及其制造方法
KR102662961B1 (ko) 광 차폐부를 갖는 디스플레이 디바이스
KR102668839B1 (ko) 디스플레이 디바이스
KR20170077780A (ko) 디스플레이 디바이스
CN104392990B (zh) 一种阵列基板及显示装置
US20050158981A1 (en) Method of fabricating display panel
US9431438B2 (en) Display device and method for fabricating the same
KR102662654B1 (ko) 디스플레이 디바이스
KR101835525B1 (ko) 표시 장치 및 그 제조 방법
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
CN103165525A (zh) Tft阵列基板及其上esd保护电路的制备方法
KR20190054172A (ko) 디스플레이 장치 및 이를 위한 제조 방법
KR20140081408A (ko) 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR102046297B1 (ko) 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant