JP2009260166A - 薄膜素子およびその製造方法 - Google Patents
薄膜素子およびその製造方法 Download PDFInfo
- Publication number
- JP2009260166A JP2009260166A JP2008109998A JP2008109998A JP2009260166A JP 2009260166 A JP2009260166 A JP 2009260166A JP 2008109998 A JP2008109998 A JP 2008109998A JP 2008109998 A JP2008109998 A JP 2008109998A JP 2009260166 A JP2009260166 A JP 2009260166A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- gate
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】仮基板51上に分離層52、下地絶縁膜1およびゲート絶縁膜4を形成する。下地絶縁膜1およびゲート絶縁膜4に貫通孔12を形成して、分離層52の上面側に凹部12aが形成される。貫通孔12および凹部12aの部分に有底筒状の画素電極13を形成する。画素電極13およびゲート絶縁膜4上に窒化シリコン等からなる補強膜41を形成し、その上にフィルム基板42を接着層43を介して接着した後、仮基板51および分離層52を除去する。この状態では、画素電極13の底部が下地絶縁膜1の下側に突出されるが、補強膜41により、画素電極13の底部周辺部が破損しにくいようにすることができる。
【選択図】図13
Description
請求項2に記載の発明に係る薄膜素子は、請求項1に記載の発明において、前記貫通孔の下部に設けられた前記薄膜は前記絶縁膜の下側に突出されていることを特徴とするものである。
請求項3に記載の発明に係る薄膜素子は、請求項2に記載の発明において、前記薄膜の突出部分の下面は平坦となっていることを特徴とするものである。
請求項4に記載の発明に係る薄膜素子は、請求項1に記載の発明において、前記補強膜は無機材料からなることを特徴とするものである。
請求項5に記載の発明に係る薄膜素子は、請求項1に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項6に記載の発明に係る薄膜素子は、請求項1に記載の発明において、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とからなり、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ゲート絶縁膜および前記下地絶縁膜に前記貫通孔が設けられ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記絶縁膜の上面に前記薄膜としての画素電極が前記ソース電極に接続されて設けられ、前記画素電極、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記補強膜が設けられていることを特徴とするものである。
請求項7に記載の発明に係る薄膜素子は、請求項6に記載の発明において、前記貫通孔の下部に設けられた前記画素電極は前記下地絶縁膜の下側に突出されていることを特徴とするものである。
請求項8に記載の発明に係る薄膜素子は、請求項7に記載の発明において、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用外部接続端子が設けられ、前記ドレイン配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ドレイン配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とするものである。
請求項9に記載の発明に係る薄膜素子は、請求項7に記載の発明において、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記下地絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とするものである。
請求項10に記載の発明に係る薄膜素子は、請求項7に記載の発明において、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線が設けられ、前記ゲート絶縁膜上に前記ゲート配線の一端部に接続されたゲート配線用中継配線および該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とするものである。
請求項11に記載の発明に係る薄膜素子の製造方法は、仮基板上に分離層および絶縁膜を形成する工程と、前記絶縁膜に貫通孔を形成し、且つ、前記貫通孔に対応する部分における前記分離層の上面側に凹部を形成する工程と、前記貫通孔の内壁面、前記凹部内および前記貫通孔の周囲における前記絶縁膜の上面に有底筒状の薄膜を形成する工程と、前記薄膜および前記絶縁膜上に補強膜を形成する工程と、前記補強膜上に接着層を介して基板を接着する工程と、前記仮基板および前記分離層を除去する工程と、を有することを特徴とする薄膜素子の製造方法。
請求項12に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記補強膜は無機材料によって形成することを特徴とする薄膜素子の製造方法。
請求項13に記載の発明に係る薄膜素子の製造方法は、請求項12に記載の発明において、前記補強膜はプラズマCVD法により形成することを特徴とするものである。
請求項14に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記分離層はアモルファスシリコンによって形成し、前記仮基板および前記分離層を除去する工程は、前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、前記分離層から前記仮基板を剥離して除去する工程と、前記分離層をエッチングして除去する工程とを含むことを特徴とするものである。
請求項15に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記分離層は酸化亜鉛によって形成し、前記仮基板および前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程であることを特徴とするものである。
請求項16に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記仮基板はガラス基板であることを特徴とするものである。
請求項17に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記基板はフィルム基板であることを特徴とするものである。
請求項18に記載の発明に係る薄膜素子の製造方法は、請求項11に記載の発明において、前記絶縁膜を形成する工程は、前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に前記貫通孔を形成し、且つ、前記貫通孔に対応する部分における前記分離層の上面側に前記凹部を形成する工程であり、前記半導体薄膜上にソース電極およびドレイン電極を形成する工程を有し、前記薄膜を形成する工程は、前記貫通孔の内壁面、前記凹部内および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記薄膜としての画素電極を前記ソース電極に接続されて形成する工程であり、前記補強膜を形成する工程は、前記画素電極、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記補強膜を形成する工程であることを特徴とするものである。
請求項19に記載の発明に係る薄膜素子の製造方法は、請求項18に記載の発明において、前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部内および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線の一端部に接続されたドレイン配線用外部接続端子を形成する工程を含むことを特徴とするものである。
請求項20に記載の発明に係る薄膜素子の製造方法は、請求項18に記載の発明において、前記ゲート電極を形成する工程の前に、前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成する工程を有し、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部内および前記別の貫通孔の周囲における前記下地絶縁膜の上面に前記ゲート配線の一端部に接続されたゲート配線用外部接続端子を形成する工程を含むことを特徴とするものである。
請求項21に記載の発明に係る薄膜素子の製造方法は、請求項18に記載の発明において、前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線を形成する工程を含み、前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成し、さらに、前記ゲート配線の一端部に対応する部分における前記ゲート絶縁膜にコンタクトホールを形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記コンタクトホールを介して前記ゲート配線の一端部に接続されたゲート配線用中継配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含むことを特徴とするものである。
図1はこの発明の第1実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この場合、図1の左側から右側に向かって、ドレイン配線用外部接続端子21の部分の断面図、画素電極13を含む薄膜トランジスタ11の部分の断面図、ゲート配線用外部接続端子31の部分の断面図を示す。
図14はこの発明の第2実施形態としての薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、ゲート配線用外部接続端子31の部分を異なる構造とした点である。すなわち、下地絶縁膜1の上面の所定の箇所には、ゲート配線3の一端部からなるゲート配線用接続パッド部3aが設けられている。ゲート絶縁膜4の上面の所定の箇所にはゲート配線用中継配線33がゲート絶縁膜4に設けられたコンタクトホール34を介してゲート配線用接続パッド部3aに接続されて設けられている。
上記各実施形態では、分離層52をアモルファスシリコンによって形成した場合について説明したが、これに限定されるものではない。例えば、分離層52を酸化亜鉛によって形成するようにしてもよい。この場合、例えば、図12に示す工程後に、エッチング液(例えば、0.5w%酢酸水溶液)に浸すと、酸化亜鉛からなる分離層52が溶解して除去され、仮基板51が自然に剥離して除去される。
2 ゲート電極
3 ゲート配線
3a 変色層
4 ゲート絶縁膜
5 半導体薄膜
6 チャネル保護膜
7、8 オーミックコンタクト層
9 ソース電極
10 ドレイン電極
11 薄膜トランジスタ
12 第1の貫通孔
12a 第1の凹部
13 画素電極
14 ドレイン配線
21 ドレイン配線用外部接続端子
22 第2の貫通孔
22a 第1の凹部
31 ゲート配線用外部接続端子
32 第3の貫通孔
32a 第1の凹部
41 補強膜
42 フィルム基板
43 接着層
51 仮基板
52 分離層
53 真性アモルファスシリコン膜
54 チャネル保護膜形成用膜
55 n型アモルファスシリコン膜
Claims (21)
- 貫通孔を有する絶縁膜と、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記絶縁膜の上面に設けられた有底筒状の薄膜と、前記薄膜および前記絶縁膜上に設けられた補強膜と、前記補強膜上に接着層を介して設けられた基板とを備えていることを特徴とする薄膜素子。
- 請求項1に記載の発明において、前記貫通孔の下部に設けられた前記薄膜は前記絶縁膜の下側に突出されていることを特徴とする薄膜素子。
- 請求項2に記載の発明において、前記薄膜の突出部分の下面は平坦となっていることを特徴とする薄膜素子。
- 請求項1に記載の発明において、前記補強膜は無機材料からなることを特徴とする薄膜素子。
- 請求項1に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子。
- 請求項1に記載の発明において、前記絶縁膜は下地絶縁膜と該下地絶縁膜上に設けられたゲート絶縁膜とからなり、前記下地絶縁膜上にゲート電極が設けられ、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜が設けられ、前記半導体薄膜上にソース電極およびドレイン電極が設けられ、前記ゲート絶縁膜および前記下地絶縁膜に前記貫通孔が設けられ、前記貫通孔の内壁面、前記貫通孔の下部および前記貫通孔の周囲における前記絶縁膜の上面に前記薄膜としての画素電極が前記ソース電極に接続されて設けられ、前記画素電極、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記補強膜が設けられていることを特徴とする薄膜素子。
- 請求項6に記載の発明において、前記貫通孔の下部に設けられた前記画素電極は前記下地絶縁膜の下側に突出されていることを特徴とする薄膜素子。
- 請求項7に記載の発明において、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線および該ドレイン配線の一端部に接続されたドレイン配線用外部接続端子が設けられ、前記ドレイン配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ドレイン配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とする薄膜素子。
- 請求項7に記載の発明において、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線および該ゲート配線の一端部に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記下地絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とする薄膜素子。
- 請求項7に記載の発明において、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線が設けられ、前記ゲート絶縁膜上に前記ゲート配線の一端部に接続されたゲート配線用中継配線および該ゲート配線用中継配線に接続されたゲート配線用外部接続端子が設けられ、前記ゲート配線用外部接続端子は前記ゲート絶縁膜および前記下地絶縁膜に設けられた別の貫通孔の内壁面、前記別の貫通孔の下部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に設けられ、前記別の貫通孔の下部に設けられた前記ゲート配線用外部接続端子は前記下地絶縁膜の下側に突出されていることを特徴とする薄膜素子。
- 仮基板上に分離層および絶縁膜を形成する工程と、
前記絶縁膜に貫通孔を形成し、且つ、前記貫通孔に対応する部分における前記分離層の上面側に凹部を形成する工程と、
前記貫通孔の内壁面、前記凹部内および前記貫通孔の周囲における前記絶縁膜の上面に有底筒状の薄膜を形成する工程と、
前記薄膜および前記絶縁膜上に補強膜を形成する工程と、
前記補強膜上に接着層を介して基板を接着する工程と、
前記仮基板および前記分離層を除去する工程と、
を有することを特徴とする薄膜素子の製造方法。 - 請求項11に記載の発明において、前記補強膜は無機材料によって形成することを特徴とする薄膜素子の製造方法。
- 請求項12に記載の発明において、前記補強膜はプラズマCVD法により形成することを特徴とする薄膜素子の製造方法。
- 請求項11に記載の発明において、前記分離層はアモルファスシリコンによって形成し、前記仮基板および前記分離層を除去する工程は、前記仮基板の下側からレーザビームを照射して前記分離層から前記仮基板を剥離可能な状態とする工程と、前記分離層から前記仮基板を剥離して除去する工程と、前記分離層をエッチングして除去する工程とを含むことを特徴とする薄膜素子の製造方法。
- 請求項11に記載の発明において、前記分離層は酸化亜鉛によって形成し、前記仮基板および前記分離層を除去する工程は、前記分離層をエッチングして除去することにより、前記仮基板を自然に剥離して除去する工程であることを特徴とする薄膜素子の製造方法。
- 請求項11に記載の発明において、前記仮基板はガラス基板であることを特徴とする薄膜素子の製造方法。
- 請求項11に記載の発明において、前記基板はフィルム基板であることを特徴とする薄膜素子の製造方法。
- 請求項11に記載の発明において、
前記絶縁膜を形成する工程は、前記分離層上に下地絶縁膜を形成し、前記下地絶縁膜上にゲート電極を形成し、前記ゲート電極を含む前記下地絶縁膜上にゲート絶縁膜を形成する工程を含み、
前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成する工程を有し、
前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に前記貫通孔を形成し、且つ、前記貫通孔に対応する部分における前記分離層の上面側に前記凹部を形成する工程であり、
前記半導体薄膜上にソース電極およびドレイン電極を形成する工程を有し、
前記薄膜を形成する工程は、前記貫通孔の内壁面、前記凹部内および前記貫通孔の周囲における前記ゲート絶縁膜の上面に前記薄膜としての画素電極を前記ソース電極に接続されて形成する工程であり、
前記補強膜を形成する工程は、前記画素電極、前記ソース電極、前記ドレイン電極および前記ゲート絶縁膜上に前記補強膜を形成する工程であることを特徴とする薄膜素子の製造方法。 - 請求項18に記載の発明において、
前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記ドレイン電極に接続されたドレイン配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部内および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ドレイン配線の一端部に接続されたドレイン配線用外部接続端子を形成する工程を含むことを特徴とする薄膜素子の製造方法。 - 請求項18に記載の発明において、
前記ゲート電極を形成する工程の前に、前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成する工程を有し、
前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部内および前記別の貫通孔の周囲における前記下地絶縁膜の上面に前記ゲート配線の一端部に接続されたゲート配線用外部接続端子を形成する工程を含むことを特徴とする薄膜素子の製造方法。 - 請求項18に記載の発明において、
前記ゲート電極を形成する工程は、前記下地絶縁膜上に前記ゲート電極に接続されたゲート配線を形成する工程を含み、
前記貫通孔および前記凹部を形成する工程は、前記ゲート絶縁膜および前記下地絶縁膜に別の貫通孔を形成し、且つ、前記別の貫通孔に対応する部分における前記分離層の上面側に別の凹部を形成し、さらに、前記ゲート配線の一端部に対応する部分における前記ゲート絶縁膜にコンタクトホールを形成する工程を含み、
前記ソース電極および前記ドレイン電極を形成する工程は、前記ゲート絶縁膜上に前記コンタクトホールを介して前記ゲート配線の一端部に接続されたゲート配線用中継配線を形成し、且つ、前記別の貫通孔の内壁面、前記別の凹部および前記別の貫通孔の周囲における前記ゲート絶縁膜の上面に前記ゲート配線用中継配線に接続されたゲート配線用外部接続端子を形成する工程を含むことを特徴とする薄膜素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008109998A JP5309672B2 (ja) | 2008-04-21 | 2008-04-21 | 薄膜素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008109998A JP5309672B2 (ja) | 2008-04-21 | 2008-04-21 | 薄膜素子およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009260166A true JP2009260166A (ja) | 2009-11-05 |
JP2009260166A5 JP2009260166A5 (ja) | 2011-01-06 |
JP5309672B2 JP5309672B2 (ja) | 2013-10-09 |
Family
ID=41387194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008109998A Expired - Fee Related JP5309672B2 (ja) | 2008-04-21 | 2008-04-21 | 薄膜素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309672B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206040A (ja) * | 2009-03-05 | 2010-09-16 | Casio Computer Co Ltd | 薄膜素子およびその製造方法 |
CN103904087A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
KR20170115437A (ko) * | 2016-04-07 | 2017-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
KR20170130286A (ko) * | 2016-05-18 | 2017-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
JP6484756B2 (ja) * | 2016-04-12 | 2019-03-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及びフレキシブルデバイスの作製方法 |
CN111129036A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
US11054687B2 (en) | 2016-08-09 | 2021-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, display device, display module, and electronic device |
US11637009B2 (en) | 2016-10-07 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10206896A (ja) * | 1996-11-22 | 1998-08-07 | Seiko Epson Corp | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
-
2008
- 2008-04-21 JP JP2008109998A patent/JP5309672B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10206896A (ja) * | 1996-11-22 | 1998-08-07 | Seiko Epson Corp | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206040A (ja) * | 2009-03-05 | 2010-09-16 | Casio Computer Co Ltd | 薄膜素子およびその製造方法 |
CN103904087A (zh) * | 2012-12-27 | 2014-07-02 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
KR20170115437A (ko) * | 2016-04-07 | 2017-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
US11791350B2 (en) | 2016-04-07 | 2023-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
US11296132B2 (en) | 2016-04-07 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
KR102340066B1 (ko) * | 2016-04-07 | 2021-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법 및 플렉시블 디바이스의 제작 방법 |
US10741590B2 (en) | 2016-04-12 | 2020-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
JPWO2017178919A1 (ja) * | 2016-04-12 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及びフレキシブルデバイスの作製方法 |
JP2019114795A (ja) * | 2016-04-12 | 2019-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US11574937B2 (en) | 2016-04-12 | 2023-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and manufacturing method of flexible device |
JP6484756B2 (ja) * | 2016-04-12 | 2019-03-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及びフレキシブルデバイスの作製方法 |
KR20170130286A (ko) * | 2016-05-18 | 2017-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
JP2020031230A (ja) * | 2016-05-18 | 2020-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN107452899A (zh) * | 2016-05-18 | 2017-12-08 | 株式会社半导体能源研究所 | 剥离方法、显示装置、模块及电子设备 |
KR102378976B1 (ko) * | 2016-05-18 | 2022-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
JP2017212437A (ja) * | 2016-05-18 | 2017-11-30 | 株式会社半導体エネルギー研究所 | 剥離方法、表示装置、モジュール、及び電子機器 |
KR20220042325A (ko) * | 2016-05-18 | 2022-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
KR102588708B1 (ko) | 2016-05-18 | 2023-10-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박리 방법, 표시 장치, 모듈, 및 전자 기기 |
US10475820B2 (en) | 2016-05-18 | 2019-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, display device, module, and electronic device |
US11054687B2 (en) | 2016-08-09 | 2021-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, display device, display module, and electronic device |
US11637009B2 (en) | 2016-10-07 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate |
CN111129036A (zh) * | 2019-12-25 | 2020-05-08 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
CN111129036B (zh) * | 2019-12-25 | 2022-07-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
WO2021128453A1 (zh) * | 2019-12-25 | 2021-07-01 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
JP5309672B2 (ja) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309672B2 (ja) | 薄膜素子およびその製造方法 | |
CN109671761B (zh) | 显示面板及其制作方法 | |
CN110494985B (zh) | 可拉伸显示面板、可拉伸显示设备和制造可拉伸显示面板的方法 | |
KR101318242B1 (ko) | 플렉서블 표시소자의 제조 방법 | |
JP5483151B2 (ja) | 薄膜素子およびその製造方法 | |
US9252164B2 (en) | Display device and method for manufacturing the same | |
JP2008134594A (ja) | フレキシブル表示装置及びその製造方法 | |
JP2006196712A (ja) | 薄膜素子の製造方法 | |
JP5505757B2 (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
TW200929545A (en) | Display device and manufacturing method therefor | |
WO2015143839A1 (zh) | 氧化物薄膜晶体管阵列基板的制造方法 | |
CN111477638A (zh) | 阵列基板及其制造方法、显示装置 | |
JP2010008677A (ja) | 画像表示装置 | |
TW201411829A (zh) | 有機電致發光顯示器及其製造方法 | |
JP2014021170A (ja) | 液晶表示装置及びその製造方法 | |
TWI222545B (en) | Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display | |
WO2015043315A1 (zh) | 阵列基板及其制造方法、显示装置 | |
JP2010097077A (ja) | 表示装置及びその製造方法 | |
KR102418375B1 (ko) | 표시 장치 및 이의 제조 방법 | |
KR20140081408A (ko) | 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법 | |
JP5900823B2 (ja) | 液晶表示装置 | |
JP5521286B2 (ja) | 薄膜素子の製造方法 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
WO2011114404A1 (ja) | アクティブマトリクス基板 | |
CN106997903A (zh) | 薄膜晶体管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |