CN103855027A - FinFET及其制造方法 - Google Patents

FinFET及其制造方法 Download PDF

Info

Publication number
CN103855027A
CN103855027A CN201210520949.5A CN201210520949A CN103855027A CN 103855027 A CN103855027 A CN 103855027A CN 201210520949 A CN201210520949 A CN 201210520949A CN 103855027 A CN103855027 A CN 103855027A
Authority
CN
China
Prior art keywords
grid
layer
side wall
masking layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210520949.5A
Other languages
English (en)
Other versions
CN103855027B (zh
Inventor
朱慧珑
梁擎擎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210520949.5A priority Critical patent/CN103855027B/zh
Priority to PCT/CN2012/086523 priority patent/WO2014086058A1/zh
Publication of CN103855027A publication Critical patent/CN103855027A/zh
Priority to US14/723,226 priority patent/US9583593B2/en
Application granted granted Critical
Publication of CN103855027B publication Critical patent/CN103855027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种FinFET及其制造方法，其中该制造FinFET的方法，包括：形成半导体鳍片；形成源区和漏区中的一个；形成牺牲侧墙；以牺牲侧墙作为掩模，形成源区和漏区中的另一个；去除牺牲侧墙；以及采用栅堆叠替代牺牲侧墙，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体鳍片隔开。

Description

FinFET及其制造方法
技术领域
本发明涉及半导体技术，更具体地，涉及FinFET及其制造方法。
背景技术
随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍片场效应晶体管)。FinFET包括用于形成沟道区的半导体鳍片和至少覆盖半导体鳍片的一个侧壁的栅堆叠。栅堆叠与半导体鳍片相交，并包括栅极导体和栅极电介质。栅极电介质将栅极导体和半导体鳍片之间隔开。FinFET可以具有双栅、三栅或环栅配置，而且半导体鳍片的宽度(即厚度)小，因此FinFET可以改善栅极导体对沟道区的载流子的控制以及抑制短沟道效应。传统的制造栅堆叠的工艺包括沉积电介质层和导体层，然后光刻形成栅堆叠的图案。然而，随着器件尺寸的缩小，在半导体鳍片的长度方向上形成小尺寸(即栅长)的栅极越来越困难。
因此，仍然期望提供制造小栅极尺寸的半导体器件的方法。
发明内容
本发明的目的是提供具有减小的栅极尺寸的FinFET及其制造方法。
根据本发明的一方面，提供一种制造FinFET的方法，包括：形成半导体鳍片；形成源区和漏区中的一个；形成牺牲侧墙；以牺牲侧墙作为掩模，形成源区和漏区中的另一个；去除牺牲侧墙；以及采用栅堆叠替代牺牲侧墙，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体鳍片隔开。
根据本发明的另一方面，提供一种FinFET，包括：半导体鳍片；位于半导体鳍片中的源区和漏区；位于源区和漏区中的一个之上的掩蔽层，掩蔽层具有面对源区和漏区中的另一个的侧壁；以及位于源区和漏区之间的栅堆叠，栅堆叠栅极电介质和栅极导体，其中栅极电介质将栅极导体与半导体鳍片隔开。
本发明利用牺牲侧墙形成栅堆叠，从而可以比常规的FinFET的栅长小很多。并且，以牺牲侧墙作为掩模，形成源区和漏区中的另一个，相应地可以实现栅堆叠与源区和漏区的大致对准。本发明可以减少掩模的使用以及对复杂的光刻工艺的需求，从而降低制造成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至10说明根据本发明的实施例制造FinFET的方法的流程图；以及
图11示出根据本发明的实施例的FinFET的透视图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，FinFET的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅导体或者是其他导电材料，例如为TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx|和所述各种导电材料的组合。栅极电介质可以由SiO2或介电常数大于SiO2的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐，其中，氧化物例如包括SiO2、HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
在常规的后栅工艺(即替代栅工艺)中，在利用“假”栅堆叠以及该假栅堆叠两侧的侧墙在衬底中制造出源区和漏区之后，保留两侧的侧墙而在侧墙之间限定出孔隙，通过填充孔隙来形成真正的栅堆叠。与此不同，在本发明中，提出了一种“替代侧墙”工艺。在形成源区和漏区之后，保留位于源区和漏区之一一侧的材料层，并在该保留的材料层的侧壁上以侧墙的形式形成栅堆叠(特别是，栅导体)。从而可以在较大的空间(具体地，大致为栅区+源区和漏区中另一个的区域)上来形成栅堆叠，相比于仅在侧墙之间的小栅极开口中形成栅堆叠的常规工艺，可以使得工艺更加容易进行。
本发明可以各种形式呈现，以下将描述其中一些示例。
按照本发明的方法的实施例，执行图1至10所示的步骤，其中在图4c至10c中示出俯视图以及截面图的截取位置，在图1至3和4a至10a中示出在半导体鳍片的宽度方向上沿线A-A截取的截面图，在图4b至10b中示出在半导体鳍片的长度方向上沿线B-B的截面图
参见图1，作为初始结构的半导体衬底是常规的SOI晶片，从下至上依次包括半导体衬底101、绝缘埋层102和半导体层103。半导体层103的厚度例如约为5nm-20nm，如10nm、15nm，并且，绝缘埋层102的厚度例如约为5nm-30nm，如10nm、15nm、20nm或25nm。
半导体衬底101材料可为体硅、或SiGe、Ge等IV族半导体材料、或III族-V族化合物半导体(如，砷化镓)材料。
绝缘埋层102可以是氧化物埋层、氮氧化物埋层或其他的绝缘埋层。
半导体层103将用于形成半导体鳍片，并提供FinFET的源区和漏区以及沟道区。半导体层103例如由选自IV族半导体(如，硅、锗或硅锗)或III族-V族化合物半导体(如，砷化镓)的半导体材料组成，本实施例中，半导体层103可为单晶Si或SiGe。
用于形成上述SOI晶片的工艺是已知的。例如，可以使用SmartCutTM(称为“智能剥离”或“智能切割”)方法，包括将分别包含通过热氧化或沉积形成的氧化物表面层的两个晶片彼此键合，其中，两个晶片之一已经进行氢注入，从而在氧化物表面层以下的一定深度的硅本体内形成氢注入区域，然后，在压力、温度升高等情况下氢注入区域转变成微空腔层，从而有利于使微空腔层两边的部分分离，剥离后包含键合的氧化物表面层的部分作为SOI晶片来使用。通过控制热氧化或沉积的工艺参数，可以改变SOI晶片的绝缘埋层的厚度。通过控制氢注入的能量，可以改变SOI晶片中包含的半导体层的厚度。
接下来，将半导体层103图案化为半导体鳍片103’，如图2所示。该图案化可以包括以下步骤：通过包含曝光和显影的光刻工艺，在半导体层103上形成含有图案的光抗蚀剂掩模PRl；通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过其中使用蚀刻剂溶液的湿法蚀刻，去除半导体层103的暴露部分，该蚀刻停止在绝缘埋层102的顶部。
接下来，通过在溶剂中溶解或灰化去除光抗蚀剂掩模PRl。然后，通过已知的沉积工艺，如CVD(化学气相沉积)、PVD(物理气相沉积)、原子层沉积、溅射等，在半导体结构的表面上形成共形的氧化物层104和覆盖的第一掩蔽层105(例如，氮化硅)，如图3所示。例如通过化学机械抛光(CMP)平整半导体结构的表面。通过控制时间，使得CMP仅去除第一掩蔽层105的一部分，而没有到达氧化物层104。为了有利于在半导体鳍片103’上形成牺牲侧墙，希望保留厚度足够大的第一掩蔽层105以提供用于形成牺牲侧墙的侧壁。而且，第一掩蔽层105还提供对半导体鳍片103’的机械支撑。第一掩蔽层105的厚度约为半导体鳍片103’的高度的两倍以上。
接下来，采用光致抗蚀剂掩模，通过上述的图案化工艺将第一掩蔽层105图案化，以暴露半导体鳍片103’将用于形成源区和漏区之一部分，如图4a、4b和4c所示。在该图案化工艺的蚀刻步骤中，相对于氧化物层104去除第一掩蔽层105的暴露部分。图案化之后的第一掩蔽层105具有沿着垂直于半导体鳍片103’的长度方向延伸的侧壁。
接下来，以第一掩蔽层105作为硬掩模，对半导体鳍片103’进行第一次离子注入以形成源区和漏区之一(未示出)，如图5a、5b和5c所示。第一次离子注入中，对于p型器件，可以通过注入p型杂质如In、BF2或B；对于n型器件，可以通过注入n型杂质如As或P。
按照设计需要，还可以进行附加的离子注入以形成延伸区和晕圈区。在用于形成延伸区的附加的离子注入中，对于p型器件，可以注入上述的p型杂质，对于n型器件，可以注入上述的n型杂质。在用于形成晕圈区的附加的离子注入中，对于p型器件，可以注入上述的n型杂质，对于n型器件，可以注入上述的p型杂质。
可选地，在第一次离子注入之后，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质。
接下来，通过上述已知的沉积工艺，在半导体结构上例如沉积第二掩蔽层106(例如，氧化硅)。然后进行平面化处理，例如采用CMP，获得平整的半导体结构的表面，如图6a、6b和6c所示。该CMP以第一掩蔽层105作为停止层。结果，第二掩蔽层106和第一掩蔽层105相互邻接，并且分别覆盖半导体鳍片103’上已经形成源区和漏区之一的部分和将要形成源区和漏区中的另一个的部分。
接下来，通过选择性的干法蚀刻或湿法蚀刻，例如RIE，相对于邻接的第二掩蔽层106和位于下方的氧化物层104，选择性地去除第一掩蔽层105，如图7a、7b和7c所示。该蚀刻暴露第二掩蔽层106的一个侧壁，并且不需要使用附加的光致抗蚀剂掩模。
接下来，通过上述的已知的沉积工艺，在半导体结构的表面上沉积例如10-50纳米的氮化物层，然后通过各向异性蚀刻在第二掩蔽层106的侧壁上形成牺牲侧墙107，如图8a、8b和8c所示。该牺牲侧墙107的形成和材料与常规的栅极侧墙相同，并且沿着垂直于半导体鳍片103’的长度方向延伸。如下文将要描述的那样，该牺牲侧墙107最终去除并由栅堆叠代替。
接下来，以第二掩蔽层106和牺牲侧墙107作为硬掩模，对半导体鳍片103’进行第二次离子注入以形成源区和漏区中的另一个(未示出)，如图9a、9b和9c所示。第二次离子注入中，对于p型器件，可以注入上述的p型杂质，对于n型器件，可以注入上述的n型杂质。
按照设计需要，还可以进行附加的离子注入以形成延伸区和晕圈区。在用于形成延伸区的附加的离子注入中，对于p型器件，可以注入上述的p型杂质，对于n型器件，可以注入上述的n型杂质。在用于形成晕圈区的附加的离子注入中，对于p型器件，可以注入上述的n型杂质，对于n型器件，可以注入上述的p型杂质。
可选地，在第二次离子注入之后，可以进行退火处理例如尖峰退火、激光退火、快速退火等，以激活注入的杂质。
接下来，采用合适的蚀刻剂，通过上述的干法蚀刻或湿法蚀刻，例如RIE，相对于邻接的第二掩蔽层106和位于下方的氧化物层104，选择性地去除牺牲侧墙107。在完全去除牺牲侧墙之后，采用合适的蚀刻剂，进一步去除之前位于下方的氧化物层104的未被邻接的第二掩蔽层106遮挡的部分。在去除下方的氧化物层104时，邻接的第二掩蔽层106也可能受到蚀刻。由于第二掩蔽层106的厚度可以远大于氧化物层104，因此第二掩蔽层106在蚀刻之后仍然保留，只是厚度稍有减小。这可以通过控制蚀刻时间来实现。
然后，通过已知的沉积工艺，在半导体结构的表面上依次形成共形的电介质层(例如HfO2)以及栅极导体层(例如多晶硅)。对导体层进行各向异性蚀刻，以去除导体层与半导体衬底101的主表面平行延伸的部分。栅极导体层位于第二掩蔽层106的侧壁上的垂直延伸的部分保留，形成侧墙形式的栅极导体109。进一步地，采用栅极导体109作为硬掩模并采用合适的蚀刻剂，相对于栅极导体109和第二掩蔽层106选择性地去除电介质层的暴露部分，以形成栅极电介质108。栅堆叠包括栅极电介质108和栅极导体109，其中栅极电介质108将栅极导体109与半导体鳍片103’隔开，如图10a、10b和10c所示。
电介质层的厚度约为2-5纳米。栅极导体层的厚度约为10-45纳米。结果，通过控制栅极导体层的厚度，所形成的栅极导体109与图8a、8b和8c所示的牺牲侧墙107大致对准，进而使得所形成的栅极导体109与延伸区111a和源区和漏区中的另一个111b大致对准。
可选地，在栅极导体109和栅极电介质108之间还可以形成功函数调节层(未示出)。功函数调节层例如可以包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTa、NiTa、MoN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSi、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx及其组合，厚度可以约为2-10nm。正如本领域的技术人员已知的那样，功函数调节层是优选的层，包含功函数调节层的栅堆叠(如HfO2/TiN/多晶Si)可以有利地获得减小的栅极漏电流。
在形成包括栅极电介质108和栅极导体109的栅堆叠之后，栅极导体109的一个侧壁与第二掩蔽层106的侧壁邻接，另一个侧壁则是暴露的。可以进一步按照常规的步骤(例如结合图8a、8b和8c描述的用于形成牺牲侧墙107的那些步骤)，在半导体结构的表面上形成共形的氮化物层(例如，氮化硅)，并通过各向异性蚀刻将该氮化物层形成为侧墙(未示出)。该氮化物层覆盖栅极导体109的暴露侧壁，使得栅极导体109与相邻的源区或漏区和导电通道电隔离。在图10所示的步骤之后，在所得到的半导体结构上形成层间绝缘层、位于层间绝缘层中的导电通道、位于层间绝缘层上表面的布线或电极，从而完成FinFET的其他部分。
图11示出根据本发明的实施例的FinFET 100的透视图。该FinFET101例如由SOI晶片形成。SOI晶片包括半导体衬底101、绝缘埋层102和半导体层103，其中绝缘埋层102位于半导体衬底101和半导体层103之间。半导体鳍片103’由半导体层103形成。FinFET 100的源区和漏区(未示出)形成在半导体鳍片103’的两个不同部分中。氧化物层104和第二掩蔽层106位于源区和漏区中的一个上方。该氧化物层104和氧化物106作为层间介质层的一部分。该氧化物层104和氧化物106具有与源区和漏区中的另一个相邻的侧壁，从而为栅堆叠提供机械支撑。栅堆叠包括栅极电介质108和栅极导体109。栅极电介质108将栅极导体109与半导体鳍片103’隔开，并且包括位于第二掩蔽层106的侧壁上的第一部分和位于半导体鳍片103’上的第二部分。也即，在与半导体鳍片103’的长度方向平行且经过半导体鳍片103’的截面中，栅极电介质108的截面形状为L形。栅堆叠与源区和漏区大致对准。并且，栅堆叠与半导体鳍片103’相交，例如沿着垂直于半导体鳍片103’的长度方向延伸。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (9)

1.一种制造FinFET的方法，包括：
形成半导体鳍片；
形成源区和漏区中的一个；
形成牺牲侧墙；
以牺牲侧墙作为掩模，形成源区和漏区中的另一个；
去除牺牲侧墙；以及
采用栅堆叠替代牺牲侧墙，该栅堆叠包括栅极导体和栅极电介质，栅极电介质将栅极导体与半导体鳍片隔开。
2.根据权利要求1所述的方法，其中在形成源区和漏区中的一个的步骤中以第一掩蔽层作为硬掩模。
3.根据权利要求2所述的方法，其中形成牺牲侧墙的步骤包括：
形成与第一掩蔽层邻接的第二掩蔽层；
去除第一掩蔽层以暴露第二掩蔽层的一个侧壁；以及
在第二掩蔽层的暴露的侧壁上形成牺牲侧墙。
4.根据权利要求3所述的方法，其中在形成源区和漏区中的另一个的步骤中，第二掩蔽层遮挡所述源区和漏区中的一个。
5.根据权利要求3所述的方法，其中采用栅堆叠替代牺牲侧墙包括：
去除牺牲侧墙；
形成共形的电介质层；
在电介质层上形成共形的导体层；
将导体层图案化为栅极导体；以及
以栅极导体作为掩模，将电介质层图案化为栅极电介质，使得栅极电介质包括位于第二掩蔽层的侧壁上的第一部分和位于半导体鳍片上的第二部分。
6.根据权利要求1所述的方法，其中栅极导体的厚度与牺牲侧墙的厚度大致相等。
7.一种FinFET，包括：
半导体鳍片；
位于半导体鳍片中的源区和漏区；
位于源区和漏区中的一个之上的掩蔽层，掩蔽层具有面对源区和漏区中的另一个的侧壁；以及
位于源区和漏区之间的栅堆叠，栅堆叠栅极电介质和栅极导体，其中栅极电介质将栅极导体与半导体鳍片隔开。
8.根据权利要求7所述的FinFET，其中，栅极电介质包括位于掩蔽层的侧壁上的第一部分和位于半导体鳍片上的第二部分。
9.根据权利要求7所述的FinFET，其中，掩蔽层是层间绝缘层的一部分。
CN201210520949.5A 2012-12-06 2012-12-06 FinFET及其制造方法 Active CN103855027B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210520949.5A CN103855027B (zh) 2012-12-06 2012-12-06 FinFET及其制造方法
PCT/CN2012/086523 WO2014086058A1 (zh) 2012-12-06 2012-12-13 FinFET及其制造方法
US14/723,226 US9583593B2 (en) 2012-12-06 2015-05-27 FinFET and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210520949.5A CN103855027B (zh) 2012-12-06 2012-12-06 FinFET及其制造方法

Publications (2)

Publication Number Publication Date
CN103855027A true CN103855027A (zh) 2014-06-11
CN103855027B CN103855027B (zh) 2017-01-25

Family

ID=50862521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210520949.5A Active CN103855027B (zh) 2012-12-06 2012-12-06 FinFET及其制造方法

Country Status (3)

Country Link
US (1) US9583593B2 (zh)
CN (1) CN103855027B (zh)
WO (1) WO2014086058A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303975A (zh) * 2007-05-07 2008-11-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
US20090197383A1 (en) * 2008-01-14 2009-08-06 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
CN102656672A (zh) * 2009-12-23 2012-09-05 英特尔公司 具有自对准外延源和漏的多栅半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US7262084B2 (en) * 2004-04-15 2007-08-28 International Business Machines Corporation Methods for manufacturing a finFET using a conventional wafer and apparatus manufactured therefrom
JP2006135067A (ja) * 2004-11-05 2006-05-25 Toshiba Corp 半導体装置およびその製造方法
US7341916B2 (en) * 2005-11-10 2008-03-11 Atmel Corporation Self-aligned nanometer-level transistor defined without lithography
US8691681B2 (en) * 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
US9281378B2 (en) * 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US8987093B2 (en) * 2012-09-20 2015-03-24 International Business Machines Corporation Multigate finFETs with epitaxially-grown merged source/drains

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303975A (zh) * 2007-05-07 2008-11-12 台湾积体电路制造股份有限公司 鳍式场效应晶体管及其形成方法
US20090197383A1 (en) * 2008-01-14 2009-08-06 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device
CN102656672A (zh) * 2009-12-23 2012-09-05 英特尔公司 具有自对准外延源和漏的多栅半导体器件

Also Published As

Publication number Publication date
WO2014086058A1 (zh) 2014-06-12
US20150318390A1 (en) 2015-11-05
CN103855027B (zh) 2017-01-25
US9583593B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN103578954B (zh) 具有金属栅极的半导体集成电路
CN105304715A (zh) FinFET及其制造方法
CN103855010A (zh) FinFET及其制造方法
US9502408B2 (en) FinFET device including fins having a smaller thickness in a channel region, and a method of manufacturing same
CN103811343B (zh) FinFET及其制造方法
CN105428394A (zh) 鳍部件的结构及其制造方法
CN103779224A (zh) Mosfet的制造方法
CN103390637B (zh) FinFET及其制造方法
US20190164898A1 (en) Finfet with etch-selective spacer and self-aligned contact capping layer
CN103779223B (zh) Mosfet的制造方法
KR102042718B1 (ko) 핀 전계 효과 트랜지스터 디바이스 및 방법
CN103985754A (zh) 半导体器件及其制造方法
CN103779222A (zh) Mosfet的制造方法
CN103855026B (zh) FinFET及其制造方法
CN104008974A (zh) 半导体器件及其制造方法
US20210057545A1 (en) FinFET Device and Method
CN103985750A (zh) 半导体器件及其制造方法
CN104078466A (zh) Flash器件及其制造方法
TWI824502B (zh) 半導體結構及其製造方法
US11158741B2 (en) Nanostructure device and method
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
CN103855027A (zh) FinFET及其制造方法
CN104008973A (zh) 半导体器件的制造方法
CN110021598A (zh) 应变层的形成方法、半导体器件及其制造方法
CN116314028A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant