CN103854617B - 检测数据位深度的方法和用该方法的显示设备的接口设备 - Google Patents

Abstract

公开了一种检测数据位深度的方法和用该方法的显示设备的接口设备。该方法包括：确认发送端子和接收端子之间的物理连接，然后从发送端子向接收端子发送时钟数据恢复CDR训练模式信号；使用CDR训练模式信号从接收端子的CDR电路输出时钟；从发送端子接收CDR训练模式信号之后的对准训练模式信号并向接收端子发送对准训练模式信号；以及在接口接收端子中对包括在对准训练模式信号中的像素数据或时钟的位进行计数，并基于计数结果确定输入数据的数据位深度。

Description

检测数据位深度的方法和用该方法的显示设备的接口设备

技术领域

本发明的实施方式涉及检测数据位深度的方法和使用该方法的显示设备的接口设备。

背景技术

在多数的液晶显示器中，低压差分信令（LVDS）接口已经用作数据发送的接口。然而，LVDS接口不能适当应对为了液晶显示器的高分辨率、颜色深度扩展、响应时间改善而采取的双速驱动或四速驱动导致的数据量的增加。当LVDS接口适于10位颜色深度的120Hz全HD（1920×1080）面板时，需要24对线、即48条线。LVDS接口用于发送时钟信号以及数据。因而，随着要发送的数据量增加，LVDS接口的时钟信号的频率增加。因此，必须控制电磁干扰（EMI）。

根据LVDS接口的标准，LVDS接口必须发送相对于地变化大约1.2V的电压的信号。因为大规模集成电路（LSI）的精细工艺的成就，在LVDS接口中需要的信号电压的标准对大规模集成电路的设计造成很大的限制。在这种情况下，提出了诸如数字视频接口（DVI）、高分辨率多媒体接口（HDMI）、DisplayPort的接口并投入实际应用。

DVI和HDMI各具有偏斜（skew）调整功能，并且高带宽数字内容保护（HDCP）技术作为内容保护功能被嵌入在HDMI中。因此，DVI和HDMI在设备之间的图像信号的发送中具有很大的优势。然而，在DVI和HDMI中需要授权成本和高功耗，并且DVI和HDMI具有针对设备之间的图像信号的发送的过多功能。

DisplayPort被标准化为能够取代视频电子标准协会（VESA）的LVDS接口的规范。因为考虑到以与HDMI相同的方式在设备之间的信号发送，HDCP被嵌入在DisplayPort中，所以DisplayPort具有过多的功能并具有功耗增加方面的问题。此外，当DisplayPort以低频执行信号发送时，由于DisplayPort的发送速度是固定的，因此在DisplayPort中会产生损耗。因而，DisplayPort的接收端子必须再现时钟信号。

THine电子公司（THineElectronicsInc.）开发了V-by-One接口。由于均衡器功能的引入，并且还按照最高速度实现每一对的3.75Gbps，V-by-One接口比现有的LVDS接口具有更优良的信号发送质量。此外，由于采用了时钟数据恢复（CDR），V-by-One接口解决了在LVDS接口的时钟发送中产生的偏斜调整的问题。因为V-by-One接口不具有在现有LVDS接口中必然需要的时钟发送功能，所以由时钟发送导致的EMI噪声会降低。因为V-by-One接口能够有效应对数据量的增加和较高的速度驱动，所以V-by-One接口作为现有LVDS接口的替代技术而正在引起注意。

当前应用于液晶显示器的V-by-One接口可以传输8位数据或10位数据。V-by-One接口的发送端子和接收端子中的每一个设置有单独的外部选择端子，以使得能够从V-by-One接口的接收端子识别数据位深度。即，通过连接到V-by-One接口的发送端子和接收端子的外部选择端子的线发送数据位深度的信息。在该示例中，因为V-by-One接口的发送端子和接收端子增加了选择引脚，所以增加了用于连接发送端子和接收端子的缆线和连接器线的数量。此外，当在使用单独的外部选择端子而发送数据位深度信息的方法中数据位深度改变时，必须再次设置选择引脚。

发明内容

本发明的实施方式提供一种检测数据位深度的方法和使用该方法的显示设备的接口设备，其在没有单独的选择引脚的情况下能够自动确定数据位深度。

一方面，提供一种检测数据位深度的方法，该方法包括：确认接口发送端子和接口接收端子之间的物理连接，然后从接口发送端子向接口接收端子发送时钟数据恢复（CDR）训练模式信号；使用CDR训练模式信号从接口接收端子的CDR电路输出时钟；从接口发送端子接收CDR训练模式信号之后的对准训练模式信号并向接口接收端子发送对准训练模式信号；以及在接口接收端子中对包括在对准训练模式信号中的像素数据或时钟的位进行计数，并基于计数结果确定输入数据的数据位深度。

另一方面，提供一种显示设备，其包括嵌入在主机***中的接口发送端子和嵌入在定时控制器中的接口接收端子。

接口发送端子确认接口发送端子和接口接收端子之间的物理连接，然后顺序地向接口接收端子发送时钟数据恢复（CDR）训练模式信号、对准训练模式信号和显示数据。

接口接收端子使用被输入了CDR训练模式信号的内置CDR电路来生成时钟，并对包括在对准训练模式信号中的像素数据或时钟的位进行计数，以基于计数结果来确定输入数据的数据位深度。

附图说明

附图被包括进来以提供对本发明的进一步的理解并被并入且构成本申请的一部分，附图示出了本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：

图1例示出根据本发明示例性实施方式的接口设备；

图2和3是例示出V-by-One接口的时序的波形图；

图4是详细示出图1中所示的接口设备的接收端子的电路图；和

图5是根据本发明示例性实施方式的显示设备的框图。

具体实施方式

现在将详细描述本发明的实施方式，在附图中示出了本发明实施方式的示例。只要可能，在所有附图中使用相同的标号来指示相同或相似的部件。要注意的是，如果确定已知技术可能误导本发明的实施方式，则将省略对已知技术的详细描述。

如图1到3所示，根据本发明示例性实施方式的接口设备包括发送端子100（或Vx1Tx）和接收端子200（或Vx1Rx）。本发明的实施方式使用V-by-One接口作为接口设备的示例来描述，但不限于此。

在辅助信号LOCKN和HTPDN的发送中使用的辅助信号发送链路以及在数据发送中使用的主链路必须存在于发送端子100和接收端子200之间，以实现使用V-by-One接口的数据通信。V-by-One接口遵照图2中示出的时序发送待显示在显示设备上的数据。

在V-by-One接口上电后，接收端子200将辅助信号HTPDN降低为低电平，并且发送端子100响应于低电平的辅助信号HTPDN而向接收端子200发送时钟数据恢复（CDR）训练模式信号。接收端子200包括嵌入其中的CDR电路以恢复时钟信号。接收端子200的CDR电路接收CDR训练模式信号并锁定其输出的相位和频率。CDR电路将辅助信号LOCKN降低为低电平。当辅助信号LOCKN降低为低电平时，发送端子100向接收端子200发送对准训练模式信号ALN达预定时段，然后向接收端子200发送显示在显示设备上的数据‘DisplayData’。

不在显示设备上显示的对准数据ALNDATA被发送到对准训练模式信号ALN。对准数据ALNDATA由V-by-One接口的通信协议确定并使接收端子200确定数据接收起始定时。当接收到对准数据ALNDATA时，接收端子200确定要显示在显示设备的显示面板上的像素数据‘DisplayData’的起始定时（参见图2）。接收端子200在对准训练模式信号ALN之后接收的像素数据‘DisplayData’显示在显示面板上。本发明的实施方式使用接收端子200对发送到对准训练模式信号ALN的像素数据‘DisplayData’的位的数量进行计数，并在没有单独的选择引脚的情况下使用接收端子200来确定数据位深度。

以下是由V-by-One接口的规范确定的对准模式信号发送规则。在数据使能信号DE的高时段期间发送32个像素数据PIX，并且在数据使能信号DE的低时段期间发送32个像素数据PIX。一个像素数据包括红色（R）数据、绿色（G）数据和蓝色（B）数据。当R、G和B数据中的每一个是8位时，数据位深度为24位/3字节。当R、G和B数据中的每一个是10位时，数据位深度为30位/4字节。发送端子100的编码器按照ANSI8/10编码方式将8位数据编码为10位数据。通过ANSI8/10编码方式将24位/3字节的像素数据发送到30位数据，并且将30位/4字节的像素数据发送到40位数据。因而，当接收端子200对对准训练模式信号中的像素数据的位的数量进行计数时，接收端子200可以确定要接收的数据的位深度。

例如，发送端子100在对准模式训练时段期间按照3字节模式（8位输入）发送32个像素数据到960位（=32PIX×30位）。另一方面，接收端子200在对准模式训练时段期间按照4字节模式（10位输入）发送32个像素数据到1280位（=32PIX×40位）。因而，在对准模式训练时段中，接收端子200在数据使能信号DE的高时段或低时段期间对从数据位或内置电路输出的时钟信号进行计数，并根据累计的计数值来确定数据位深度是3字节模式还是4字节模式。

当在数据使能信号DE的高时段或低时段中累计的计数值是900至1050时，接收端子200确定数据位深度为3字节模式。另一方面，当累计的计数值是1200至1400时，接收端子200确定数据位深度为4字节模式。接收端子200可以对参考值与累计的计数值进行比较，并确定数据位深度，该参考值在3字节模式的累计计数值和4字节模式的累计计数值之间确定。例如，当在数据使能信号DE的高时段或低时段中累计的计数值等于或小于1100（参考值）时，接收端子200可以确定数据位深度为3字节模式。另一方面，当累计的计数值大于1100时，接收端子200可以确定数据位深度为4字节模式。

图4是详细示出接收端子200的电路图。

如图4所示，接收端子200包括CDR电路21、解串器22、解码器23、解扰器24、解包器25、位计数器26等。

在V-by-One接口的上电后的V-by-One接口的初始化过程中，CDR电路21接收CDR训练模式信号，并恢复嵌入在CDR训练模式信号中的时钟信号。当锁定恢复的时钟信号的相位和频率时，CDR电路21将辅助信号LOCKN转变为低电平，由CDR电路21恢复的时钟信号的频率被生成为与像素数据的数据速率相同的频率。因而，从CDR电路21输出的时钟信号的计数可以获得与数据位的计数相同的结果。

解串器22将通过主链路接收的串行数据转换为10位并行数据。解码器23将10位数据解码为8位数据，该10位数据由发送端子100的编码器按照ANSI8/10编码方式进行了编码，而该8位数据是在由发送端子100的编码器进行编码之前的原始数据。解扰器24将由发送端子100中的16位线性反馈移位寄存器（LFSR）加扰的数据恢复为原始数据。

解包器25将从发送端子100接收的数据分为像素数据、控制数据和定时数据。从发送端子100接收的数据包括图2和3中示出的对准数据ALNDATA和显示数据‘DisplayData’。定时数据包括垂直同步信号Vsync、水平同步信号Hsync和数据使能信号DE。解包器25遵照发送端子100的数据映射方式对数据进行重新排列。从解包器25输出的像素数据、控制数据和定时数据发送到用户逻辑单元300。如图5所示，用户逻辑单元300可以是平板显示器的定时控制器。

位计数器26从解包器25接收数据使能信号DE，并接收由CDR电路21产生的时钟信号。如上所述，位计数器26在数据使能信号DE的高时段和低时段中对从CDR电路21输出的像素数据或时钟的位进行计数，并基于累计的计数值确定输入数据的数据位深度。

根据本发明的实施方式的显示设备可以基于诸如液晶显示器（LCD）、场发射显示器（FED）、等离子体显示面板（PDP）、有机发光显示器和电泳显示器（EPD）的平板显示器实现。可以使用其它平板显示器。

如图5所示，根据本发明的实施方式的显示设备包括显示面板10、数据驱动电路20、扫描驱动电路30、定时控制器300等。

显示面板10的像素阵列包括在由数据线21和扫描线31限定的像素区域中形成的像素，并显示输入图像的数据。

数据驱动电路20将从定时控制器300接收的像素数据（即，数字数据）转换为伽马补偿电压，并生成模拟数据信号。数据驱动电路20向数据线21提供数据信号。扫描驱动电路30向扫描线31顺序地提供与数据信号同步的扫描信号。

定时控制器300将通过接收端子200接收的像素数据发送到数据驱动电路20，并使用通过接收端子200接收的定时数据来控制数据驱动电路20和扫描驱动电路30的操作定时。接收端子200可以嵌入在定时控制器300中。如上所述，接收端子200在对准模式训练时段期间对接收的像素数据或时钟的位进行计数，并确定输入数据的数据位深度。

发送端子100布置在外部主机***（未示出）中并向接收端子200发送像素数据、定时数据和控制数据。发送端子100嵌入在主机***中。主机***可以实现为电视***、机顶盒、导航***、DVD播放器、蓝光播放器、个人计算机（PC）、家庭影院***和电话***之一。主机***包括设置有其中嵌有缩放器（scaler）的芯片上***（SoC），并因而将输入图像的数字视频数据RGB转换为适合于显示在显示面板10上的格式。主机***向定时控制器300发送数字视频数据和定时信号Vsync、Hsync和DE。

如上所述，本发明的实施方式对在接收端子中产生的时钟或输入到接收端子的输入数据的位进行计数，并基于累计的计数值确定数据位深度。因此，在没有单独的选择引脚的情况下，本发明的实施方式可以在显示设备的接口设备的接收端子中自动地确定数据位深度。

尽管参照多个示例性实施方式描述了实施方式，应理解的是本领域技术人员可在本发明的原理范围内进行许多其它修改和实施方式。更具体地说，在本发明、附图以及所附的权利要求的范围内，在主题组合设置的组成部分和/或设置中可以做出各种变型和修改。除了组成部分和/或设置中的变形和修改之外，替换使用对于本领域技术人员也是明显的。

本申请要求2012年11月28日提交的韩国专利申请No.10-2012-0136118的优先权，就各方面而言，以引用的方式将其并入本文，如同在此进行了完整阐述一样。

Claims (7)

1.一种检测数据位深度的方法，该方法包括：

确认接口发送端子和接口接收端子之间的物理连接，然后从所述接口发送端子向所述接口接收端子发送时钟数据恢复CDR训练模式信号；

使用所述CDR训练模式信号从所述接口接收端子的CDR电路输出时钟；

从所述接口发送端子接收所述CDR训练模式信号之后的对准训练模式信号并向所述接口接收端子发送所述对准训练模式信号，其中所述对准训练模式信号包括像素数据；和

在所述接口接收端子中对包括在所述对准训练模式信号中的所述像素数据或所述时钟的位进行计数，并基于计数结果确定输入数据的数据位深度。

2.根据权利要求1所述的方法，该方法还包括：在所述接口接收端子中从所述对准训练模式信号分离数据使能信号，

其中所述接口接收端子基于在所述数据使能信号的高时段或低时段中作为计数结果获得的累计的计数值而确定所述数据位深度。

3.一种包括显示面板、数据驱动电路、扫描驱动电路和定时控制器的显示设备，该显示设备包括：

接口发送端子，该接口发送端子嵌入在主机***中；和

接口接收端子，该接口接收端子嵌入在定时控制器中，

其中所述接口发送端子确认所述接口发送端子和所述接口接收端子之间的物理连接，然后顺序地向所述接口接收端子发送时钟数据恢复CDR训练模式信号、对准训练模式信号和显示数据，其中所述对准训练模式信号包括像素数据，

其中所述接口接收端子使用被输入了所述CDR训练模式信号的内置CDR电路而生成时钟，并对包括在所述对准训练模式信号中的所述像素数据或所述时钟的位进行计数，以基于计数结果来确定输入数据的数据位深度。

4.根据权利要求3所述的显示设备，其中所述接口接收端子从所述对准训练模式信号分离数据使能信号，

其中所述接口接收端子基于在所述数据使能信号的高时段或低时段中作为计数结果获得的累计的计数值而确定所述数据位深度。

5.根据权利要求4所述的显示设备，其中当在所述数据使能信号的高时段或低时段中累计的计数值是900到1050时，所述接口接收端子确定所述数据位深度为3字节模式，

其中当在所述数据使能信号的高时段或低时段中累计的计数值是1200到1400时，所述接口接收端子确定所述数据位深度为4字节模式。

6.根据权利要求4所述的显示设备，其中所述接口接收端子对预定参考值与所述累计的计数值进行比较，并基于比较结果来确定所述数据位深度。

7.根据权利要求5所述的显示设备，其中当在所述数据使能信号的高时段或低时段中累计的计数值等于或小于1100时，所述接口接收端子确定所述数据位深度为3字节模式，

其中当在数据使能信号的高时段或低时段中累计的计数值大于1100时，所述接口接收端子确定所述数据位深度为4字节模式。