CN103840002B - 具有支撑物的半导体器件 - Google Patents

具有支撑物的半导体器件 Download PDF

Info

Publication number
CN103840002B
CN103840002B CN201310591041.8A CN201310591041A CN103840002B CN 103840002 B CN103840002 B CN 103840002B CN 201310591041 A CN201310591041 A CN 201310591041A CN 103840002 B CN103840002 B CN 103840002B
Authority
CN
China
Prior art keywords
supporter
bottom electrode
semiconductor devices
layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310591041.8A
Other languages
English (en)
Other versions
CN103840002A (zh
Inventor
梁贤正
郑舜旭
具奉珍
金完敦
郑炳洪
卓容奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103840002A publication Critical patent/CN103840002A/zh
Application granted granted Critical
Publication of CN103840002B publication Critical patent/CN103840002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体器件，包括：在基板上的多个下电极，该下电极具有大于水平宽度的垂直长度；支撑物，设置在下电极之间；上电极，设置在下电极上；以及电容器介电层，设置在下电极与上电极之间。支撑物包括第一元素、第二元素和氧，第二元素的氧化物具有比第一元素的氧化物高的带隙能量，第二元素在支撑物中的含量为从约10at%至90at%。

Description

具有支撑物的半导体器件
技术领域
实施方式涉及具有一个或多个支撑物的半导体器件及其形成方法。
背景技术
半导体器件可以包括不同地设置在基板上的电极。在半导体器件的制造期间，该器件的某些组成部分可以被沉积并且随后被去除（例如，通过蚀刻）。
发明内容
实施方式指向一种半导体器件，该半导体器件包括设置在基板上的多个下电极、设置在下电极之间的第一和第二支撑物、在下电极上的上电极以及设置在下电极与上电极之间的电容器介电层。第一支撑物可以包括第一元素、第二元素和氧，第一元素的氧化物可以具有与第二支撑物相比对下电极的更好的附着性，第二元素的氧化物可以具有比第一元素的氧化物更高的带隙能量。
第二支撑物可以包括硅氮化物，第一元素可以包括Ta或Ti，第二元素可以包括Si、Al、Mg、Be或其组合。
第一支撑物可以包括交替地且重复地堆叠的第一元素的氧化物的层和第二元素的氧化物的层。
包括第一元素的氧化物的层可以具有从约0.1nm至5nm的厚度。
第一支撑物可以包括含有第一元素的氧化物和第二元素的氧化物两者的层。
第一支撑物可以接触多个下电极以及第二支撑物的上表面或下表面。
第一支撑物可以包括接触第二支撑物的上表面的上支撑物和接触第二支撑物的下表面的下支撑物。第二支撑物可以具有比上支撑物和下支撑物小的水平宽度，部分的下电极可以突出在上支撑物与下支撑物之间。
第一支撑物可以形成在下电极与第二支撑物之间，并可以接触下电极和第二支撑物。
第二支撑物可以具有比第一支撑物小的水平宽度，第一支撑物可以接触下电极，第二支撑物可以接触第一支撑物并与下电极间隔开。
实施方式还指向一种半导体器件，该半导体器件包括：在基板上的多个下电极，具有大于水平宽度的垂直长度；支撑物，设置在下电极之间；上电极，设置在下电极上；以及电容器介电层，设置在下电极与上电极之间。支撑物可以包括第一元素、第二元素和氧，第二元素的氧化物可以具有比第一元素的氧化物高的带隙能量，第二元素在支撑物中的含量可以从约10at%至90at%。在说明书中，“第二元素在支撑物中的含量”指的是第二元素的原子的量除以第一元素和第二元素的原子的量的总和。
下电极可以包括Ru、RuO或其组合，第一元素可以是Ta或Ti，第二元素可以是Si、Al、Mg、Be或其组合。第一元素可以是Ta，第二元素可以是Si，第二元素在支撑物中的含量可以为从约10at%至20at%。在其他示例实施方式中，第一元素可以是Ta，第二元素可以是Al，第二元素在支撑物中的含量可以为从约20at%至40at%。第二元素的氧化物可以具有至少约5.0eV的带隙能量。
实施方式还指向一种半导体器件，该半导体器件包括：多个开关器件，设置在基板上；层间绝缘层，设置在开关器件上；导电插塞，穿过层间绝缘层并连接到开关器件；蚀刻停止层，设置在层间绝缘层和导电插塞上；多个下电极，穿过蚀刻停止层并连接到导电插塞，且具有大于水平宽度的垂直长度；第一和第二支撑物，设置在下电极之间；上电极，设置在下电极上；以及电容器介电层，设置在下电极与上电极之间。第一支撑物可以包括第一元素、第二元素和氧，第一元素的氧化物可以具有与第二支撑物相比对下电极的更好的附着性，第二元素的氧化物可以具有比第一元素的氧化物更高的带隙能量。
导电插塞可以包括W、Ru、TiN或其组合。
蚀刻停止层可以包括第一蚀刻停止层和第二蚀刻停止层。第一蚀刻停止层可以包括与第一支撑物相同的材料层，第二蚀刻停止层可以包括与第二支撑物相同的材料层。
每个下电极可以包括具有柱形的第一下电极和形成在第一下电极上的具有圆筒形形状的第二下电极。
实施方式还指向一种半导体器件，该半导体器件包括具有大于水平宽度的垂直长度的多个下电极、设置在下电极之间的第一和第二支撑物、设置在下电极上的上电极、以及设置在下电极与上电极之间的电容器介电层，其中第一支撑物包括非晶态金属氧化物，该非晶态金属氧化物具有与第二支撑物相比对下电极的更好的附着性。
第一支撑物的垂直长度可以为从约0.1nm到5nm。第一支撑物的水平宽度可以为从约0.1nm至5nm。在某些情况中，第一支撑物的垂直长度和水平宽度两者可以从约0.1nm至5nm。
下电极可以包括Ru、RuO或其组合，非晶态金属氧化物可以包括非晶的TaO，第二支撑物可以包括硅氮化物。
第一支撑物可以接触第二支撑物的上表面或下表面。
半导体器件可以包括设置在第二支撑物上的第三支撑物，第二支撑物可以形成在第一支撑物与第三支撑物之间，第三支撑物可以包括与第一支撑物相同的材料并具有从约0.1nm至5nm的厚度。
第二支撑物可以具有比第一支撑物和第三支撑物小的水平宽度，至少一些下电极可以包括在第一支撑物与第三支撑物之间突出的部分。
半导体器件还可以包括设置在第三支撑物上方的第四支撑物和设置在第四支撑物上方的第五支撑物。第五支撑物可以包括与第一支撑物和第三支撑物相同的材料并具有从约0.1nm至5nm的厚度。第二支撑物和第四支撑物可以包括硅氮化物、硅氮氧化物、硅氧化物、铝氧化物或其组合。第一支撑物、第三支撑物和第五支撑物的每个可以接触下电极，第二支撑物可以设置在第一支撑物上方并接触第一支撑物，第三支撑物可以设置在第二支撑物上方并接触第二支撑物，第四支撑物可以设置在第三支撑物上方并接触第三支撑物，第五支撑物可以设置在第四支撑物上方并接触第四支撑物。
第一支撑物可以形成在下电极与第二支撑物之间，并可以接触下电极和第二支撑物，且具有从约0.1nm至5nm的水平宽度。
实施方式还指向一种半导体器件，该半导体器件包括：设置在基板上的多个下电极；设置在下电极之间的中间支撑物、第一上支撑物和第二上支撑物；上电极，设置在下电极上方；以及电容器介电层，设置在下电极与上电极之间。中间支撑物可以形成在下电极的上端和下端之间的中间水平处。第一和第二上支撑物可以与中间支撑物间隔开，并可以邻近于下电极的上端。中间支撑物和第一上支撑物可以包括第一元素、第二元素和氧。第一元素的氧化物可以具有比第二上支撑物更好的对下电极的附着性，第二元素的氧化物可以具有比第一元素的氧化物更高的带隙能量。
实施方式还指向一种半导体器件，该半导体器件包括：多个下电极，具有大于水平宽度的垂直长度；支撑物，形成在下电极之间并包括非晶态的金属氧化物；上电极，设置在下电极上方；以及电容器介电层，设置在下电极与上电极之间。支撑物可以包括第一元素、第二元素和氧，第二元素的氧化物可以具有比第一元素的氧化物更高的带隙能量。
实施方式还指向一种半导体器件，该半导体器件包括：设置在基板上的第一下电极和第二下电极，第一下电极和第二下电极具有至少约10:1的高宽比；支撑物，设置在第一下电极和第二下电极的每个的横向表面之间并接触第一下电极和第二下电极的每个的横向表面；上电极，设置在支撑物上、第一下电极和第二下电极上以及第一下电极和第二下电极之间；以及电容器介电层，设置在第一下电极和第二下电极与上电极之间。支撑物可以包括非晶态的金属氧化物以及具有至少约5eV的带隙能量的元素或复合氧化物。
支撑物可以是具有从约0.1nm至5nm的厚度的层。非晶态的金属氧化物可以在暴露于至少约950℃或者甚至至少约1200℃的温度时保持在非晶态。支撑物可以包括第一层和第二层，第一层包括非晶金属氧化物，第二层包括具有至少约5eV的带隙的元素或复合氧化物。在其他实施方式中，半导体器件还可以包括第二支撑物，该第二支撑物包括硅氮化物、硅氮氧化物、硅氧化物和铝氧化物中的一个或多个。
附图说明
通过参照附图详细描述示范性实施方式，多个特征对于本领域技术人员将变得明显，附图中：
图1示出根据实施方式的半导体器件的截面图；
图2A和图2B示出根据实施方式的放大图，具体示出图1的一部分；
图3示出相关图，其示出根据实施方式的材料的带隙能量和介电常数；
图4和图5示出示意图，示出根据实施方式的半导体器件的泄漏电流特性；
图6A至6I和图7A至7G示出根据实施方式的半导体器件的截面图；
图8示出根据实施方式的半导体器件的截面图；
图9和图10示出曲线图，示出根据实施方式的半导体器件的X射线衍射（XRD）分析；
图11A至11G示出根据实施方式的半导体器件的截面图；
图12至图32示出用于形成根据实施方式的半导体器件的方法的截面图；
图33示出根据实施方式的半导体模块的示例布局；以及
图34示出根据某些示例实施方式的电子设备的方框图。
具体实施方式
在下文将参照附图更充分地描述示例实施方式；然而，它们可以以许多不同的形式实施，而不应被解释为限于这里阐述的实施方式。而是，提供这些实施方式使得本公开透彻和完整，并将示范实施方式充分传达给本领域技术人员。
在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。
将理解，当一元件被称为“连接到”或“耦接到”另一元件时，它可以直接连接到或耦接到另一元件，或者可以存在居间元件。相反，当一元件被称为“直接连接到”或者“直接耦接到”另一元件时，没有居间元件存在。用于描述元件之间的关系的其他的词语应当以相似的方式解释（例如，“在......之间”和“直接在......之间”、“相邻”和“直接相邻”等）。
将理解，虽然这里可以使用术语第一、第二、A、B等来指代本发明的元件，但这样的元件不应被解释为受到这些术语限制。例如，第一元件可以被称为第二元件，第二元件可以被称为第一元件，而不背离本发明的范围。这里，术语“和/或”包括一个或多个指示物的任何及所有组合。
为了便于描述，这里可以使用空间相对术语诸如“在...之下”、“在...下面”、“下”、“上面”、“上”等来描述一个元件或特征与其他（诸）元件或特征如附图所示的关系。将理解，空间相对术语旨在包括除附图所示的取向之外器件在使用或操作中的不同的取向。例如，如果附图中的器件被翻转，被描述为“在”其他元件或特征“下面”或“之下”的元件将取向为在其他元件或特征“之上”。因此，示范性术语“在...下面”可以包括之上和之下两个取向。器件可以另外地取向（旋转90度或在其他的取向），这里使用的空间相对描述符被相应地解释。
这里使用的术语仅是为了描述本发明的实施方式，而并非旨在限制本发明的范围。冠词“一”和“该”是单数，它们具有单个指示物，然而，本文件中的单数形式的使用不应排除存在超过一个指示物。换句话说，本发明的标记为单数的元件的数目可以为一个或多个，除非上下文另外清楚地指示。将进一步理解，术语“包括”和/或“包含”当在这里使用时，指定存在所述特征、项目、步骤、操作、元件和/或组件，但是不排除一个或多个其他特征、项目、步骤、操作、元件、组件和/或其组的存在或添加。
这里参照截面图描述了实施方式，该截面图是理想化实施方式（及中间结构）的示意图。因而，由例如制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，示例实施方式不应被解释为限于这里示出的区域的特定形状，而是包括由例如制造引起的形状偏差。例如，示出为矩形的注入区域通常具有圆化或弯曲的特征和/或在其边缘的注入浓度的梯度，而不是从注入区域至非注入区域的二元变化。同样地，通过注入形成的掩埋区可以导致在掩埋区与通过其发生注入的表面之间的区域内的一些注入。因此，附图中示出的区域在本质上是示意性的，它们的形状并非要示出器件的区域的实际形状，并非旨在限制实施方式的范围。
除非另外限定，否则这里使用的所有术语（包括技术术语和科学术语）具有本发明所属领域的普通技术人员通常理解的相同的含义。还将理解，普通常用术语也应根据相关技术中常用的方式解释，而非理想化或过度形式化的解释，除非这里明确地如此限定。
图1示出根据实施方式的半导体器件的截面图，图2A和图2B示出放大图，具体示出图1的一部分。
参照图1，限定有源区22的器件隔离层23可以形成在基板21中。栅极沟槽25可以跨过有源区22形成。栅极结构29可以形成在栅极沟槽25中。每个栅极结构29可以包括栅极介电层26、栅电极27和栅覆盖图案28。第一和第二源/漏区域31和32可以形成在邻近于栅极结构29的有源区22中。层间绝缘层33可以形成在栅极结构29以及第一和第二源/漏区域31和32上。位插塞35和位线36可以形成在层间绝缘层33中。可以形成穿过层间绝缘层33并连接到第一源/漏区域31的掩埋接触插塞37。
蚀刻停止层41可以形成在层间绝缘层33和掩埋接触插塞37上。下电极71可以形成在掩埋接触插塞37上使得它们接触该插塞，下电极71穿过蚀刻停止层41（例如，从层41突出）。下电极71可以突出到比蚀刻停止层41更高的水平。换句话说，下电极71可以具有比蚀刻停止层41的垂直厚度更大的垂直高度。下电极71可以具有大于水平宽度的垂直高度。第一和第二支撑物51和61可以形成在下电极71之间。可以形成覆盖下电极71的表面以及第一和第二支撑物51和61的表面的电容器介电层81。上电极83可以形成在电容器介电层81上。上绝缘层85可以形成在上电极83上。上插塞87可以形成为连接到上电极83并穿过上绝缘层85。与上插塞87接触的上互连89可以形成在上绝缘层85上。
第一和第二源/漏区域31和32、有源区22、栅极介电层26和栅电极27可以构成晶体管。多个这样的晶体管可以在行和列方向上反复地形成。晶体管可以用作开关器件。在其他的实施方式中，开关器件可以是平面晶体管、球形凹陷沟道阵列晶体管（SRCAT）、三维晶体管、垂直晶体管、纳米线晶体管或其组合。
基板21可以是半导体基板，诸如硅晶片。器件隔离层23可以利用浅沟槽隔离（STI）工艺形成。器件隔离层23可以包括硅氧化物、硅氮化物、硅氮氧化物或其组合。每个栅极沟槽25可以跨过有源区22并延伸到器件隔离层23中。栅覆盖图案28可以形成在栅电极27上。栅极介电层26可以形成在栅电极27与有源区22之间。第二源/漏区域32可以形成在栅极结构29之间。第一源/漏区域31可以形成在栅极结构29与器件隔离层23之间。
栅极介电层26可以包括硅氧化物、硅氮化物、硅氮氧化物、高k介电层（例如，具有高介电常数k的介电材料）或其组合。栅电极27可以包括导电层，诸如金属、金属硅化物、半导体、多晶硅或其组合。栅覆盖图案28可以包括硅氧化物、硅氮化物、硅氮氧化物、低k介电层（例如，具有低介电常数k的介电材料）或其组合。
层间绝缘层33可以包括硅氧化物、硅氮化物、硅氮氧化物、低k介电层或其组合。层间绝缘层33可以覆盖整个基板21。位插塞35可以与第二源/漏区域32和位线36接触。位插塞35可以包括导电层，诸如金属、金属硅化物、半导体或其组合。位线36可以包括导电层，诸如金属、金属硅化物、半导体或其组合。掩埋接触插塞37可以包括导电层，诸如金属、金属硅化物、半导体或其组合。例如，掩埋接触插塞37可以包括W、Ru、TiN或其组合。掩埋接触插塞37可以接触第一源/漏区域31。蚀刻停止层41可以包括硅氧化物、硅氮化物、硅氮氧化物或其组合。例如，蚀刻停止层41可以包括硅氮化物。
每个下电极71可以穿过蚀刻停止层41以接触相应的掩埋接触插塞37。在基板21上的每个下电极71可以具有柱形（例如，具有大于水平宽度的垂直高度）。例如，下电极71的高宽比可以从约10:1至100:1或更大。下电极71可以包括金属层。金属层可以包括Ru、RuO、Pt、PtO、Ir、IrO、SrRuO（SRO）、（Ba,Sr）RuO（BSRO）、CaRuO（CRO）、BaRuO、La（Sr,Co）O、Ti、TiN、W、WN、Ta、TaN、TiAlN、TiSiN、TaAlN、TaSiN或其组合。一个或多个金属层可以提供在每个下电极中。在示例实施方式中，下电极71可以包括Ru层、RuO层或其组合。
第一和第二支撑物51和61的厚度可以小于下电极71的垂直高度。第一和第二支撑物51和61可以邻近于下电极71的上端。第一和第二支撑物51和61可以有助于防止下电极71倒塌。第一和第二支撑物51和61可以接触下电极71。例如，每个支撑物可以包括相反的第一端和第二端。第一端可以接触第一下电极，第二端可以接触第二下电极。第一支撑物51可以接触第二支撑物61的底部。第二支撑物61可以包括与第一支撑物51相比具有优良的绝缘性质的材料。第一支撑物51可以包括与第二支撑物61相比具有对下电极71的更好的附着性的材料。
电容器介电层81可以覆盖下电极71的表面以及第一和第二支撑物51和61的表面。层81可以均匀地覆盖这些表面。电容器介电层81可以包括一个或多个层。每个层可以包括TaO、TaAlO、TaON、AlO、HfO、ZrO、ZrSiO、TiO、TiAlO、（Ba,Sr）TiO（BST）、SrTiO（STO）、BaTiO（BTO）、Pb（Zr,Ti）O（PZT）、（Pb,La）（Zr,Ti）O、Ba（Zr,Ti）O、Sr（Zr,Ti）O或其组合。上电极83可以覆盖下电极71，并完全地填充下电极71之间的区域。上电极83可以包括一个或多个金属层，每个层包括Ru、RuO、Pt、PtO、Ir、IrO、SrRuO（SRO）、（Ba,Sr）RuO（BSRO）、CaRuO（CRO）、BaRuO、La（Sr,Co）O、Ti、TiN、W、WN、Ta、TaN、TiAlN、TiSiN、TaAlN、TaSiN或其组合。上绝缘层85可以包括硅氧化物、硅氮化物、硅氮氧化物或其组合。上插塞87和上互连89可以包括导电层，诸如金属、金属硅化物、导电碳族或其组合。
参照图2A，第二支撑物61可以包括具有优良的绝缘性质的材料层，可以有助于减小或防止下电极71之间的泄漏电流。例如，第二支撑物61可以包括硅氮化物。第一支撑物51可以包括第一元素、第二元素和氧（O）。与第二支撑物61相比，第一元素和第一元素的氧化物可以具有对下电极71的更好附着性。包括第一元素和第一元素的氧化物的第一支撑物51可以在帮助防止下电极71倒塌上是有效的。第二元素的氧化物可以具有比第一元素的氧化物高的带隙能量。包括在第一支撑物中的第二元素的氧化物可以有助于减小第一支撑物51的泄漏电流。
第一元素、第二元素和氧（O）可以按一定比例混合在第一支撑物51中。例如，下电极71可以包括Ru层、RuO层或其组合，第一元素可以是Ta，第二元素可以是Si、Al或其组合。第一支撑物51可以包括TaSiO、TaAlO或其组合。第一支撑物51可以利用例如原子层沉积（ALD）法或化学气相沉积（CVD）法形成。在一些实施方式中，第一支撑物51可以包括从约10at%至90at%的量的第二元素。
在某些示例实施方式中，第一支撑物51可以是第一元素的氧化物和第二元素的氧化物的层，或是包括第一元素的氧化物和第二元素的氧化物的层。例如，第一支撑物可以具有包括第一元素的氧化物和第二元素的氧化物的混合物的均匀组成。在实施方式中，TaO和SiO可以被混合在第一支撑物51中（例如，第一支撑物51可以包括TaSiO）。在其他的实施方式中，TaO和AlO可以被混合在第一支撑物51中（例如，第一支撑物51可以包括TaAlO）。
在某些示例实施方式中，某些氧化物可以在非晶态具有比在结晶态低的泄漏电流。因此，第一元素的氧化物可以在非晶态具有比在结晶态相对低的泄漏电流。第一元素的氧化物可以形成为处于非晶态（例如，在形成时）。在某些示例中，处于非晶态的第一元素的氧化物可以是非晶金属氧化物。第二元素和/或第二元素的氧化物可以有助于防止处于非晶态的第一元素的氧化物结晶。例如，即使当第一支撑物51在半导体制造工艺期间暴露到高温时，第一元素的氧化物也可以保持在非晶态。在某些示例实施方式中，当第一元素的氧化物保持在非晶态时，第一支撑物51的泄漏电流可以被显著地减小。
参照图2B，第一支撑物51可以具有这样的构造，其中分别包括处于非晶态的第一元素的氧化物和第二元素的氧化物的层交替地且重复地堆叠。例如，第一支撑物51可以包括第一至第七层51A、51B、51C、51D、51E、51F和51G。第一层51A、第三层51C、第五层51E和第七层51G可以包括处于非晶态的第一元素的氧化物。例如，第一层51A、第三层51C、第五层51E和第七层51G可以包括非晶态的TaO。处于非晶态的第一元素的氧化物可以是非晶金属氧化物。第一层51A、第三层51C、第五层51E和第七层51G的每个可以具有0.1nm至5nm的垂直厚度。
第二层51B、第四层51D和第六层51F可以包括第二元素的氧化物。例如，第二层51B、第四层51D和第六层51F可以包括SiO或AlO。在其他实施方式中，第二层51B、第四层51D和第六层51F中的至少一个可以包括SiO，其他层（例如，第二层51B、第四层51D和第六层51F中的其它层）可以包括AlO。
在某些情况下，第二层51B、第四层51D和第六层51F可以有助于减少或防止第一层51A、第三层51C、第五层51E和第七层51G的结晶。即使当第一支撑物51在半导体制造工艺期间暴露到高温时，第一层51A、第三层51C、第五层51E和第七层51G也可以保持在非晶态。在某些示例实施方式中，第一元素的氧化物可以保持在非晶态，第一支撑物51（例如，分别包括第一、第三、第五和第七层51A、51C、51E和51G）的泄漏电流可以被显著地减小。
图3示出相关图，示出与示例实施方式相关的材料的带隙能量和介电常数。图3包括某些化合物的介电常数和以电子伏特（eV）为单位的带隙能量。图3的水平轴表示介电常数。图3的垂直轴表示带隙能量，刻度单位是电子伏特（eV）。
参照图3，第二支撑物61可以包括硅氮化物。硅氮化物可以具有优良的绝缘性质，并可以有利地减小或抑制下电极71之间的泄漏电流。
关于第一支撑物51，第一元素和/或第一元素的氧化物可以具有与第二支撑物61相比对下电极71的更好的附着性。第一元素可以是Ta或Ti。例如，处于非晶态的第一元素的氧化物可以是非晶的TaO或非晶的TiO。
仍参照图3，第一支撑物51中的第二元素的氧化物可以具有比第一元素的氧化物更高的带隙能量。例如，第二元素的氧化物可以是具有5.0eV或更大的带隙能量的材料。因此，在某些示例实施方式中，图3所示的具有5eV或更大的带隙能量的任何氧化物可以是用于第二元素的氧化物的合适材料。在示范性实施方式中，第二元素可以是Si、Al、Mg、Be或其组合。在示范性实施方式中，第二元素的氧化物可以包括SiO、AlO、MgO、BeO或其组合。第二元素的氧化物可以有助于减少第一支撑物51中的泄漏电流。
图4和图5是示出根据某些示例实施方式的半导体器件的泄漏电流特性的曲线图。水平轴表示电压，刻度单位是V。垂直轴表示泄漏电流，刻度单位是A/cm2。如图3所示，硅氧化物和铝氧化物具有相对高的带隙。Al和Si分别被选为第二元素用于图4和图5所示的示例泄漏电流分析。
参照图4，曲线4L1表示仅包括第一元素的氧化物的示例第一支撑物的泄漏电流特性，用于比较。第一元素的氧化物可以是TaO。曲线4L2表示包括20at%的第二元素的另一示例第一支撑物的泄漏电流特性。第二元素可以是Al。因此，由曲线4L2表示的示例第一支撑物可以包括TaAlO。曲线4L3表示包括40at%的第二元素的另一示例第一支撑物的泄漏电流特性。第二元素可以是Al。因此，由曲线4L3表示的示例第一支撑物可以包括TaAlO。曲线4L4表示包括100at%的第二元素的第一支撑物的另一示例实施例的泄漏电流特性。换句话说，由曲线4L4表示的示例第一支撑物仅包括第二元素的氧化物。第二元素可以是Al。因此，由曲线4L4表示的示例第一支撑物可以包括AlO。由曲线4L1至4L4表示的所有第一支撑物的示例在快速热退火（RTA）工艺中在800℃被热处理。这里的第二元素的百分比是相对于（或基于）第一元素和第二元素的量的总和。
仍参照图4，曲线4L1可以示出在约2V处的大于1E-7的泄漏电流，曲线4L2至4L4可以示出在约2V处的小于1E-7的泄漏电流。从图4可以看出，在某些示例实施方式中，在第一支撑物中包含第二元素的氧化物可以减小第一支撑物的泄漏电流。具体地，在某些示例实施方式中，在包括Ta和/或TaO的支撑物中包含Al和/或AlO可以有利地减小支撑物的泄漏电流。
参照图5，曲线5L1表示仅包括第一元素的氧化物（例如，包括0at%的第二元素）的示例第一支撑物的泄漏电流特性。由曲线5L1表示的示例第一支撑物仅包括第一元素的氧化物（例如，其不包括第二元素或第二元素的氧化物）。第一元素的氧化物可以是TaO。曲线5L2表示包括7at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。由曲线5L2表示的示例第一支撑物可以包括TaSiO。曲线5L3表示包括10at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。曲线5L4表示包括11.6at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。曲线5L5表示包括13.1at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。曲线5L6表示包括13.7at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。曲线5L7表示包括17.5at%的第二元素的示例第一支撑物的泄漏电流特性。第二元素可以是Si。在曲线5L1至5L7中，所有的示例第一支撑物在RTA（例如，快速热退火）工艺中在800℃被热处理。这里的第二元素的百分比是相对于（或基于）第一元素和第二元素的量的总和。
曲线5L1和5L2示出在约2V处的相对高的泄漏电流，曲线5L3至5L7可以示出在约2V处的相对低的泄漏电流。曲线5L1-5L7示出第二元素的氧化物可以减小第一支撑物51的泄漏电流。例如，图5示出当第一支撑物包括从约10at%至20at%的量的第二元素和/或第二元素的氧化物时可以获得优良的电学特性。第一支撑物可以包括从约10at%至90at%的第一元素和/或第一元素的氧化物的量。具体地，在某些示例实施方式中，在包括Ta和/或TaO的支撑物中包含Si和/或SiO可以有利地减小支撑物的泄露电流。以上元素或元素的氧化物的百分比是相对于（或基于）第一元素和第二元素的量的总和或第一元素的氧化物和第二元素的氧化物的量的总和。
图4和图5示出，在某些示例实施方式中，在支撑物中包含第二元素和/或第二元素的氧化物可以有利地减小支撑物的泄露电流。图4示出，当支撑物包括至少约20at%的Al和/或AlO时，泄露电流可以被减小。图5示出，当支撑物包括从约10at%至20at%的量的Si和/或SiO时，泄露电流可以被减小。
图6A至图6I和图7A至7G是根据某些示例实施方式的包括支撑物的半导体器件的截面图。
参照图6A，第一支撑物51可以设置在电容器介电层81的一部分和上电极83的一部分两者上，在下电极71之间。第二支撑物61可以设置在第一支撑物51上。第一和第二支撑物51和61可以布置为使得支撑物的第一端接触下电极71，支撑物的第二相对端接触另一下电极71。第一支撑物51的上表面可以接触第二支撑物61的下表面。第一支撑物51可以具有比第二支撑物61小的垂直厚度。第一支撑物51可以接触下电极71。第二支撑物61可以接触下电极71。第一支撑物51的下表面和第二支撑物61的上表面可以接触电容器介电层81。
参照图6B，在一实施方式中，第三支撑物52可以形成在第二支撑物61上。在图6B所示的实施方式中可以不包括第一支撑物51。第三支撑物52可以包括这里关于第一支撑物51论述的相同的材料。在图6B的实施方式中，第二支撑物61可以设置在电容器介电层81的一部分和上电极83的一部分两者上，在下电极71之间。第三支撑物52可以设置在第二支撑物61上。第二支撑物61的上表面可以接触第三支撑物52的下表面。第三支撑物52和第二支撑物61可以接触下电极71。例如，第三支撑物52和第二支撑物61可以布置为使得支撑物的第一端接触下电极71，支撑物的第二相对端接触另一下电极71。第三支撑物52可以具有比第二支撑物61小的厚度（例如，垂直厚度）。第二支撑物61的下表面和第三支撑物52的上表面可以接触电容器介电层81。
参照图6C的实施方式，第二支撑物61可以插设在第一支撑物51与第三支撑物52之间。例如，第一支撑物可以设置在电容器介电层81的一部分和上电极83的一部分两者上，在下电极71之间。第二支撑物61可以设置在第一支撑物51上使得第一支撑物的上表面和第二支撑物的下表面接触。第三支撑物52可以设置在第二支撑物61上使得第二支撑物61的上表面和第三支撑物52的下表面接触。第一支撑物51、第二支撑物61和第三支撑物52可以接触下电极71。例如，第一、第二和第三支撑物51、61和52可以布置为使得支撑物的第一端接触下电极71，支撑物的第二相对端接触另一下电极71。第一支撑物51的下表面和第三支撑物52的上表面可以接触电容器介电层81。
参照图6D，在另一实施方式中，第一至第五支撑物51、61、52、53和62可以形成在下电极71之间。第一至第五支撑物51、61、52、53和62的每个可以接触下电极71。例如，支撑物可以布置为使得支撑物的第一端接触下电极71，支撑物的第二相对端接触另一下电极71。第一支撑物51可以设置在电容器介电层81的一部分和上电极83的一部分两者上，在下电极71之间。第二支撑物61可以形成在第一支撑物51上，第四支撑物53可以形成在第二支撑物61上，第五支撑物62可以形成在第四支撑物53上，第三支撑物52可以形成在第五支撑物62上。第一支撑物51的下表面和第三支撑物52的上表面可以接触电容器介电层81。
仍参照图6D的实施方式，第二支撑物61和第五支撑物62可以包括相同的材料。例如，第二支撑物61和第五支撑物62可以均包括硅氮化物。在一些实施方式中，第二支撑物61和第五支撑物62可以包括硅氧化物或硅氮氧化物。在一些实施方式中，第二和第五支撑物可以每个包括硅氮化物、硅氧化物或硅氮氧化物中的一个或多个。
第一支撑物51、第三支撑物52和第四支撑物53可以包括相同的材料。第一支撑物51、第三支撑物52和第四支撑物53的每个可以包括第一元素、第二元素和氧（O）。在其他实施方式中，第一支撑物51、第三支撑物52和第四支撑物53的每个可以包括第一元素的氧化物。第二支撑物61和第五支撑物62可以包括第二元素的氧化物。
参照图6E，第六支撑物63和第七支撑物55可以形成在下电极71之间。第七支撑物55可以形成在下电极71与第六支撑物63之间。可以提供两个第七支撑物55，每个第七支撑物55可以邻近于相应的下电极71的相对表面提供。在某些示例中，第七支撑物55可以具有比水平宽度大的高度（例如，垂直厚度）。第七支撑物55可以接触下电极71和第六支撑物63的横向表面（例如，侧表面）。第六支撑物63的上表面和下表面以及第七支撑物55的上表面和下表面的每个可以接触电容器介电层81。在某些示例实施方式中，第六支撑物63可以不接触下电极71。
第六支撑物63可以包括关于第二支撑物61描述的相同的材料。例如，第六支撑物63可以包括硅氮化物。第七支撑物55可以包括关于第一支撑物51描述的相同的材料。第七支撑物55可以包括第一元素、第二元素和氧（O）。在另一实施方式中，第七支撑物55可以包括第一元素的氧化物，第六支撑物63可以包括第二元素的氧化物。
参照图6F，在一实施方式中，第一支撑物51、第三支撑物52、第六支撑物63和第七支撑物55可以形成在下电极71之间。第六支撑物63和第七支撑物55可以如图6E所描述地提供。然而，在此实施方式中，第一支撑物51可以设置在上电极83的一部分和电容器介电层81的一部分上，第三支撑物52可以设置在第六支撑物63上。第一支撑物51、第六支撑物63和第三支撑物52可以设置在第七支撑物55之间。
仍参照图6F的实施方式，在某些情况中，第一支撑物51、第三支撑物52和第七支撑物55可以包括关于第一支撑物51描述的任何相同的材料。第一、第三和第七支撑物51、52和55可以包括彼此相同的材料，或者这些支撑物中的至少一个可以包括与另一个不同的材料。第六支撑物63可以包括关于第二支撑物61描述的相同的材料。在另一实施方式中，第一、第三和第七支撑物51、52和55可以包括第一元素的氧化物，第六支撑物63可以包括第二元素的氧化物。
参照图6G，第八支撑物56可以形成在下电极71之间。第八支撑物56可以接触下电极71。第八支撑物56的上表面和下表面可以接触电容器介电层81。第八支撑物56可以包括第一元素、第二元素和氧（O）。第八支撑物56可以包括这里关于第一支撑物51描述的相同的材料。在示范性实施方式中，第八支撑物56可以具有与图2A中的第一支撑物51或者图2B中的第一支撑物51相似或者相同的组分。
参照图6H、第一支撑物51、第二支撑物61和第三支撑物52可以形成在下电极71之间。第一支撑物51可以设置在电容器介电层81的一部分上，第二支撑物61可以形成在第一支撑物51上，第三支撑物52可以形成在第二支撑物61上。在此实施方式中，第二支撑物61可以具有比第一支撑物51和第三支撑物52小的水平宽度。下电极71可以包括突起71P2。下电极71的突起71P2可以延伸（例如，突出）在第一支撑物51和第三支撑物52之间。下电极71的突起71P2可以接触第二支撑物61的相反两端（例如，横向表面或者侧表面）。部分的第一和第三支撑物51和52可以接触突起71P2的上边缘或下边缘和/或接触下电极71的表面。
参照图6I，第一支撑物51可以形成在电容器介电层81的一部分上，在下电极71之间。第一支撑物51可以接触下电极71。具有比第一支撑物51小的水平宽度的第二支撑物61A可以形成在第一支撑物51上。第二支撑物61A可以与下电极71间隔开。第二支撑物61A的上表面可以接触电容器介电层81，第二支撑物61A的下表面可以接触第一支撑物51。第二支撑物61A可以包括关于第二支撑物61描述的相同的材料。第二支撑物61A可以具有半圆形形状，但是根据不同的实施方式可以形成为其他形状。
参照图7A，下电极71可以接触蚀刻停止层41、第一支撑物51和第二支撑物61。下电极也可以接触层81。蚀刻停止层41可以形成在下电极71的下端附近，第一支撑物51和第二支撑物61可以靠近下电极71的上端形成在下电极71之间。第二支撑物61可以设置在第一支撑物51的上表面上。
参照图7B，根据实施方式的半导体器件可以包括蚀刻停止层41A和41B。蚀刻停止层41A可以形成在层间绝缘层33和掩埋接触插塞37上。蚀刻停止层41B可以形成在层41A上。下电极71可以穿过蚀刻停止层41A和41B并接触或者连接到掩埋接触插塞37。第一和第二支撑物51和61可以靠近下电极71的上端形成在下电极71之间。
蚀刻停止层41A和41B可以具有与第一和第二支撑物51和61类似的构造，其中蚀刻停止层41A和41B可以包括顺序地堆叠的第一蚀刻停止层41A和第二蚀刻停止层41B。第一蚀刻停止层41A可以包括与这里关于第一支撑物51所论述的相同的材料和/或组成。第二蚀刻停止层41B可以包括与这里关于第二支撑物61所论述的相同的材料和/或组成。
参照图7C，每个下电极可以包括第一下电极71A、第二下电极71B和第三下电极71C。第二下电极71B可以形成在相应的第一下电极71A上，第三下电极71C可以形成在相应的第二下电极71B上。第一下电极71A、第二下电极71B和第三下电极71C可以具有彼此不同的水平宽度和垂直高度。例如，第一下电极71A可以具有比第二下电极71B大的水平宽度和垂直高度，第二下电极71B可以具有比第三下电极71C大的水平宽度和垂直高度。
仍参照图7C的实施方式，第一支撑物51、第二支撑物61、第九支撑物151、第十支撑物161、第十一支撑物251和第十二支撑物261可以分别形成在下电极71A、71B和71C之间。第二支撑物61可以设置在第一支撑物51上。第一支撑物51和第二支撑物61可以接触相应的第一下电极71A的相对两侧。第十支撑物161可以设置在第九支撑物151上。第九支撑物151和第十支撑物161可以接触相应的第二下电极71B的相对两侧。第十二支撑物261可以设置在第十一支撑物251上。第十一支撑物251和第十二支撑物261可以接触第三下电极71C的相对两侧。
第一支撑物51、第九支撑物151和第十一支撑物251可以包括第一元素、第二元素和氧（O），如关于第一支撑物51所论述的。第二支撑物61、第十支撑物161和第十二支撑物261可以包括硅氮化物，或者可以包括关于第二支撑物61所论述的其他材料。支撑物61、161和261的每个可以包括相同的材料或者不同的材料。在另一实施方式中，第一支撑物51、第九支撑物151和第十一支撑物251可以包括第一元素的氧化物，第二支撑物61、第十支撑物161和第十二支撑物261可以包括第二元素的氧化物。第一支撑物51、第九支撑物151和第十一支撑物251的每个可以包括相同的材料或者不同的材料，以相同的量或者各自不同的量存在。第二支撑物61、第十支撑物161和第十二支撑物261的每个可以包括相同的材料或者不同的材料，以相同的量或者各自不同的量存在。
参照图7D，下电极71可以形成为大致U形的形式，和/或可以具有圆筒形形状或者杯形。每个下电极可以具有通过下水平部分连接的两个基本上平行的垂直柱形部分（例如，内垂直部分和外垂直部分）。下水平部分可以提供在层33和/或接触插塞37上。下电极71的下水平部分可以穿过和/或接触蚀刻停止层41。部分上电极83可以设置在每个下电极71的垂直部分之间。第一支撑物51和第二支撑物61可以靠近下电极71的上端设置，在相对的内垂直部分之间。
参照图7E，可以提供第一下电极71A和第二下电极71B。第一下电极71A可以具有柱形，第二下电极71B可以形成为大致U形的形式和/或可以具有圆筒形形状或者杯形。例如，每个第二下电极71B可以具有通过下水平部分连接的两个基本上平行的垂直柱形部分（例如，内垂直部分和外垂直部分）。第二下电极71B可以提供在第一下电极71A的顶表面上。例如，下电极71B的下水平部分的下表面可以设置在下电极71A的上表面上和/或接触下电极71A的上表面。第一支撑物51和第二支撑物61可以形成为靠近第一下电极71A的上部。第一和第二支撑物51和61可以接触第一下电极71A。第九支撑物151和第十支撑物161可以形成为靠近第二下电极71B的上部。第九支撑物151和第十支撑物161可以接触第二下电极71B的一部分。
仍参照图7E，第一支撑物51和第九支撑物151可以包括第一元素、第二元素和氧（O），如关于第一支撑物51所论述的。第二支撑物61和第十支撑物161可以包括硅氮化物，或者可以包括关于第二支撑物61所论述的其他材料。支撑物61和161可以包括相同的材料或者不同的材料。在另一实施方式中，第一支撑物51和第九支撑物151可以包括第一元素的氧化物，第二支撑物61和第十支撑物161可以包括第二元素的氧化物。第一支撑物51和第九支撑物151可以包括相同的材料或者不同的材料，以相同的量或者各自不同的量存在。第二支撑物61和第十支撑物161可以包括相同的材料或者不同的材料，以相同的量或者各自不同的量存在。
参照图7F，每个下电极71可以包括第一突起71P1和第二突起71P2。第一突起71P1可以设置在蚀刻停止层41内和/或接触蚀刻停止层41。第一突起71P1可以延伸超过每个下电极71的第一和第二横向侧表面（例如，从每个下电极71的第一和第二横向侧表面突出），然而在其他示例实施方式中第一突起71P1可以仅从每个下电极71的一个横向侧表面突出。下电极71可以设置在层间绝缘层33和掩埋接触插塞37中的一个或多个上和/或接触层间绝缘层33和掩埋接触插塞37中的一个或多个。第二突起71P2可以延伸超过每个下电极71的第一和第二横向侧表面（例如，从每个下电极71的第一和第二横向侧表面突出），然而在其他示例实施方式中第二突起71P2可以仅从每个下电极71的一个横向侧表面突出。第二突起71P2可以在第一支撑物51和第三支撑物52之间延伸。第二突起71P2可以接触第一支撑物51、第二支撑物61和第三支撑物52。例如，第二突起71P2可以突出使得每个第二突起71P2的横向表面接触第二支撑物61的横向表面。在某些示例中，第三支撑物52的下表面的一部分和第一支撑物51的上表面的一部分可以分别接触第二突起71P2的上表面和下表面。
参照图7G，下电极71可以具有如这里所述的柱形。第一支撑物51、第九支撑物151和第十支撑物161可以形成在下电极71之间。第一支撑物51和第九支撑物151可以包括第一元素、第二元素和氧（O），如这里描述的。第十支撑物161可以是硅氮化物。在其他示例实施方式中，第一支撑物51和第九支撑物151可以包括第一元素的氧化物，第十支撑物161可以包括第二元素的氧化物。
第一支撑物51可以形成在下电极71的上端和下端之间的中间水平处。第一支撑物51可以被称为中间支撑物。第一支撑物51可以接触下电极71。第一支撑物51的上表面和下表面可以接触电容器介电层81。
第十支撑物161可以形成在第九支撑物151上。第十支撑物161可以接触第九支撑物151。第九支撑物151可以被称为第一上支撑物，第十支撑物161可以被称为第二上支撑物。第九支撑物151和第十支撑物161可以接触下电极71。第九支撑物151和第十支撑物161可以靠近下电极71的上端形成。第九支撑物151和第十支撑物161可以形成为与第一支撑物51间隔开。
图8示出根据示例实施方式的半导体器件的截面图。
参照图8，第一支撑物51T、第二支撑物61和第三支撑物52T可以形成在下电极71之间。第二支撑物61可以包括与第一支撑物51T和第三支撑物52T相比具有更好的绝缘性质的材料。例如，第二支撑物61可以包括硅氮化物。第一支撑物51T和第三支撑物52T可以包括与第二支撑物61相比具有对下电极71更好的附着性的材料。第一支撑物51T和第三支撑物52T可以包括处于非晶态的第一元素的氧化物。处于非晶态的第一元素的氧化物可以利用ALD工艺、CVD工艺等形成。与第二支撑物61相比，处于非晶态的第一元素的氧化物可以具有对下电极71的更好的附着性。第一元素可以是Ta或Ti。例如，处于非晶态的第一元素的氧化物可以是非晶的TaO。然而，第一元素可以是关于第一支撑物51描述的任何元素。
第一支撑物51T可以具有第一垂直厚度T1，第三支撑物52T可以具有第二垂直厚度T2。第一垂直厚度T1和第二垂直厚度T2的每个可以为从约0.1nm至5nm。已经发现，在某些示例实施方式中，具有第一垂直厚度T1的第一支撑物51T和具有第二垂直厚度T2的第三支撑物52T即使在暴露于诸如用于半导体制造工艺的高温时也可以保持在非晶态。第一元素的氧化物可以在非晶态具有比在结晶态相对低的泄露电流。具有第一垂直厚度T1的第一支撑物51T和具有第二垂直厚度T2的第三支撑物52T可以有助于减小或最小化泄露电流并可以有助于防止下电极71倒塌。
图9和图10示出曲线图，示出根据某些示例实施方式的半导体器件的X射线衍射（XRD）分析（例如，用衍射仪进行）。图9和图10中的水平轴表示2θ刻度，刻度的单位是度（deg.）。2θ刻度可以解释为衍射角。图9和图10中的垂直轴表示相对强度，刻度的单位是每秒的计数（cps）。相对强度可以解释为衍射强度。在图9和图10中，相对强度的峰表示结晶。
参照图9，经受XRD分析的支撑物包括TaO。所有第一支撑物51T在尖峰RTA（Spike–RTA）工艺中在950℃被热处理。在图9中计算的第一支撑物51T的垂直厚度如下：在曲线9L1中为22nm，在曲线9L2中为15nm，在曲线9L3中为10nm，在曲线9L4中为5nm。在曲线9L1、9L2和9L3中，在对第一支撑物51T的XRD分析中观察到结晶的TaO的峰。在曲线9L4中，在对第一支撑物51T的XRD分析中没有观察到结晶的TaO的峰。
参照图10，经受XRD分析的支撑物包括TaO。所有第一支撑物51T在快闪RTA（Flash-RTA）工艺中在1200℃被热处理。在图10中计算的第一支撑物51T的垂直厚度如下：在曲线10L1中为22nm，在曲线10L2中为15nm，在曲线10L3中为10nm，在曲线10L4中为5nm。在曲线10L1、10L2和10L3中，在对第一支撑物51T的XRD分析中观察到结晶的TaO的峰。在曲线10L4中，在对第一支撑物51T的XRD分析中没有观察到结晶的TaO的峰。
如图9和图10的实验的实施方式所示，当第一支撑物51T形成为具有5nm或更小的厚度时，第一支撑物51T即使在暴露于高温时也可以保持在非晶态。
在某些示例实施方式中，TaO可以在非晶态具有比在结晶态相对低的泄露电流。例如，当第一支撑物51T形成为薄的并具有从约0.1nm至5nm的厚度时，第一支撑物51T即使在暴露于高温时也可以有利地保持非晶态。
图11A至图11G示出用于描述根据某些示例实施方式的半导体器件的截面图。
参照图11A，第一支撑物51T可以接触第二支撑物61的下表面。第一支撑物51T可以具有第一垂直厚度T1。第一垂直厚度T1可以为从约0.1nm至5nm。参照图11B，第三支撑物52T可以形成在第二支撑物61上。第三支撑物52T可以具有第二垂直厚度T2。第二垂直厚度T2可以为从约0.1nm至5nm。参照图11C，第一至第五支撑物51T、61、52T、53T和62可以形成在下电极71之间。第一支撑物51T可以具有第一垂直厚度T1，第三支撑物52T可以具有第二垂直厚度T2，第四支撑物53T可以具有第三垂直厚度T3。第一垂直厚度T1、第二垂直厚度T2和第三垂直厚度T3的每个可以为从约0.1nm至5nm。第二支撑物61和第五支撑物62的每个可以比第一支撑物51T、第三支撑物52T和第四支撑物53T厚。第二支撑物61和第五支撑物62可以包括硅氮化物。在其他实施方式中，第二支撑物61和第五支撑物62可以包括第二元素的氧化物。
在其他的实施方式中，第一支撑物51T、第三支撑物52T和第四支撑物53T的每个可以包括非晶金属氧化物。例如，在示范性实施方式中，第一支撑物51T、第三支撑物52T和第四支撑物53T的每个可以包括非晶的TaO。第二支撑物61和第五支撑物62可以包括硅氮化物、硅氮氧化物、硅氧化物、铝氧化物或其组合。
参照图11D，第二支撑物61和第五支撑物62的每个可以比第一支撑物51T、第三支撑物52T和第四支撑物53T的每个薄。第二支撑物61和第五支撑物62可以包括第二元素的氧化物。图11D示出的支撑物可以包括关于图11C的实施方式论述的相同的材料。
参照图11E，第六支撑物63和第七支撑物55T可以形成在下电极71之间。每个第七支撑物55T可以具有第一水平宽度W1。第一水平宽度W1可以为从约0.1nm至5nm。第七支撑物55T可以包括与这里关于第七支撑物55和/或第一支撑物51或51T论述的材料相同的材料。第六支撑物63可以包括与这里关于第二支撑物62论述的材料相同的材料。
参照图11F，第一支撑物51T、第三支撑物52T、第六支撑物63和第七支撑物55T可以形成在下电极71之间。
参照图11G，第一支撑物51T、第二支撑物61和第三支撑物52T可以形成在下电极71之间。下电极71的突起71P2可以在第一支撑物51T和第三支撑物52T之间延伸以接触第二支撑物61的横向侧表面。
图12至图19示出关于根据某些示例实施方式的半导体器件的形成方法的截面图。
参照图12，蚀刻停止层41可以形成在掩埋接触插塞37和层间绝缘层33上。第一模制层43、第二模制层44、第一支撑物51、第二支撑物61和第三模制层45可以顺序地形成在蚀刻停止层41上。
掩埋接触插塞37和层间绝缘层33可以提供在基板（图1中的附图标记21）上。如参照图1所述的开关器件可以形成在基板（图1中的附图标记21）上。掩埋接触插塞37可以电连接到开关器件。掩埋接触插塞37和层间绝缘层33可以利用平坦化工艺形成为具有平坦的或基本上平坦的表面。
蚀刻停止层41可以覆盖整个基板（图1中的附图标记21）。顺序地堆叠的第一模制层43和第二模制层44可以覆盖整个蚀刻停止层41。顺序地堆叠的第一支撑物51和第二支撑物61可以覆盖整个第二模制层44。第三模制层45可以覆盖整个第二支撑物61。蚀刻停止层41可以由相对于第一模制层43、第二模制层44和第三模制层45具有蚀刻选择性的绝缘层形成。例如，蚀刻停止层41可以利用氮化物形成。蚀刻停止层41可以是氮化物层，诸如包括SiN的层。第一模制层43、第二模制层44和第三模制层45可以包括硅氧化物、硅氮氧化物或多晶硅。例如，第一模制层43可以包括硼磷硅玻璃（BPSG），第二模制层44可以包括正硅酸乙酯（TEOS），第三模制层45可以包括多晶硅。然而，根据其他示例实施方式，其他合适的材料可以用于模制层43、44和45。
第一支撑物51和第二支撑物61可以由相对于第一模制层43、第二模制层44和第三模制层45具有蚀刻选择性的材料层形成。第一支撑物51和第二支撑物61可以由参照图1、图2A和图2B所述的材料形成。例如，第一支撑物51可以包括第一元素、第二元素和氧（O）。第二支撑物61可以包括硅氮化物。
在其他实施方式中，第一支撑物51和第二支撑物61可以改变为具有如参照图6A到图11G所述的构造。
在某些实施方式中，在形成第一支撑物51和第二支撑物61之后可以进行热处理工艺，诸如在950℃的尖峰RTA工艺或在1200℃的快闪RTA工艺。开关器件的性质可以被改善。
参照图13，可以形成电极孔71H，电极孔71H穿过第三模制层45、第二支撑物61、第一支撑物51、第二模制层44、第一模制层43和蚀刻停止层41并暴露掩埋接触插塞37。电极孔71H的形成可以包括图案化工艺。第一支撑物51和第二支撑物61可以暴露在电极孔71H的侧壁上。
参照图14，可以形成填充电极孔71H的下电极71。下电极71可以利用薄膜形成工艺和平坦化工艺形成。下电极71和第三模制层45的上表面可以基本上在相同的平面上暴露。下电极71可以接触掩埋接触插塞37。下电极71可以接触蚀刻停止层41。下电极71可以接触第一支撑物51和第二支撑物61。
下电极71可以包括金属层。金属层可以包括Ru、RuO、Pt、PtO、Ir、IrO、SrRuO（SRO）、（Ba,Sr）RuO（BSRO）、CaRuO（CRO）、BaRuO、La（Sr,Co）O、Ti、TiN、W、WN、Ta、TaN、TiAlN、TiSiN、TaAlN、TaSiN或其组合。一个或多个金属层可以提供在每个下电极中。在示例实施方式中，下电极71可以包括Ru层、RuO层或其组合。第一支撑物51可以具有对下电极71的优良的粘附性。
参照图15，掩模图案73可以形成在下电极71和第三模制层45上。掩模图案73可以部分地暴露第三模制层45的上表面。
参照图16，穿过第三模制层45、第二支撑物61和第一支撑物51的第一开口75可以利用掩模图案73作为蚀刻掩模而形成。
参照图17，掩模图案73、第三模制层45、第二模制层44和第一模制层43可以被去除以暴露下电极71。空的空间77可以靠近下电极71形成。例如，空的空间77可以位于下电极71之间，在第一和第二支撑51和61之上和之下。空的空间77还可以位于下电极71的外侧，如图17所示。第二支撑物61和第一支撑物51可以保留在下电极71之间。第二支撑物和第一支撑物51可以有助于防止下电极71倒塌。
参照图18，电容器介电层81可以形成为覆盖下电极71的表面。电容器介电层81可以均匀地形成在下电极71的表面上。电容器介电层81可以覆盖第二支撑物61的上表面和第一支撑物51的下表面。上电极83可以形成在电容器介电层81上。上电极83可以完全地填充在下电极71之间。上电极83可以围绕下电极71的外部。
参照图19，上绝缘层85可以形成在上电极83上。可以形成穿过上绝缘层85并连接到上电极83的上插塞87。与上插塞87接触的上互连89可以形成在上绝缘层85上。
图20至图28示出根据某些示例实施方式的半导体器件的形成方法的截面图。
参照图20，蚀刻停止层41可以形成在掩埋接触插塞37和层间绝缘层33上。第一模制层43、第二模制层44、第六支撑物63和第三模制层45可以顺序地形成在蚀刻停止层41上。第六支撑物63可以具有如参照图6E或11E所述的构造。第六支撑物63可以包括硅氮化物或这里关于第六支撑物63和/或第二支撑物61所述的任何其他材料。
参照图21，可以形成穿过第三模制层45和第六支撑物63的上孔62H。上孔62H的形成可以包括图案化工艺。第二模制层44可以在上孔62H的底部上暴露，第六支撑物63可以在上孔62H的侧壁上暴露。
参照图22，第七支撑物55可以形成在上孔62H的侧壁上。第七支撑物55可以利用薄膜形成工艺和各向异性刻蚀工艺形成。第七支撑物55可以接触第六支撑物63。
参照图23，可以利用第三模制层45和第七支撑物55作为蚀刻掩模来形成电极孔72H，电极孔72H穿过第二模制层44、第一模制层43和蚀刻停止层41并暴露掩埋接触插塞37。
参照图24，可以形成填充电极孔72H的下电极71。下电极71可以接触第七支撑物55。下电极71可以接触掩埋接触插塞37和层间绝缘层33和/或连接到掩埋接触插塞37和层间绝缘层33。下电极71可以接触蚀刻停止层41。
参照图25，掩模图案73可以形成在下电极71和第三模制层45上。掩模图案73可以部分地暴露第三模制层45的上表面。
参照图26，可以利用掩模图案73作为蚀刻掩模来形成穿过第三模制层45和第六支撑物61的第一开口75。
参照图27，掩模图案73、第三模制层45、第二模制层44和第一模制层43可以被去除以暴露下电极71。空的空间77可以靠近下电极71形成。例如，空的空间77可以位于下电极71之间，在第六支撑物63之上和之下。空的空间77还可以位于下电极71的外侧，如图27所示。第六支撑物63和第七支撑物55可以保留在下电极71之间。第六支撑物63和第七支撑物55可以有助于防止下电极71倒塌。
参照图28，电容器介电层81可以形成为覆盖下电极71的表面。电容器介电层81可以均匀地覆盖下电极71的表面。电容器介电层81可以覆盖第六支撑物63和第七支撑物55。上电极83可以形成在电容器介电层81上。上绝缘层85可以形成在上电极83上。可以形成穿过上绝缘层85并连接到上电极83的上插塞87。与上插塞87接触的上互连89可以形成在上绝缘层85上。
图29至图32示出根据某些示例实施方式的用于形成半导体器件的方法的截面图。
参照图29，蚀刻停止层41可以形成在掩埋接触插塞37和层间绝缘层33上。第一模制层43、第二模制层44、第一支撑物51、第二支撑物61、第三支撑物52和第三模制层45可以顺序地形成在蚀刻停止层41上。可以形成电极孔71H，电极孔71H穿过第三模制层45、第三支撑物52、第二支撑物61、第一支撑物51、第二模制层44、第一模制层43和蚀刻停止层41并暴露掩埋接触插塞37。第三支撑物52、第二支撑物61、第一支撑物51和蚀刻停止层41可以在电极孔71H的侧壁上暴露。
参照图30，蚀刻停止层41和第二支撑物61可以被各向同性地蚀刻以形成第一底切区域41UC和第二底切区域61UC。第一底切区域41UC可以形成在第一模制层43与层间绝缘层33之间，第二底切区域61UC可以形成在第三支撑物52与第一支撑物51之间。
参照图31，可以形成填充电极孔71H的下电极71。下电极71可以包括第一突起71P1和第二突起71P2。第一突起71P1可以触蚀刻停止层41。第二突起71P2可以在第一支撑物51和第三支撑物52之间延伸。第二突起71P2可以接触第一支撑物51、第二支撑物61和第三支撑物52。第一和第二突起71P1和71P2的每个可以延伸超过每个下电极71的相对的横向侧表面。
参照图32，电容器介电层81可以形成在下电极71上。电容器介电层81可以覆盖第一支撑物51和第三支撑物52。上电极83可以形成在电容器介电层81上。上电极83还可以形成在下电极71之间并在下电极的外侧周围。上绝缘层85可以形成在上电极83上。可以形成穿过上绝缘层85并连接到上电极83的上插塞87。与上插塞87接触的上互连89可以形成在上绝缘层85上。
在图12-图32的实施方式中提到的元件可以包括关于图1的实施方式的第一和第二支撑物描述的材料。
图33示出根据某些示例实施方式的半导体模块的布局。
参照图33，半导体模块可以包括模块基板201、多个半导体封装207和控制芯片封装203。输入/输出端子205可以形成在模块基板201上。半导体封装207和控制芯片封装203中的至少一个可以具有如关于图1至图32的任何一个所描述的构造。例如，第一支撑物（图1中的附图标记51）和第二支撑物（图1中的附图标记61）可以形成在半导体封装207和/或控制芯片封装203中并电连接到输入/输出端子205。在某些示例实施方式中，包括第一支撑物51和第二支撑物61的半导体模块可以具有改善的电学性质。
半导体封装207和控制芯片封装203可以安装在模块基板201中。半导体封装207和控制芯片封装203可以串联/并联电连接到输入/输出端子205。
控制芯片封装203可以被省略。半导体封装207可以包括诸如动态随机存取存储器（DRAM）和静态随机存取存储器（SRAM）的易失性存储器芯片、诸如快闪存储器、相变存储器、磁随机存取存储器（MRAM）和电阻随机存取存储器（RRAM）的非易失性存储器芯片、或者其组合。根据某些示例实施方式的半导体模块可以是存储器模块。
图34示出***方框图，示出根据某些示例实施方式的电子设备。
参照图34，参照图1至图32描述的半导体器件可以应用于电子***2100。电子***2100可以包括主体2110、微处理器2120、电源2130、功能单元2140和显示器控制器2150。主体2110可以是由印刷电路板（PCB）形成的母板。微处理器2120、电源2130、功能单元2140和显示器控制器2150可以安装在主体2110上。显示器2160可以布置在主体2110内部或外部。例如，显示器2160可以布置在主体2110的表面上并显示由显示器控制器2150处理的图像。
电源2130可以从外部电池等接收恒定电压、将该电压分成各种电平、以及将那些电压提供到微处理器2120、功能单元2140和显示器控制器2150等。微处理器2120可以从电源2130接收电压以控制功能单元2140和显示器2160。功能单元2140可以执行电子***2100的各种功能。例如，当电子***2100是移动电话时，功能单元2140可以具有能够执行移动电话的功能（诸如通过拨号或与外部装置2170的通信而输出图像到显示器2160或输出声音到扬声器）的若干部件。如果安装了照相机，则功能单元2140可以用作照相机图像处理器。
在某些示例实施方式中，当电子***2100连接到存储卡等时，为了扩充容量，功能单元2140可以是存储卡控制器。功能单元2140可以通过有线或无线通信单元2180与外部装置2170交换信号。此外，当电子***2100需要通用串行总线（USB）等从而扩展功能时，功能单元2140可以用作接口控制器。此外，功能单元2140可以包括大容量存储装置。
如参照图1至图32描述的半导体器件可以应用于功能单元2140或微处理器2120。例如，功能单元2140可以包括第一支撑物（图1中的附图标记51）和第二支撑物（图1中的附图标记61）。具有这里描述的支撑物（例如，图1中的第一支撑物51、图1中的第二支撑物61等）中的至少一个的功能单元2140可以具有改善的电学特性。
通过总结和回顾，随着电极的高宽比增加，在半导体器件的制造期间电极倒塌的风险也增加。由于具有朝向制造具有高的高宽比的电极的半导体器件的增长的趋势，所以会期望防止具有高的高宽比的下电极倒塌（例如，在电容器的形成期间）的改善的方法。
根据某些示例实施方式，支撑物可以提供在下电极之间。支撑物可以包括非晶金属氧化物。支撑物即使在半导体制造工艺期间暴露于高温也可以保持在非晶态。非晶金属氧化物可以具有对下电极的优良的附着性。支撑物可以有助于减小或最小化泄露电流，并可以有助于防止下电极倒塌。包括关于某些示例实施方式描述的一个或多个支撑物的半导体器件可以具有改善的电学特性。
在半导体器件中的两个电极之间提供一个或多个支撑物（其包括非晶金属氧化物和能够有助于减小或防止该非晶金属氧化物在暴露于高温期间结晶的元素和/或该元素的氧化物），可以有利地减小电极之间的泄露电流并可以有助于防止电极倒塌。一个或多个支撑物还可以包括具有良好的绝缘性质的材料，其可以有助于进一步减小或最小化泄露电流。包括在一个或多个支撑物中的一种或多种材料可以良好地附着到电极。可以形成具有高的高宽比的电极和改善的电学性质的半导体器件。某些示例实施方式可以提供具有支撑物的半导体器件及其制造方法，该支撑物减小或者甚至抑制泄露电流并可以有助于防止下电极倒塌。
这里已经公开了示例实施方式，尽管采用了特定的术语，但它们应以一般性的和描述性的含义来使用和解释，而不是为了限制的目的。在某些情况下，对于本申请提交时本领域普通技术人员来说将是明显的，结合特定实施方式描述的特征、特性和/或元件可以单独地使用，或者与关于其他实施方式描述的特征、特性和/或元件组合使用，除非另外地明确指示。因此，本领域技术人员将理解，可以在形式和细节上进行各种改变，而不背离本发明的精神和范围，本发明的范围由权利要求书所阐述。

Claims (26)

1.一种半导体器件，包括：
多个下电极，设置在基板上；
第一支撑物和第二支撑物，设置在所述下电极之间；
上电极，设置在所述下电极上；以及
电容器介电层，设置在所述下电极与所述上电极之间，其中：
所述第一支撑物包括第一元素、第二元素和氧，
所述第一元素的氧化物具有与所述第二支撑物相比对所述下电极的更好的附着性，
所述第二元素的氧化物具有比所述第一元素的氧化物高的带隙能量，
所述电容器介电层直接接触所述下电极和所述上电极，以及
所述第一元素是Ta或Ti，所述第二元素是Si、Al、Mg、Be或其组合。
2.如权利要求1所述的半导体器件，其中所述第二支撑物包括硅氮化物。
3.如权利要求1所述的半导体器件，其中所述第一支撑物包括第一层和第二层，所述第一层包括所述第一元素的氧化物，所述第二层包括所述第二元素的氧化物，所述第一层和第二层交替地且重复地堆叠。
4.如权利要求3所述的半导体器件，其中包括所述第一元素的氧化物的第一层具有从0.1nm至5nm的厚度。
5.如权利要求1所述的半导体器件，其中所述第一支撑物是包括所述第一元素的氧化物和所述第二元素的氧化物的层。
6.如权利要求1所述的半导体器件，其中所述第一支撑物接触所述下电极以及所述第二支撑物的上表面或下表面。
7.如权利要求1所述的半导体器件，其中所述第一支撑物包括：
上支撑物，接触所述第二支撑物的上表面；以及
下支撑物，接触所述第二支撑物的下表面。
8.如权利要求7所述的半导体器件，其中所述第二支撑物具有比所述上支撑物和所述下支撑物小的水平宽度，部分的所述下电极突出在所述上支撑物与所述下支撑物之间。
9.如权利要求1所述的半导体器件，其中所述第一支撑物形成在所述下电极与所述第二支撑物之间，并接触所述下电极和所述第二支撑物。
10.如权利要求1所述的半导体器件，其中所述第二支撑物具有比所述第一支撑物小的水平宽度，
所述第一支撑物接触所述下电极，以及
所述第二支撑物接触所述第一支撑物并与所述下电极间隔开。
11.如权利要求1所述的半导体器件，其中所述电容器介电层直接接触所述第一支撑物。
12.如权利要求1所述的半导体器件，其中所述电容器介电层直接接触所述第二支撑物。
13.一种半导体器件，包括：
在基板上的多个下电极，所述下电极具有大于水平宽度的垂直长度；
支撑物，设置在所述下电极之间；
上电极，设置在所述下电极的上表面和侧表面上；以及
电容器介电层，设置在所述下电极与所述上电极之间，其中：
所述支撑物包括第一元素、第二元素和氧，
所述第二元素的氧化物具有比所述第一元素的氧化物高的带隙能量，
所述第二元素在所述支撑物中的含量为从10at％至90at％，以及
所述第一元素是Ta或Ti，所述第二元素是Si、Al、Mg、Be或其组合。
14.如权利要求13所述的半导体器件，其中所述下电极包括Ru、RuO或其组合。
15.如权利要求13所述的半导体器件，其中所述第一元素是Ta，所述第二元素是Si，所述第二元素在所述支撑物中的含量为从10at％至20at％。
16.如权利要求13所述的半导体器件，其中所述第一元素是Ta，所述第二元素是Al，所述第二元素在所述支撑物中的含量为从20at％至40at％。
17.如权利要求13所述的半导体器件，其中所述第二元素的氧化物具有至少5.0eV的带隙能量。
18.一种半导体器件，包括：
多个开关器件，设置在基板上；
层间绝缘层，设置在所述开关器件上；
导电插塞，穿过所述层间绝缘层并连接到所述开关器件；
蚀刻停止层，设置在所述层间绝缘层和所述导电插塞上；
多个下电极，穿过所述蚀刻停止层并连接到所述导电插塞，并具有大于水平宽度的垂直长度；
第一支撑物和第二支撑物，设置在所述下电极之间；
上电极，设置在所述下电极上；以及
电容器介电层，设置在所述下电极与所述上电极之间，其中：
所述第一支撑物包括第一元素、第二元素和氧，
所述第一元素的氧化物具有与所述第二支撑物相比对所述下电极的更好的附着性，
所述第二元素的氧化物具有比所述第一元素的氧化物高的带隙能量，以及
所述第一元素是Ta或Ti，所述第二元素是Si、Al、Mg、Be或其组合。
19.如权利要求18所述的半导体器件，其中所述导电插塞包括W、Ru、TiN或其组合。
20.如权利要求18所述的半导体器件，其中：
所述蚀刻停止层包括第一蚀刻停止层和第二蚀刻停止层，
所述第一蚀刻停止层包括与所述第一支撑物相同的材料层，以及
所述第二蚀刻停止层包括与所述第二支撑物相同的材料层。
21.如权利要求18所述的半导体器件，其中每个所述下电极包括：
第一下电极，具有柱形；以及
具有圆筒形形状的第二下电极，形成在所述第一下电极上。
22.一种半导体器件，包括：
在基板上的多个下电极，所述下电极具有大于水平宽度的垂直长度；
第一支撑物和第二支撑物，设置在所述下电极之间；
上电极，设置在所述下电极上；以及
电容器介电层，设置在所述下电极与所述上电极之间，
其中所述第一支撑物包括非晶态的金属氧化物，所述非晶态的金属氧化物具有与所述第二支撑物相比对所述下电极的更好的附着性，
并且其中所述电容器介电层直接接触所述下电极和所述上电极。
23.如权利要求22所述的半导体器件，其中所述垂直长度和所述水平宽度中的至少一个为从0.1nm至5nm。
24.如权利要求22所述的半导体器件，其中：
所述下电极包括Ru、RuO或其组合，
所述非晶态金属氧化物包括非晶的TaO，以及
所述第二支撑物包括硅氮化物。
25.如权利要求22所述的半导体器件，其中所述第一支撑物接触所述第二支撑物的上表面或下表面。
26.如权利要求22所述的半导体器件，还包括：
第三支撑物，设置在所述第二支撑物上，其中：
所述第二支撑物形成在所述第一支撑物与所述第三支撑物之间，并且
所述第三支撑物包括与所述第一支撑物相同的材料并具有从0.1nm至5nm的厚度。
CN201310591041.8A 2012-11-21 2013-11-21 具有支撑物的半导体器件 Active CN103840002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0132422 2012-11-21
KR1020120132422A KR101934037B1 (ko) 2012-11-21 2012-11-21 서포터를 갖는 반도체 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
CN103840002A CN103840002A (zh) 2014-06-04
CN103840002B true CN103840002B (zh) 2017-09-19

Family

ID=50727165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310591041.8A Active CN103840002B (zh) 2012-11-21 2013-11-21 具有支撑物的半导体器件

Country Status (4)

Country Link
US (2) US9142558B2 (zh)
KR (1) KR101934037B1 (zh)
CN (1) CN103840002B (zh)
TW (1) TWI596773B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934093B1 (ko) * 2012-08-29 2019-01-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI549225B (zh) * 2014-09-17 2016-09-11 華亞科技股份有限公司 記憶體結構及其製造方法
TWI649808B (zh) * 2014-12-16 2019-02-01 聯華電子股份有限公司 半導體元件及其製作方法
KR102279720B1 (ko) 2015-06-24 2021-07-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20170011218A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법, 및 상기 커패시터 구조물을 포함하는 반도체 장치
KR102519608B1 (ko) * 2016-07-12 2023-04-10 삼성전자주식회사 반도체 장치
US10903308B2 (en) * 2016-07-13 2021-01-26 Samsung Electronics Co., Ltd. Semiconductor device
KR102582423B1 (ko) * 2016-11-03 2023-09-26 삼성전자주식회사 반도체 소자
KR102675294B1 (ko) 2016-12-02 2024-06-17 삼성전자주식회사 지지 패턴을 포함하는 반도체 장치
US11195837B2 (en) 2016-12-02 2021-12-07 Samsung Electronics Co., Ltd. Semiconductor devices including support patterns
KR102406719B1 (ko) 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102617422B1 (ko) 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치
KR102656866B1 (ko) 2017-01-24 2024-04-11 삼성전자주식회사 반도체 장치
KR102372096B1 (ko) * 2017-03-17 2022-03-17 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
KR102557019B1 (ko) * 2018-07-02 2023-07-20 삼성전자주식회사 반도체 메모리 소자
KR102661837B1 (ko) 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치
US10535660B1 (en) 2018-08-30 2020-01-14 Nanya Technology Corporation Dynamic random access memory structure and method for preparing the same
KR20200050699A (ko) 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자
TWI724685B (zh) * 2019-03-01 2021-04-11 美商Ｉｐｏｗｅｒ半導體公司 遮蔽閘極溝槽式金氧半導體場效電晶體元件
KR20210027624A (ko) 2019-08-29 2021-03-11 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 소자
KR20210052094A (ko) 2019-10-31 2021-05-10 삼성전자주식회사 집적 회로 반도체 소자
KR20210063577A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11227866B2 (en) * 2020-03-18 2022-01-18 Micron Technology, Inc. Semiconductor device including capacitor and method of forming the same
US11825645B2 (en) * 2020-06-04 2023-11-21 Etron Technology, Inc. Memory cell structure
US20220093757A1 (en) * 2020-09-22 2022-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-line interconnect structure and manufacturing method
CN112331650B (zh) * 2020-11-03 2022-12-02 福建省晋华集成电路有限公司 存储器及其形成方法
CN115643753A (zh) * 2021-07-20 2023-01-24 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构和半导体存储器
KR20230164849A (ko) * 2022-05-26 2023-12-05 삼성전자주식회사 반도체 장치
US20230420488A1 (en) * 2022-06-27 2023-12-28 Nanya Technology Corporation Semiconductor device with ring-shaped electrode and method for preparing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792593A (en) * 1995-02-28 1998-08-11 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
US6590241B1 (en) * 1998-05-28 2003-07-08 Agere Systems Inc. MOS transistors with improved gate dielectrics

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667502B1 (en) 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
JP3931113B2 (ja) * 2002-06-10 2007-06-13 松下電器産業株式会社 半導体装置及びその製造方法
KR20040059783A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2005217189A (ja) * 2004-01-29 2005-08-11 Matsushita Electric Ind Co Ltd 容量素子及びその製造方法
KR20080065123A (ko) 2007-01-08 2008-07-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
KR100869342B1 (ko) 2007-03-16 2008-11-19 주식회사 하이닉스반도체 실린더형 캐패시터 및 그 제조 방법
KR100885922B1 (ko) 2007-06-13 2009-02-26 삼성전자주식회사 반도체 소자 및 그 반도체 소자 형성방법
KR101357303B1 (ko) 2007-07-10 2014-01-28 삼성전자주식회사 반도체 소자 및 그 반도체 소자 제조방법
KR101262225B1 (ko) 2007-10-23 2013-05-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100890049B1 (ko) 2007-10-26 2009-03-25 주식회사 하이닉스반도체 반도체 메모리소자의 캐패시터 형성방법
KR20090068774A (ko) 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
KR20090068776A (ko) 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
KR100955941B1 (ko) 2008-04-18 2010-05-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
KR20100051344A (ko) 2008-11-07 2010-05-17 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR101616045B1 (ko) 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
KR20110060749A (ko) 2009-11-30 2011-06-08 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR101677761B1 (ko) 2009-12-23 2016-11-18 엘지디스플레이 주식회사 액정표시장치
KR101817970B1 (ko) 2010-10-06 2018-01-15 삼성전자주식회사 접착 막 및 서포터를 갖는 반도체 소자
KR101876996B1 (ko) * 2011-12-07 2018-08-10 삼성전자 주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792593A (en) * 1995-02-28 1998-08-11 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer
US6590241B1 (en) * 1998-05-28 2003-07-08 Agere Systems Inc. MOS transistors with improved gate dielectrics

Also Published As

Publication number Publication date
TW201427017A (zh) 2014-07-01
US20140138794A1 (en) 2014-05-22
TWI596773B (zh) 2017-08-21
KR20140065186A (ko) 2014-05-29
US20160005806A1 (en) 2016-01-07
US9553141B2 (en) 2017-01-24
KR101934037B1 (ko) 2018-12-31
CN103840002A (zh) 2014-06-04
US9142558B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
CN103840002B (zh) 具有支撑物的半导体器件
CN108172576B (zh) 半导体器件和包括该半导体器件的半导体封装
WO2021133981A1 (en) Integration method of ferroelectric memory array
US9368589B2 (en) Semiconductor device and semiconductor module
TW521427B (en) Semiconductor memory device for increasing access speed thereof
KR101817970B1 (ko) 접착 막 및 서포터를 갖는 반도체 소자
CN106816430A (zh) 包括空气间隔物的半导体器件
US9997591B2 (en) Capacitor and a semiconductor device including the same
CN108155173A (zh) 包括位线的半导体器件
CN101183646A (zh) 半导体器件及其制造方法
US9153499B2 (en) Semiconductor device having metal plug and method of forming the same
CN110088889A (zh) 用于形成三维综合布线结构和其半导体结构的方法
TW202232731A (zh) 半導體記憶體元件
CN112750830A (zh) 集成电路半导体装置
US9577028B2 (en) Semiconductor device including a capacitor
KR102253595B1 (ko) 캐패시터를 포함하는 반도체 소자 및 그 제조방법
US20240088203A1 (en) Electrical device and semiconductor apparatus including the same
US20150091133A1 (en) Semiconductor device and method for fabricating the same
US20140252440A1 (en) Semiconductor devices including conductive plug
TWI839990B (zh) 半導體記憶體裝置
US20230262962A1 (en) Integrated circuit device
US20240213302A1 (en) Integrated circuit device
TW202341497A (zh) 半導體裝置
CN116895645A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant