CN103825556A - 振荡电路 - Google Patents

Abstract

一种振荡电路，包括：反相放大器和缓冲器，所述反相放大器的输出端连接所述缓冲器的输入端，所述振荡电路还包括：带隙基准电路和电流提供电路；所述带隙基准电路包括电流镜电路，所述带隙基准电路适于输入电源电压，所述电流镜电路包括：第一输入端、第二输入端、第一输出端和第二输出端，所述电流镜电路的第一输入端和第二输入端均适于输入所述电源电压，所述电流镜电路的第一输出端适于输出基准电流；所述电流提供电路适于输出第一电源电流至所述反相放大器的电源端，输出第二电源电流至所述缓冲器的电源端，所述第一电源电流和第二电源电流均与所述基准电流相关。

Description

振荡电路

技术领域

本发明涉及一种振荡电路。

背景技术

如图1所示，现有振荡电路包括：反相放大器1、缓冲器2、第一电阻Rf、第二电阻Rs、第一电容C1、第二电容C2和晶体振荡器Z。

反相放大器1和缓冲器2的电源端适于输入所述振荡电路的电源电压VDD，反相放大器1的输出端连接缓冲器2的输入端OUT，缓冲器2的输入端OUT作为振荡电路的输出端。

第一电阻Rf的第一端连接反相放大器1的输入端、晶体振荡器Z的第一端和第一电容C1的第一端，第一电阻Rf的第二端连接第二电阻Rs的第一端和反相放大器2的输出端。

第二电阻Rs的第二端连接晶体振荡器Z的第二端和第二电容C2的第一端。第一电容C1的第二端和第二电容C2的第二端接地GND。

振荡电路可以工作在不同的电源电压VDD下，一般情况下，电源电压VDD可以在1.8V至5.5V之间。但是，当电源电压VDD较大时，振荡电路的功耗较高。

发明内容

本发明解决的问题是现有振荡电路的电源电压较大时，振荡电路的功耗较高。

为解决上述问题，本发明提供一种振荡电路，包括：反相放大器和缓冲器，所述反相放大器的输出端连接所述缓冲器的输入端，还包括：带隙基准电路和电流提供电路；

所述带隙基准电路包括电流镜电路，所述带隙基准电路适于输入电源电压，所述电流镜电路包括：第一输入端、第二输入端、第一输出端和第二输出端，所述电流镜电路的第一输入端和第二输入端均适于输入所述电源电压，所述电流镜电路的第一输出端适于输出基准电流；

所述电流提供电路适于输出第一电源电流至所述反相放大器的电源端，输出第二电源电流至所述缓冲器的电源端，所述第一电源电流和第二电源电流均与所述基准电流相关。

可选的，所述电流镜电路包括：第一PMOS管和第二PMOS管；

所述第一PMOS管的源极为所述电流镜电路的第一输入端，所述第一PMOS管的栅极连接所述第一PMOS管的漏极和第二PMOS管的栅极并作为所述电流镜电路的第一输出端；

所述第二PMOS管的源极为所述电流镜电路的第二输入端，所述第二PMOS管的漏极为所述电流镜电路的第二输出端。

可选的，所述带隙基准电路还包括：第一三极管、第二三极管和第一电阻；

所述第一电阻的第一端连接所述电流镜电路的第一输出端；

所述第一三极管的发射极连接所述第一电阻的第二端；

所述第二三极管的发射极连接所述电流镜电路的第二输出端；

所述第一三极管的基极、第一三极管的集电极、第二三极管的基极和第二三极管的集电极均接地。

可选的，所述电流提供电路包括：第三PMOS管和第四PMOS管；

所述第三PMOS管的源极适于输入所述电源电压，所述第三PMOS管的栅极连接所述电流镜电路的第一输出端，所述第三PMOS管的漏极适于输出所述第一电源电流；

所述第四PMOS管的源极适于输入所述电源电压，所述第四PMOS管的栅极连接所述电流镜电路的第一输出端，所述第四PMOS管的漏极适于输出所述第二电源电流。

可选的，所述振荡电路还包括：电平转换电路；所述电平转换电路适于对所述缓冲器的输出端的电压进行升压处理。

可选的，所述振荡电路还包括：第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管和反相器；

所述第五PMOS管的源极适于输入所述电源电压，所述第五PMOS管的栅极连接所述电流镜电路的第一输出端，所述第五PMOS管的漏极连接所述反相器的电源端；

所述第六PMOS管的源极适于输入所述电源电压，所述第六PMOS管的栅极连接所述第七PMOS管的漏极和所述第二NMOS管的漏极，所述第六PMOS管的漏极连接所述第七PMOS管的栅极和第一NMOS管的漏极；

所述第七PMOS管的源极适于输入所述电源电压；

所述第一NMOS管的栅极连接所述反相器的输出端，所述第一NMOS管的源极连接第二NMOS管的源极并接地；

所述反相器的输入端连接所述第二NMOS管的栅极和所述缓冲器的输出端。

可选的，所述振荡电路还包括：第二电阻、第三电阻、第一电容、第二电容和晶体振荡器；

所述第二电阻的第一端连接所述反相放大器的输入端、晶体振荡器的第一端和第一电容的第一端，所述第二电阻的第二端连接所述第三电阻的第一端和所述反相放大器的输出端；

所述第三电阻的第二端连接所述晶体振荡器的第二端和第二电容的第一端；

所述第一电容的第二端和第二电容的第二端接地。

可选的，所述第一电源电流的电流值与所述基准电流的电流值成比例，所述第二电源电流的电流值与所述基准电流的电流值成比例。

与现有技术相比，在本发明的振荡电路中，反相放大器和缓冲器的电源端的输入电流不会随振荡电路的电源电压升高而变大，其功耗与电源电压基本无关，从而减小了振荡电路的整体功耗。

附图说明

图1是现有振荡电路的结构示意图；

图2是本发明振荡电路的一结构示意图；

图3是本发明振荡电路的另一结构示意图。

具体实施方式

继续参考图1，现有振荡电路中的反相放大器1和缓冲器2的电源端直接连接电源电压VDD，当电源电压VDD较大时，流入反相放大器1和缓冲器2的电源端的电流也相应增大，最终导致振荡电路的功耗增加。针对上述问题，本发明的发明人提出一种新的振荡电路。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图2所示，本发明实施例提供的振荡电路包括：反相放大器1、缓冲器2、带隙基准电路3和电流提供电路4。

反相放大器1的输出端连接缓冲器2的输入端。

带隙基准电路3适于输入电源电压VDD，带隙基准电路3包括电流镜电路31。电流镜电路31包括第一输入端、第二输入端、第一输出端和第二输出端，电流镜电路31的第一输入端和第二输入端均适于输入所述电源电压VDD，电流镜电路31的第一输出端适于输出基准电流IA。

电流提供电路4适于输出第一电源电流I1至反相放大器1的电源端，输出第二电源电流I2至缓冲器2的电源端。第一电源电流I1和第二电源电流I2与基准电流IA相关。

本实施例并未使用带隙基准电路可以输出基准电压的特性，而是利用带隙基准电路3中电流镜电路31输出的基准电流IA与带隙基准电路3的组成元件有关，而与电源电压VDD的大小基本无关的特点。由于本实施例的电流提供电路4输出的第一电源电流I1和第一电源电流I1均与基准电流IA相关，所以反相放大器的电源端和缓冲器的电源端的输入电流也仅与基准电流IA相关，而与电源电压VDD的大小基本无关。当电源电压VDD较大时，反相放大器的电源端和缓冲器的电源端的输入电流不会随之增大，从而降低了振荡电路的功耗。

电流镜电路31可以包括：第一PMOS管MP1和第二PMOS管MP2。

第一PMOS管MP1的源极为电流镜电路31的第一输入端，第一PMOS管MP1的栅极连接第一PMOS管MP1的漏极和第二PMOS管MP2的栅极并作为电流镜电路31的第一输出端。

第二PMOS管MP2的源极为电流镜电路31的第二输入端，第二PMOS管MP2的漏极为电流镜电路31的第二输出端。

所述第一PMOS管MP1和第二PMOS管MP2的尺寸比可以为1:1，或者其他任意比例。

在本实施例中，带隙基准电路3还包括：第一三极管Q1、第二三极管Q2和第一电阻R1。

第一电阻R1的第一端连接所述电流镜电路31的第一输出端，适于输入基准电流I_A。

第一三极管Q1的发射极连接所述第一电阻R1的第二端。

第二三极管Q2的发射极连接所述电流镜电路31的第二输出端。

第一三极管Q1的基极、第一三极管Q1的集电极、第二三极管Q2的基极和第二三极管Q2的集电极均接地GND。

由PN结的伏安特性可知：

$I_D=I_s(e^{V_D/V_T}-1)\≈I_s{e}^{V_D/V_T}=I_s{e}^{q{V}_D/\mathrm{KT}}---\left(1\right)$

I_D为PN结中的电流，I_S为PN结的反向饱和电流，V_D为PN结的正向压降，V_T为热电压常数，q为电子电量，K为波尔兹曼常数，T为绝对温度。

在图2中，第一PMOS管MP1漏极与第一电阻R1的连接点为节点A，第二PMOS管MP2漏极与第二三极管Q2发射极的连接点为节点B，第一电阻R1与第一三极管Q1发射极的连接点为节点C，则：

$I_A\≈n{I}_s{e}^{V_C/V_T}---\left(2\right)$

$I_B\≈I_s{e}^{V_B/V_T}---\left(3\right)$

I_A为基准电流的电流值，I_B为节点B的电流值，V_B为节点B的电压值，V_C为节点C的电压值。

基准电流I_A的电流值：

I_A=(V_A-V_C)/R  (4)

V_A为节点A的电压值，R为第一电阻R1的电阻值。

当第一PMOS管MP1和第二PMOS管MP2的尺寸相同时：

I_A=I_B  (5)

V_A≈V_B  (6)

由公式（1）至公式（6）可以得知：

I_A=I_B=(V_T/R)lnn  (7)

由公式（7）可以看出，基准电流I_A与电源电压VDD无关。

公式（5）和公式（6）是在第一PMOS管MP1和第二PMOS管MP2的尺寸相同的情况下得出的，当第一PMOS管MP1和第二PMOS管MP2的尺寸比为其他比例时，只需乘以相应倍数，同样可以得出基准电流IA与电源电压VDD无关的公式，此处不再赘述。

所以，本实施例所述的电流镜电路31输出的基准电流I_A与第一电阻R1的电阻值以及第一三极管Q1和第二三极管Q2的尺寸有关，而基本与电源电压VDD无关。

值得说明的是，本实施例所述的带隙基准电路（bandgap）以及带隙基准电路中的电流镜电路也可以使用其他现有带隙基准电路以及位于其中的电流镜电路来实现，此处不做限制。

继续参考图2，电流提供电路4可以包括：第三PMOS管MP3和第四PMOS管MP4。

所述第三PMOS管MP3的源极适于输入所述电源电压VDD，所述第三PMOS管MP3的栅极连接所述电流镜电路31的第一输出端，所述第三PMOS管MP3的漏极适于输出所述第一电源电流I1。

所述第四PMOS管MP4的源极适于输入所述电源电压VDD，所述第四PMOS管MP4的栅极连接所述电流镜电路31的第一输出端，所述第四PMOS管的漏极适于输出所述第二电源电流I2。

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4构成了电流镜结构，第三PMOS管MP3和第四PMOS管MP4的漏极输出的电流与基准电流IA成比例。

第一电源电流I1和第二电源电流I2的电流值取决于基准电流IA的电流值以及第三PMOS管MP3和第四PMOS管MP4的尺寸，因此，可以根据反相放大器1和缓冲器2正常工作所需的电流值对基准电流IA的电流值以及第三PMOS管MP3和第四PMOS管MP4的尺寸进行设定。

本实施例所述的振荡电路还可以包括：第二电阻R2、第三电阻R3、第一电容C1、第二电容C2和晶体振荡器Z。

所述第二电阻R2的第一端连接所述反相放大器1的输入端、晶体振荡器Z的第一端和第一电容C1的第一端，所述第二电阻R2的第二端连接所述第三电阻R3的第一端和所述反相放大器1的输出端。

所述第三电阻R3的第二端连接所述晶体振荡器Z的第二端和第二电容C2的第一端。所述第一电容C1的第二端和第二电容C2的第二端接地GND。

如图3所示，本实施例所述的振荡电路还可以包括：电平转换电路5。电平转换电路5适于对所述缓冲器的输出端的电压进行升压处理。

反相放大器1的电源端和缓冲器2的电源端的电压会因第三PMOS管MP3和第四PMOS管MP4的设置而小于电源电压VDD，当电源电压VDD较大时，因第三PMOS管和第四PMOS管MP4而减小的电压对缓冲器2输出的电压影响较小，但是，当电源电压VDD较小时，则会对缓冲器2输出的电压影响较大。电平转换电路5可以对所述缓冲器的输出端的电压进行升压处理，避免了第三PMOS管MP3和第四PMOS管MP4引起的电压减小问题。电平转换电路5可以将缓冲器的输出端的电压升高至与电源电压VDD的电压值相等。

电平转换电路5可以包括：第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第一NMOS管MN1、第二NMOS管MN2和反相器51。

所述第五PMOS管MP5的源极适于输入所述电源电压VDD，所述第五PMOS管MP5的栅极连接所述电流镜电路31的第一输出端，所述第五PMOS管MP5的漏极连接所述反相器51的电源端。

所述第六PMOS管MP6的源极适于输入所述电源电压VDD，所述第六PMOS管MP6的栅极连接所述第七PMOS管MP7的漏极和所述第二NMOS管MN2的漏极并作为所述振荡电路的输出端OUT，所述第六PMOS管MP6的漏极连接所述第七PMOS管MP7的栅极和第一NMOS管MN1的漏极；

所述第七PMOS管MP7的源极适于输入所述电源电压VDD；

所述第一NMOS管MN1的栅极连接所述反相器的输出端，所述第一NMOS管MN1的源极连接第二NMOS管MN2的源极并接地GND；

所述反相器51的输入端连接所述第二NMOS管MN2的栅极和所述缓冲器2的输出端。

本实施例提供的电平转换电路5中，第五PMOS管MP5的漏极可以输出第三电源电流I3，与第一电源电流I1和第二电源电流I2类似，第三电源电流I3与基准电流IA相关，所以流入反相器的电源端的电流也不会因较大的电源电压VDD而变大，进一步降低了振荡器电路的功耗。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种振荡电路，包括：反相放大器和缓冲器，所述反相放大器的输出端连接所述缓冲器的输入端，其特征在于，还包括：带隙基准电路和电流提供电路；

所述带隙基准电路包括电流镜电路，所述带隙基准电路适于输入电源电压，所述电流镜电路包括：第一输入端、第二输入端、第一输出端和第二输出端，所述电流镜电路的第一输入端和第二输入端均适于输入所述电源电压，所述电流镜电路的第一输出端适于输出基准电流；

所述电流提供电路适于输出第一电源电流至所述反相放大器的电源端，输出第二电源电流至所述缓冲器的电源端，所述第一电源电流和第二电源电流均与所述基准电流相关。

2.如权利要求1所述的振荡电路，其特征在于，所述电流镜电路包括：第一PMOS管和第二PMOS管；

所述第一PMOS管的源极为所述电流镜电路的第一输入端，所述第一PMOS管的栅极连接所述第一PMOS管的漏极和第二PMOS管的栅极并作为所述电流镜电路的第一输出端；

所述第二PMOS管的源极为所述电流镜电路的第二输入端，所述第二PMOS管的漏极为所述电流镜电路的第二输出端。

3.如权利要求1所述的振荡电路，其特征在于，所述带隙基准电路还包括：第一三极管、第二三极管和第一电阻；

所述第一电阻的第一端连接所述电流镜电路的第一输出端；

所述第一三极管的发射极连接所述第一电阻的第二端；

所述第二三极管的发射极连接所述电流镜电路的第二输出端；

所述第一三极管的基极、第一三极管的集电极、第二三极管的基极和第二三极管的集电极均接地。

4.如权利要求1所述的振荡电路，其特征在于，所述电流提供电路包括：第三PMOS管和第四PMOS管；

所述第三PMOS管的源极适于输入所述电源电压，所述第三PMOS管的栅极连接所述电流镜电路的第一输出端，所述第三PMOS管的漏极适于输出所述第一电源电流；

所述第四PMOS管的源极适于输入所述电源电压，所述第四PMOS管的栅极连接所述电流镜电路的第一输出端，所述第四PMOS管的漏极适于输出所述第二电源电流。

5.如权利要求1所述的振荡电路，其特征在于，还包括：电平转换电路；所述电平转换电路适于对所述缓冲器的输出端的电压进行升压处理。

6.如权利要求1所述的振荡电路，其特征在于，还包括：第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管和反相器；

所述第五PMOS管的源极适于输入所述电源电压，所述第五PMOS管的栅极连接所述电流镜电路的第一输出端，所述第五PMOS管的漏极连接所述反相器的电源端；

所述第六PMOS管的源极适于输入所述电源电压，所述第六PMOS管的栅极连接所述第七PMOS管的漏极和所述第二NMOS管的漏极，所述第六PMOS管的漏极连接所述第七PMOS管的栅极和第一NMOS管的漏极；

所述第七PMOS管的源极适于输入所述电源电压；

所述第一NMOS管的栅极连接所述反相器的输出端，所述第一NMOS管的源极连接第二NMOS管的源极并接地；

所述反相器的输入端连接所述第二NMOS管的栅极和所述缓冲器的输出端。

7.如权利要求1所述的振荡电路，其特征在于，还包括：第二电阻、第三电阻、第一电容、第二电容和晶体振荡器；

所述第二电阻的第一端连接所述反相放大器的输入端、晶体振荡器的第一端和第一电容的第一端，所述第二电阻的第二端连接所述第三电阻的第一端和所述反相放大器的输出端；

所述第三电阻的第二端连接所述晶体振荡器的第二端和第二电容的第一端；

所述第一电容的第二端和第二电容的第二端接地。

8.如权利要求1所述的振荡电路，其特征在于，所述第一电源电流的电流值与所述基准电流的电流值成比例，所述第二电源电流的电流值与所述基准电流的电流值成比例。

Images