CN102144196B - 基准电压产生电路 - Google Patents

基准电压产生电路 Download PDF

Info

Publication number
CN102144196B
CN102144196B CN200980134719.1A CN200980134719A CN102144196B CN 102144196 B CN102144196 B CN 102144196B CN 200980134719 A CN200980134719 A CN 200980134719A CN 102144196 B CN102144196 B CN 102144196B
Authority
CN
China
Prior art keywords
voltage
current
circuit
reference voltage
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980134719.1A
Other languages
English (en)
Other versions
CN102144196A (zh
Inventor
藤山博邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102144196A publication Critical patent/CN102144196A/zh
Application granted granted Critical
Publication of CN102144196B publication Critical patent/CN102144196B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45136One differential amplifier in IC-block form being shown
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45568Indexing scheme relating to differential amplifiers the IC comprising one or more diodes as shunt to the input leads
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45674Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00Electricity: power supply or regulation systems
    • Y10S323/901Starting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种基准电压产生电路。差动放大器(12)输出与电阻元件(R1)和整流元件(D1)的连接点上产生的电压(VD1)和电阻元件(R2,R3)的连接点上产生的电压(VD2)的差相对应的控制电压(VGN)。控制电路(13)将与控制电压(VGN)对应的控制电流(Ic)供给到输出节点(N101)。启动电路(14)响应于电源电压(VDD)的供给,通过将启动电流(Ist)供给到输出节点(N101),从基准电压(VA)在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到基准电压(VA)在希望的电压电平稳定的第2稳定状态。

Description

基准电压产生电路
技术领域
本发明涉及一种基准电压产生电路,更具体地,涉及一种基准电压产生电路的启动(start up)技术。
背景技术
现有技术中,为了抑制因电源电压和温度的变动而引起的电路特性的变动,使用了带隙基准电路。带隙基准电路产生对电源电压和温度之依赖性低的基准电压。
图10表示包括一般的带隙基准电路90的基准电压产生电路的构成。在带隙基准电路90中,对控制电流Ic进行控制,使得电阻元件R1和二极管元件D1之间的连接点的电压(连接点电压VD1)与电阻元件R2,R3的连接点的电压(连接点电压VD2)变成相互相等。当连接点电压VD1、VD2变为相互相等时,基准电压VA稳定。基准电压VA能够按下面的(式1)或者(式2)来表达:
[数1]
VA = VD 1 + ΔVD R 3 · R 2 R 1 · R 1 (式1)
[数2]
VA = VD 1 + R 2 R 3 · kT q · ln ( R 2 R 1 · Is 2 Is 1 ) (式2)
在上述(式1)(式2)中,“ΔVD”是二极管D1的阈值电压(即连接点电压VD1)和二极管D2的阈值电压之间的差,“k”是玻尔兹曼系数,“T”是绝对温度,“q”是电子的电荷量,“Is1”是二极管D1的饱和电流,“Is2”是二极管D2的饱和电流。这里,二极管D1的阈值电压(VD1)具有负的温度特性,差电压ΔVD具有正的温度特性。此外,通过差动放大器的虚短路(imaginary short),电阻元件R3两端的电位差等于差电压ΔVD,流过电阻元件R1的电流是“(ΔVD/R3)·(R2/R1)”。即,具有正的电压特性的电压产生在电阻元件R1上。由于通过在该电阻元件R1上产生的电压消除了二极管D1的阈值电压(VD1)的温度特性,因此基准电压VA不依赖于温度。此外,在上述(式1)(式2)中没有依赖于电源电压VDD的项。根据该式,知道基准电压VA也不依赖于电源电压VDD。
下面,参考图11,说明基准电压VA和连接点电压VD1,VD2之间的关系。连接点电压VD2随着基准电压VA的增加而增加,但连接点电压VD1在基准电压VA超过预定的电压电平时变为一定。因此,连接点电压VD1,VD2变成相互相等的位置存在2个。就是说,带隙基准电路90具有基准电压VA在希望的电压电平Vx稳定的动作稳定状态和基准电压VA在比希望的电压电平低的电压电平(例如,电压电平Vy)稳定的非动作稳定状态。在带隙基准电路90是动作稳定状态的情况下,由于上述(式1)(式2)成立,因此能够生成对电源电压和温度的依赖性低的基准电压。另一方面,在带隙基准电路90是非动作稳定状态的情况下,由于基准电压VA、连接点电压VD1,VD2、以及控制电压VGN在与接地电压GND接近的电压电平稳定,控制电压VGP在与电源电压VDD接近的电压电平稳定,因此在希望的电压电平Vx处不能够保持基准电压VA。此外,带隙基准电路90在动作上升时(电源电压VDD的供给时),容易处于非动作稳定状态。
因此,为了解决上述问题,图10所示的基准电压产生电路除了带隙基准电路90之外,还包括用于将电流从NMOS晶体管和PMOS晶体管之间的连接点引入到接地节点的电流源CS(例如,专利文献1等)。通过由该电流源CS引入电流I91,从而控制电压VGP减少,控制电流Ic增加,其结果,基准电压VA强制地增加。由此,能够将带隙基准电路90从非动作稳定状态过渡到动作稳定状态。此外,在图12所示的基准电压产生电路中,除了带隙基准电路之外,还包括用于将电流从电源节点供给到差动放大器900的电阻元件R(例如,非专利文献1等)。通过由该电阻元件R供给电流I92,从而控制电压VGN增加,并且控制电压VGP减少,其结果,能够使基准电压VA强制地增加。
专利文献1:美国专利5,686,823号说明书(第5页,第3图)
非专利文献1:“OPERATIONAL AMPLIFIER SPEED ANDACCURACY INPROVEMENT”,pp.38-42,2004.
但是,在现有技术的基准电压产生电路中,由于通过使不是基准电压VA的电压(例如,控制电压VGP等)强制地变动而使基准电压VA增加,因此在基准电压产生电路从非动作稳定状态过渡到动作稳定状态之前所需要的时间长。
发明内容
因此,本发明的目的在于提供一种基准电压产生电路,其与现有技术相比,能够缩短从非动作稳定状态向动作稳定状态的过渡时间。
根据本发明的一个方案,基准电压产生电路是用于产生基准电压的电路,包括:电压产生电路,其包括第1整流元件、在所述第1整流元件和用于产生所述基准电压的输出节点之间所连接的第1电阻元件、第2整流元件、在所述第2整流元件和所述输出节点之间所串联连接的第2和第3电阻元件;差动放大器,输出与在所述第1整流元件和所述第1电阻元件之间的连接点上产生的第1电压和在所述第2电阻元件及所述第3电阻元件之间的连接点上产生的第2电压之差相对应的控制电压;控制电路,将与来自所述差动放大器的控制电压对应的控制电流供给到所述输出节点;以及启动电路,通过响应于电源电压的供给而将启动电流供给到所述输出节点,从而从所述基准电压在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到所述基准电压在所述希望的电压电平稳定的第2稳定状态。在上述基准电压产生电路中,通过由启动电流使基准电压直接地增加,与在基准电压产生电路中使基准电压以外的电压直接地增加的情况相比较,能够缩短从非动作稳定状态向动作稳定状态的过渡时间。由此,能够提高基准电压产生电路对电源接通的响应特性。
优选地,所述启动电路,根据所述输出节点上产生的基准电压的增加,使所述启动电流减少。通过这样的构成,能够降低启动电路的耗电。此外,由于能够抑制施加在基准电压产生电路的基本构成(电压产生电路、差动放大器、以及控制电路)上的启动电流的影响,因此能够高精度地生成基准电压。
优选地,所述启动电路将所述启动电流还供给到所述差动放大器。通过这样的构成,通过将启动电流不仅供给到输出节点,而且还供给到差动放大器,从而能够可靠地驱动差动放大器。此外,能够提高控制电流的增加速度,并且还能够缩短从非动作稳定状态向动作稳定状态的过渡时间。
根据本发明的另一方案,基准电压产生电路是用于产生基准电压的电路,包括:电压产生电路,其包括第1整流元件、在所述第1整流元件和用于产生所述基准电压的输出节点之间所连接的第1电阻元件、第2整流元件、在所述第2整流元件和所述输出节点之间所串联连接的第2和第3电阻元件;差动放大器,输出与在所述第1整流元件和所述第1电阻元件之间的连接点上产生的第1电压和在所述第2电阻元件及所述第3电阻元件之间的连接点上产生的第2电压的差相对应的控制电压;控制电路,将与来自所述差动放大器的控制电压对应的控制电流供给到所述输出节点;以及启动电路,其通过响应于电源电压的供给而将启动电流供给到所述差动放大器,从而从所述基准电压在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到所述基准电压在所述希望的电压电平稳定的第2稳定状态,并且根据所述输出节点上产生的基准电压的增加,使所述启动电流减少。根据上述基准电压产生电路,能够降低启动电路的耗电,并且能够高精度地生成基准电压。
根据本发明的又一个方案,基准电压产生电路是用于产生基准电压的电路,包括:电压产生电路,其包括第1整流元件、在所述第1整流元件和用于产生所述基准电压的输出节点之间所连接的第1电阻元件、第2整流元件、在所述第2整流元件和所述输出节点之间所串联连接的第2和第3电阻元件;差动放大器,用于输出与在所述第1整流元件和所述第1电阻元件之间的连接点上产生的第1电压和在所述第2电阻元件及所述第3电阻元件之间的连接点上产生的第2电压的差相对应的控制电压;控制电路,将与来自所述差动放大器的控制电压对应的控制电流供给到所述输出节点;以及启动电路,其通过响应于电源电压的供给而将启动电流供给到所述差动放大器,从而从所述基准电压在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到所述基准电压在所述希望的电压电平稳定的第2稳定状态,所述启动电路包括:电流源,其被设置在从供给所述电源电压的电源节点到接地节点的基准电流路径上;以及电流镜像电路,其使与所述基准电流路径上产生的基准电流相对应的电流产生在用于将所述启动电流供给到所述输出节点和所述差动放大器的输出电流路径上。根据上述基准电压产生电路,通过对电流镜像电路的镜像比进行变更,能够对启动电流的电流量进行任意地变更。因此,与现有技术相比,能够抑制电路面积的增大,能够容易地设定启动电流的电流量。
发明效果
如上述,能够缩短从非动作稳定状态向动作稳定状态的过渡时间,能够提高基准电压产生电路对电源接通(投入)的响应特性。
附图说明
图1是表示根据实施方式1的基准电压产生电路的构成例的示意图。
图2是表示根据实施方式2的基准电压产生电路的构成例的示意图。
图3是用于对图2所示的启动电路的变形例进行说明的示意图。
图4是表示根据实施方式3的基准电压产生电路的构成例的示意图。
图5是用于对图4所示的差动放大器中的启动电流的供给位置进行说明的示意图。
图6是用于对图4所示的差动放大器中的启动电流的另一供给位置进行说明的示意图。
图7是用于对图4所示的基准电压产生电路的变形例进行说明的示意图。
图8是表示根据实施方式4的基准电压产生电路的构成例的示意图。
图9是用于对图8所示的基准电压产生电路的变形例进行说明的示意图。
图10是现有技术的基准电压产生电路的构成图。
图11是表示基准电压和连接点电压之间的关系的曲线图。
图12是现有技术的基准电压产生电路的构成图。
附图符号说明
11 电压产生电路
12 差动放大器
13 控制电路
14,14a,24,24a 启动电路
R1,R2,R3 电阻元件
D1,D2 整流元件
MN1 NMOS晶体管
MP1,MP2 PMOS晶体管
101 电流源
102,103,104 PMOS晶体管(电路镜像电路)
具体实施方式
下面,参考附图,详细说明本发明的实施方式。而且,附图中相同或者相当的部分上赋予了相同的符号,其说明不重复。
(实施方式1)
图1表示根据本发明的实施方式1的基准电压产生电路的构成例。该基准电压产生电路通过对控制电流Ic进行控制使得连接点电压VD1、VD2变为相互相等,从而产生对电源电压VDD和温度之依赖性低的基准电压VA。该电路包括电压产生电路11、差动放大器12、控制电路13和启动电路14。
电压产生电路11包括整流元件D1(这里为二极管)、在输出节点N101和整流元件D1之间所连接的电阻元件R1、整流元件D2、在输出节点N101和整流元件D2之间所串联连接的电阻元件R2,R3。差动放大器12输出与在电阻元件R1及整流元件D1之间的连接点上产生的电压(连接点电压VD1)和在电阻元件R2及电阻元件R3之间的连接点上产生的电压(连接点电压VD2)的差相对应的控制电压VGN。控制电路13将与控制电压VGN对应的控制电流Ic供给到输出节点N101。例如,控制电路13包括使来自差动放大器12的控制电压VGN供给到栅极的NMOS晶体管MN1和用于构成电流镜像电路的PMOS晶体管MP1,MP2。
启动电路14响应于电源对基准电压发生电路的接通(电源电压VDD的供给),将启动电流Ist供给到输出节点N101。例如,启动电路14包括电流源101(这里为电阻元件)、PMOS晶体管102(输入侧晶体管)、PMOS晶体管103(输出侧晶体管)。电流源101和PMOS晶体管102被设置在从供给电源电压VDD的电源节点到供给接地电压GND的接地节点的电流路径(基准电流路径)上。PMOS晶体管103被设置在用于将启动电流Ist供给到输出节点N101的输出电流路径(在这里为从电源节点到输出节点N101的电流路径)上。PMOS晶体管102、103构成电流镜像电路,将与基准电流路径上产生的基准电流Ir相对应的电流设为启动电流Ist,并且在输出电流路径上产生。
(基准电压产生电路的稳定状态)
基准电压产生电路具有2个稳定状态(动作稳定状态,非动作稳定状态)。在基准电压产生电路是动作稳定状态的情况下,基准电压VA对电源电压VDD和温度的依赖性低,基准电压VA在希望的电压电平稳定。另一方面,在基准电压产生电路是非动作稳定状态的情况下,基准电压VA、连接点电压VD1,VD2、以及控制电压VGN在接近于接地电压GND的电压电平稳定,控制电压VGP在接近于电源电压VDD的电压电平稳定,因此,差动放大器12是停止状态,晶体管MN1,MP1,MP2都是断开状态。因此,基准电压VA在比希望的电压电平低的电压电平稳定,因此,不能够将基准电压VA设定在希望的电压电平。
(启动电路的动作)
下面,说明图1所示的启动电路14的动作。在这里,当电源接通后(电源电压VDD被供给之后),假设基准电压产生电路处于非动作稳定状态。
当电源电压VDD被供给时,在启动电路14中,在设置了电流源101和PMOS晶体管102的基准电流路径上产生基准电流Ir,在设置了PMOS晶体管103的输出电流路径上产生启动电流Ist。这样,启动电流Ist被供给到输出节点N101。
接着,在电压产生电路11中,在从输出节点N101到二极管D1的电流路径和从输出节点N101到二极管D2的电流路径上流过启动电流Ist,并且基准电压VA和连接点电压VD1,VD2强制地增加。通过连接点电压VD1,VD2的增加,差动放大器12从停止状态过渡到驱动状态,控制电压VGN上升。接着,NMOS晶体管MN1变成导通状态,从而控制电压VGP减少,控制电流Ic增加。
这样,基准电压产生电路的非动作稳定状态破坏,此后,基准电压产生电路变成动作稳定状态,基准电压VA在希望的电压电平(由上述(式1)或者(式2)表达的电压电平)稳定。
如上述,通过由启动电流Ist使基准电压VA直接地增加,与在基准电压产生电路中使基准电压VA以外的电压(例如控制电压VGP等)直接地增加的情况相比较,能够缩短从非动作稳定状态向动作稳定状态的过渡时间。由此,能够提高基准电压产生电路对电源接通的响应特性。
此外,在如现有技术那样通过介入电阻元件而直接地抽出电流的情况下(或者在通过介入电阻元件而从电源节点直接地供给电流的情况下),为了使电流抽出量(或者电流供给量)小,需要使电阻元件的尺寸大。因此,消减电路面积困难。另一方面,在本实施方式中,通过对电流镜像电路(PMOS晶体管102,103)的镜像比进行变更,能够对启动电流Ist的电流量进行任意地变更。因此,与现有技术相比,能够抑制电路面积的增大,能够容易地设定启动电流Ist的电流量。
(实施方式2)
图2表示根据本发明实施方式2的基准电压产生电路的构成例。该电路除了图1所示的启动电路14之外,还包括启动电路24。其他的构成与图1同样。启动电路24在供给了启动电流Ist之后,根据基准电压VA的电压电平的增加,使启动电流Ist的电流量减少。启动电路24除了图1所示的电流源101和PMOS晶体管102,103之外,还包括PMOS晶体管201(调节晶体管)。PMOS晶体管201与电流源101和PMOS晶体管102一起被设置在基准电流路径上,并且介于电流源101和接地节点之间。此外,PMOS晶体管201的栅极上被供给了在输出节点N101上产生的基准电压VA。
[由启动电路引起的动作]
下面,说明由图2所示的启动电路24引起的动作。启动电路24的基本动作(启动电流Ist的输出)与图1所示的启动电路14同样。
由于在基准电压产生电路是非动作稳定状态的情况下,基准电压VA是接近于接地电压GND的电压电平,因此,PMOS晶体管201为导通状态。因此,在启动电路24中,在基准电压路径上产生基准电流Ir,启动电流Ist被供给到输出节点N101。由此,基准电压VA增加。
接着,伴随着基准电压VA的增加,电流源101和PMOS晶体管201的源极之间的连接点的电压增加。因此,由于电流源101两端的电位差变小,所以基准电流Ir变小。此外,伴随着基准电流Ir的减少,启动电流Ist也减少。
如上述,通过根据基准电压VA的增加而使启动电流Ist减少,能够降低启动电路24的耗电。此外,由于能够抑制施加在基准电压产生电路的基本构成(电压产生电路11、差动放大器12、以及控制电路13)上的启动电流Ist的影响,因此能够高精度地生成基准电压VA。
(启动电路的变形例)
另外,如图3所示,还可以在启动电路24中,在设置了PMOS晶体管103的输出电流路径上设置PMOS晶体管201。在这种情况下,伴随着基准电压VA的增加,PMOS晶体管201的导通电阻增加,其结果,启动电流Ist减少。
(实施方式3)
图4表示根据本发明实施方式3的基准电压产生电路的构成例。在该电路中,启动电路14将启动电流Ist不仅供给到输出节点N101,而且还供给到差动放大器12。其他的构成与图1同样。
图5表示差动放大器12的内部构成。差动放大器12包括:用于供给动作电流Id的电流源晶体管111;连接点电压VD1,VD2分别被供给到栅极的差动晶体管112n,112p;以及构成电流镜像电路的晶体管113,114。控制电压VGP被供给到电流源晶体管111的栅极。在这里,启动电流Ist被供给到差动晶体管112n,112p的源极。即,启动电流Ist被作为差动放大器12的动作电流Id而供给。
[由差动放大器进行的动作]
下面,说明由图5所示的差动放大器12进行的动作。
由于在基准电压产生电路是非动作稳定状态的情况下,控制电压VGP是接近于电源电压VDD的电压电平,因此电流源晶体管111为截止状态。因此,不供给动作电流Id,差动放大器12为停止状态。此外,连接点电压VD1,VD2在接近于接地电压GND的电压电平稳定。
这里,当启动电流Ist被供给到差动放大器12时,启动电流Ist在设置了差动晶体管112n和晶体管113的电流路径和设置了差动晶体管112p和晶体管114的电流路径上流动,其结果,输出端子NT的电压(控制电压VGN)强制地增加。由此,在控制电路13中,伴随着控制电压VGN的增加,控制电压VGP减少,控制电流Ic增加。
如上述,通过将启动电流Ist不仅供给到输出节点N101,而且还供给到差动放大器12,从而使差动放大器12被强制地从停止状态过渡到驱动状态。由此,能够可靠地驱动差动放大器12。此外,与将启动电流Ist仅仅供给到输出节点N101的情况相比,能够提高控制电流Ic的增加速度,还能够进一步缩短从非动作稳定状态到动作稳定状态的过渡时间。
如图6那样,还可以将启动电流Ist供给到差动放大器12的输出端子NT。在这种情况下,也能够使输出端子NT的电压(控制电压VGN)强制地增加。还可以将启动电流Ist供给到差动晶体管112n,112p的源极和输出端子NT两者上。
此外,启动电路14还可以将启动电流仅仅供给差动放大器12。在这种情况下,通过变更电流镜像电路(PMOS晶体管102,103)的镜像比,也能够任意地变更启动电流Ist的电流量。由此,与现有技术相比,能够抑制电路面积的增大,能够容易地设定启动电流Ist的电流量。
(实施方式3的变形例1)
而且,如图7,对于输出节点N101和差动放大器12,还可以分别独立地供给启动电流Ist1,Ist2。图7所示的基准电压产生电路除了图4所示的启动电路14之外,还包括启动电路14a。其他的构成与图4同样。启动电路14a除了图4所示的电流源101和PMOS晶体管102,103之外,还包括PMOS晶体管104(第2输出侧晶体管)。PMOS晶体管103(第1输出侧晶体管)被设置在从电源节点到输出节点N101的电流路径(第1电流路径)上,PMOS晶体管104被设置在从电源节点到差动放大器12的电流路径(第2电流路径)上。PMOS晶体管102、103、104构成电流镜像电路,第1和第2电流路径上分别产生与基准电流路径上产生的基准电流Ir相对应的启动电流Ist1,Ist2。
通过进行这样的构成,对于输出节点N101和差动放大器12的每一个,能够供给合适的启动电流。此外,通过变更电流镜像电路(PMOS晶体管102、103、104)的镜像比,能够容易地将启动电流Ist1,Ist2的各自的电流值设定到希望值。
(实施方式4)
图8表示根据本发明实施方式4的基准电压产生电路的构成。在该电路中,启动电路24将启动电流Ist不仅供给到输出节点N101,而且还供给到差动放大器12。其他的构成与图2同样。这样,通过将启动电流Ist不仅供给输出节点N101,而且还供给差动放大器12,能够可靠地驱动差动放大器12,并且能够提高控制电流Ic的增加速度。此外,通过根据基准电压VA的增加而使启动电流Ist减少,能够降低启动电路24的耗电,并且能够高精度地生成基准电压VA。
而且,启动电路24还可以将启动电流Ist仅仅供给到差动放大器12。在这种情况下,能够减低启动电路24的耗电,并且能够高精度地生成基准电压VA。
(实施方式4的变形例)
而且,如图9,对于输出节点N101和差动放大器12,还可以分别独立地供给启动电流Ist1,Ist2。图9所示的基准电压产生电路除了图8所示的启动电路24之外,还包括启动电路24a。其他的构成与图8同样。启动电路24a除了图8所示的电流源101和PMOS晶体管102,103之外,还包括PMOS晶体管104(第2输出侧晶体管)。通过进行这样的构成,对于输出节点N101和差动放大器12的每一个,能够供给合适的启动电流。
(其他的实施方式)
在以上的实施方式中,尽管将整流元件D1,D2设为二极管进行了说明,但是,整流元件D1,D2也可以是被二极管连接的晶体管。尽管将电流源101设为电阻元件进行了说明,但是,电流源101也可以是其他的恒流电路。此外,在差动放大器12中,在电流源晶体管111的栅极上也可以供给与控制电压VGP不同的其他的恒定电压。
产业上的利用可能性
如上述,本发明的基准电压产生电路,作为用于产生对电源电压和温度之依赖性低的基准电压的带隙基准电路等是有用的。

Claims (8)

1.一种基准电压产生电路,是用于产生基准电压的电路,其包括:
电压产生电路,包括第1整流元件、在所述第1整流元件和用于产生所述基准电压的输出节点之间连接的第1电阻元件、第2整流元件、在所述第2整流元件和所述输出节点之间串联连接的第2和第3电阻元件;
差动放大器,输出与第1电压和第2电压之差相对应的控制电压,该第1电压产生于所述第1整流元件和所述第1电阻元件之间的连接点上,该第2电压产生于所述第2电阻元件和所述第3电阻元件之间的连接点上;
控制电路,将与来自所述差动放大器的控制电压对应的控制电流供给到所述输出节点;以及
启动电路,通过响应于电源电压的供给而将启动电流供给到所述输出节点,从而从所述基准电压在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到所述基准电压在所述希望的电压电平稳定的第2稳定状态,
所述启动电路,将所述启动电流也供给到所述差动放大器,根据所述输出节点上产生的基准电压的增加使所述启动电流减少。
2.根据权利要求1所述的基准电压产生电路,其特征在于,
所述启动电路包括:
电流源,被设置在从供给所述电源电压的电源节点到接地节点的基准电流路径上;
电流镜像电路,使与所述基准电流路径上产生的基准电流相对应的电流产生在用于将所述启动电流供给到所述输出节点和所述差动放大器的输出电流路径上;以及
调节晶体管,被设置在所述基准电流路径和所述输出电流路径的任何一个上,并且在栅极上接受所述输出节点上产生的基准电压,从而调节该电流路径的电流量。
3.根据权利要求2所述的基准电压产生电路,其特征在于,
所述电流镜像电路包括:
输入侧晶体管,被设置在所述基准电流路径上,并且自己的栅极和漏极被相互连接;以及
输出侧晶体管,被设置在所述输出电流路径上,并且自己的栅极被连接到所述输入侧晶体管的栅极。
4.根据权利要求2所述的基准电压产生电路,其特征在于,
所述输出电流路径包括:
从所述电源节点到所述输出节点的第1电流路径;和
从所述电源节点到所述差动放大器的第2电流路径,
所述电流镜像电路包括:
输入侧晶体管,被设置在所述基准电流路径上,并且自己的栅极和漏极被相互连接;
第1输出侧晶体管,被设置在所述第1电流路径上,并且自己的栅极被连接到所述输入侧晶体管的栅极;以及
第2输出侧晶体管,被设置在所述第2电流路径上,并且自己的栅极被连接到所述输入侧晶体管的栅极。
5.一种基准电压产生电路,是用于产生基准电压的电路,其包括:
电压产生电路,包括第1整流元件、在所述第1整流元件和用于产生所述基准电压的输出节点之间连接的第1电阻元件、第2整流元件、在所述第2整流元件和所述输出节点之间串联连接的第2和第3电阻元件;
差动放大器,输出与第1电压和第2电压之差相对应的控制电压,该第1电压产生于所述第1整流元件和所述第1电阻元件之间的连接点上,该第2电压产生于所述第2电阻元件和所述第3电阻元件之间的连接点上;
控制电路,将与来自所述差动放大器的控制电压对应的控制电流供给到所述输出节点;以及
启动电路,通过响应于电源电压的供给而将启动电流供给到所述输出节点,从而从所述基准电压在比希望的电压电平低的电压电平稳定的第1稳定状态过渡到所述基准电压在所述希望的电压电平稳定的第2稳定状态,
所述启动电路将所述启动电流也供给到所述差动放大器。
6.根据权利要求5所述的基准电压产生电路,其特征在于,
所述启动电路包括:
电流源,被设置在从供给所述电源电压的电源节点到接地节点的基准电流路径上;以及
电流镜像电路,使与所述基准电流路径上产生的基准电流相对应的电流产生在用于将所述启动电流供给到所述输出节点和所述差动放大器的输出电流路径上。
7.根据权利要求1或者5所述的基准电压产生电路,其特征在于,
所述启动电路,将所述启动电流作为所述差动放大器的动作电流供给到所述差动放大器。
8.根据权利要求1或者5所述的基准电压产生电路,其特征在于,
所述启动电路,将所述启动电流供给到所述差动放大器的输出端子上。
CN200980134719.1A 2008-09-05 2009-02-24 基准电压产生电路 Expired - Fee Related CN102144196B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008228466 2008-09-05
JP2008-228466 2008-09-05
PCT/JP2009/000804 WO2010026674A1 (ja) 2008-09-05 2009-02-24 基準電圧発生回路

Publications (2)

Publication Number Publication Date
CN102144196A CN102144196A (zh) 2011-08-03
CN102144196B true CN102144196B (zh) 2013-11-06

Family

ID=41796860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980134719.1A Expired - Fee Related CN102144196B (zh) 2008-09-05 2009-02-24 基准电压产生电路

Country Status (4)

Country Link
US (1) US8093881B2 (zh)
JP (1) JPWO2010026674A1 (zh)
CN (1) CN102144196B (zh)
WO (1) WO2010026674A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585958B1 (ko) * 2008-12-29 2016-01-18 주식회사 동부하이텍 기준전압 발생회로
CN102354250B (zh) * 2011-08-25 2013-08-14 西安电子科技大学 适应用于无源uhfrfid标签芯片的带隙基准电路
JP6045148B2 (ja) * 2011-12-15 2016-12-14 エスアイアイ・セミコンダクタ株式会社 基準電流発生回路および基準電圧発生回路
CN103677037B (zh) 2012-09-11 2016-04-13 意法半导体研发(上海)有限公司 用于生成带隙基准电压的电路和方法
CN103955250B (zh) * 2014-03-18 2016-04-06 尚睿微电子(上海)有限公司 一种具有高电源抑制比的带隙基准电路
EP2977849A1 (en) 2014-07-24 2016-01-27 Dialog Semiconductor GmbH High-voltage to low-voltage low dropout regulator with self contained voltage reference
CN106155151A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种启动电路
US9667134B2 (en) * 2015-09-15 2017-05-30 Texas Instruments Deutschland Gmbh Startup circuit for reference circuits
KR101789544B1 (ko) 2016-10-29 2017-10-26 주식회사 센소니아 스타트-업 기능이 향상되는 밴드갭 기준전압 발생회로
CN107425742B (zh) * 2017-08-02 2019-07-26 宁波大学 一种用于能量获取的整流电路
CN109765962B (zh) * 2019-01-17 2021-03-16 深圳能芯半导体有限公司 低功耗高psrr的带隙基准电路
CN112217571B (zh) * 2019-07-09 2022-02-22 博通集成电路(上海)股份有限公司 Cmos单管红外收发器
US20230100998A1 (en) * 2021-09-29 2023-03-30 Skyworks Solutions, Inc. Reference startup circuit for audio amplifiers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167638A (ja) * 2001-12-03 2003-06-13 Fuji Electric Co Ltd 半導体集積回路装置
US20060006927A1 (en) * 2004-07-07 2006-01-12 Akira Nakada Reference voltage generator circuit
US20070024367A1 (en) * 2005-07-27 2007-02-01 Oki Electric Industry Co., Ltd. Operational amplifier and constant-current generation circuit using the same
CN1979369A (zh) * 2005-12-08 2007-06-13 尔必达存储器株式会社 基准电压产生电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
US5686823A (en) 1996-08-07 1997-11-11 National Semiconductor Corporation Bandgap voltage reference circuit
JP3554123B2 (ja) 1996-12-11 2004-08-18 ローム株式会社 定電圧回路
JP3185698B2 (ja) 1997-02-20 2001-07-11 日本電気株式会社 基準電圧発生回路
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
JP3399363B2 (ja) * 1998-05-27 2003-04-21 松下電器産業株式会社 基準電圧発生回路
JP3519361B2 (ja) * 2000-11-07 2004-04-12 Necエレクトロニクス株式会社 バンドギャップレファレンス回路
US7659705B2 (en) * 2007-03-16 2010-02-09 Smartech Worldwide Limited Low-power start-up circuit for bandgap reference voltage generator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167638A (ja) * 2001-12-03 2003-06-13 Fuji Electric Co Ltd 半導体集積回路装置
US20060006927A1 (en) * 2004-07-07 2006-01-12 Akira Nakada Reference voltage generator circuit
US20070024367A1 (en) * 2005-07-27 2007-02-01 Oki Electric Industry Co., Ltd. Operational amplifier and constant-current generation circuit using the same
CN1979369A (zh) * 2005-12-08 2007-06-13 尔必达存储器株式会社 基准电压产生电路

Also Published As

Publication number Publication date
US20110156690A1 (en) 2011-06-30
JPWO2010026674A1 (ja) 2012-01-26
CN102144196A (zh) 2011-08-03
US8093881B2 (en) 2012-01-10
WO2010026674A1 (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
CN102144196B (zh) 基准电压产生电路
CN100451908C (zh) 温度稳定的参考电压电路
US20180292854A1 (en) Voltage regulator
CN101685317B (zh) 带隙基准电压电路
KR101917187B1 (ko) 기준전압 발생기
US9136827B2 (en) Power-on reset circuit
CN105892553A (zh) 电源电压上电检测电路及其检测上电的实现方法
CN101540586A (zh) 运算放大器、独立于温度的***与带隙参考电路
CN103792977A (zh) 具有改进唤醒时间的稳压器
JP5446895B2 (ja) アンプ
US9710010B2 (en) Start-up circuit for bandgap reference
CN105784157A (zh) 一种低功耗、高线性度cmos温度传感器
JP2005063026A (ja) 基準電圧発生回路
JP2009176111A (ja) バンドギャップ基準電源回路
CN103677037B (zh) 用于生成带隙基准电压的电路和方法
JP2008152632A (ja) 基準電圧発生回路
JP5237853B2 (ja) 定電流回路
JP7043139B2 (ja) 逆流防止回路及び電源回路
KR20100098954A (ko) 레벨 검출기 및 이를 구비하는 전압 발생기
JP2007287095A (ja) 基準電圧発生回路
CN101641656B (zh) 基准电压生成电路
JP2008107971A (ja) 電源電圧発生回路および半導体集積回路装置
CN110545096B (zh) 一种快速启动电路
CN107888173A (zh) 上电复位电路
JP5040397B2 (ja) 基準電圧回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20180224