CN103811545A - 一种改善扩散区域形貌的功率器件及其制造方法 - Google Patents

一种改善扩散区域形貌的功率器件及其制造方法 Download PDF

Info

Publication number
CN103811545A
CN103811545A CN201210438533.9A CN201210438533A CN103811545A CN 103811545 A CN103811545 A CN 103811545A CN 201210438533 A CN201210438533 A CN 201210438533A CN 103811545 A CN103811545 A CN 103811545A
Authority
CN
China
Prior art keywords
district
epitaxial loayer
prediffusion
buried regions
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210438533.9A
Other languages
English (en)
Other versions
CN103811545B (zh
Inventor
乐双申
徐旭东
李旺勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo BYD Semiconductor Co Ltd
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201210438533.9A priority Critical patent/CN103811545B/zh
Publication of CN103811545A publication Critical patent/CN103811545A/zh
Application granted granted Critical
Publication of CN103811545B publication Critical patent/CN103811545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种改善扩散区域形貌的功率器件及其制造方法，该功率器件包括衬底、外延层、埋层、源区，源区与外延层之间的埋层为导电沟道区，在靠近导电沟道区的外延层内形成有预扩散区，该功率器件还包括栅介质层、栅极、介质层、正面金属层、背面扩散区和背面金属层。本发明预扩散区使埋层向外延层平缓扩展，改善了沟道边缘扩散区域的形貌，优化了器件在高温高压下的电场分布，从而降低器件在高温高压下的漏电水平，能够大幅提高功率MOSFET、IGBT等功率器件的热可靠性，适合高温、大功率环境下工作的需要，并且制造过程与现有的功率器件工艺完全兼容，结构简单、制造方便，提高了生产效率和成品率。

Description

一种改善扩散区域形貌的功率器件及其制造方法
技术领域
本发明属于基本电气元件领域，涉及半导体器件的制备，特别涉及一种在栅氧化层做完之后注入一层浅层低浓度的扩散区域来改善扩散区域形貌的功率器件及其制造方法。
背景技术
目前，功率MOSFET和IGBT的正面工艺主要包括如下步骤：以N型衬底上制备的器件为例进行说明，在N型衬底上，先用光刻技术定义出有源区，然后生长栅氧化层，再注入N型杂质改善器件J-FET效应，然后沉积多晶硅，用光刻定义并刻蚀出图形，并在没有多晶硅和栅氧化层的区域注入P型离子并驱入形成P-扩散区，在P-扩散区分别用光刻定义并注入P型离子和N型离子形成P+区和N+区，然后在上面生长硼磷硅玻璃当作正面栅极、漏极的隔离层，接着用光刻定义出接触孔并刻蚀掉隔离层，淀积上AlSi层并用光刻定义出连接线及栅极、漏极金属层，刻蚀金属后再做最外面的表面钝化层，最后光刻定义出封装接触孔。
在以上现有技术中，由于P-扩散区域的表层有一层比衬底浓的N型区域，在P型扩散的时候由于浓度问题导致表面的P型掺杂不容易横向扩散而造成P型区域的形貌不是很理想，从而导致器件在可靠性测试过程中容易造成表面漏电而失效。现有的改善方法有增加P-BODY区的杂质浓度使得PN结两侧的P型浓度大于N型浓度，从而改善P型的扩散之后的形貌。还有一种提高热可靠性的方法，在栅区和发射极之间设置的隔离层为氮化硅和掺磷氮化硅组成复合薄膜，这种方法虽然能够提高器件的热稳定性，但是没有从根本上解决器件表面附近扩散区域形貌不理想、复合中心多、漏电大的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种改善扩散区域形貌的功率器件及其制造方法。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种改善扩散区域形貌的功率器件，包括衬底及其上形成的外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相同；在所述外延层内形成有埋层，所述埋层的上表面与外延层的上表面位于同一平面，所述埋层的掺杂类型与所述外延层的掺杂类型相反；在所述埋层内形成有源区，所述源区的上表面与所述外延层的上表面位于同一平面，所述源区的掺杂类型与所述外延层的掺杂类型相同；在所述外延层内形成有预扩散区，所述预扩散区与所述埋层连接，且所述预扩散区的上表面与所述外延层的上表面位于同一平面，所述预扩散区的掺杂类型与所述埋层的掺杂类型相同；在所述外延层的上表面上形成有栅介质层和栅极，所述栅介质层和栅极覆盖在埋层及所述源区的一部分之上；在所述栅极和外延层之上形成有介质层和正面金属层；在所述衬底之下形成有背面扩散区；以及在所述背面扩散区之下形成有背面金属层。
本发明采用预扩散区，使埋层向外延层平缓扩展，本发明改善了沟道边缘扩散区域的形貌，特别是在N型外延层中制备P型导电沟道的情形，由于采用预扩散区使沟道表面的P型载流子浓度提高，有利于扩散区P型掺杂的扩散，最终使得P型扩散区的形貌向N型外延层平缓延伸，从而优化了器件在高温高压下的电场分布，从而降低器件在高温高压下的漏电水平，能够大幅提高功率MOSFET、IGBT等功率器件的热可靠性。适合高温、大功率环境下工作的需要。
在本发明的一种优选实施例中，所述埋层内包括有与所述源区相连的导电沟道区和注入扩散区，所述导电沟道区位于源区与所述预扩散区之间且导电沟道区的上表面与所述外延层的上表面位于同一平面，所述注入扩散区位于源区的下方，所述导电沟道区与所述注入扩散区的掺杂类型与所述埋层的掺杂类型相同。
在本发明的另一种优选实施例中，所述导电沟道区与所述预扩散区相连。
本发明的导电沟道区与预扩散区相连，提高了导电沟道区边缘的载流子浓度，降低了埋层内掺杂粒子横向扩展的阻力，从而使埋层在形成过程中其内的掺杂粒子能够向外延层横向平缓扩展，改善了沟道边缘扩散区域的形貌，优化了器件在高温高压下的电场分布，降低器件在高温高压下的漏电水平。
在本发明的一种优选实施例中，所述导电沟道区的深度小于所述注入扩散区和源区的深度之和。
在本发明的另一种优选实施例中，所述导电沟道区为轻掺杂，所述注入扩散区为重掺杂。
本发明通过控制导电沟道区的深度以及注入扩散区和源区的深度之和，并通过将埋层进行不均匀的掺杂，能够降低器件的导通电阻，提高器件的耐压水平。
在本发明的一种优选实施例中，所述预扩散区沿外延层深度方向的宽度逐渐变小。
在本发明的另一种优选实施例中，所述预扩散区沿外延层深度的剖面为锲形。
本发明在外延层的上表面处，该预扩散区较宽，随着向外延层内部深入，预扩散区的宽度逐渐变小，从而使预扩散区越靠近外延层表面的载流子浓度越高，越靠近外延层表面，埋层内掺杂粒子的横向扩展阻力降低越明显。
在本发明的一种优选实施例中，所述预扩散区的深度为0-5000A，所述预扩散区的浓度为E10-E13。
在本发明的另一种优选实施例中，所述介质层由二氧化硅和硼磷硅玻璃形成。
本发明介质层能够提高器件的工作可靠性，适合高温、大功率环境下的需要。
为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种改善扩散区域形貌的功率器件的制造方法，其包括如下步骤：
S1：提供衬底并在所述衬底上形成外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相同；
S2：在所述外延层之上形成栅介质层和栅极；
S3：所述外延层内形成预扩散区和埋层，所述埋层的掺杂类型与所述外延层的掺杂类型相反，所述预扩散区的掺杂类型与所述埋层的掺杂类型相同，其中，所述预扩散区位于所述外延层和所述埋层之间且位于栅介质层之下，所述预扩散区的上表面与所述外延层的上表面位于同一平面，所述埋层的上表面与外延层的上表面位于同一平面；
S4：在所述埋层内形成有源区，所述源区的掺杂类型与所述外延层的掺杂类型相同，其中，所述源区的上表面与所述外延层的上表面位于同一平面；
S5：在所述栅极和源区之上形成介质层，并在所述介质层之上形成正面金属层，所述正面金属层通过所述接触孔与所述源区相连；
S6：在所述衬底之下形成背面扩散区，所述背面扩散区为重掺杂；
S7：在所述背面扩散区之下形成有背面金属层。
本发明的制造方法通过预扩散区使得制作的器件具有优良的热稳定性，能够大幅提高MOSFET、IGBT等功率器件的热可靠性，并且制造过程与现有的功率器件工艺完全兼容，具有结构简单、制造方便等显著特点，提高了生产效率和成品率。
在本发明的一种优选实施例中，当所述埋层包括导电沟道区和注入扩散区时，所述步骤S51具体包括以下步骤：
在所述外延层内形成埋层的区域全部进行轻掺杂；
在所述埋层的注入扩散区进行重掺杂。
本发明通过将埋层进行不均匀的掺杂，能够降低器件的导通电阻，提高器件的耐压水平。
在本发明的另一种优选实施例中，所述步骤S3具体包括以下步骤：
S31：在栅介质层之下的外延层内形成预扩散区；
S51：在外延层内形成埋层。
在本发明的再一种优选实施例中，所述步骤S3具体包括以下步骤：
S51：在外延层内形成埋层；
S31：在栅介质层之下的外延层内形成预扩散区。
本发明可以在埋层之前形成预扩散区，也可以在埋层之后形成预扩散区，提高了制备过程的灵活性。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明改善扩散区域形貌的功率器件的一种优选实施方式的结构示意图；
图2-图8是图1中所示改善扩散区域形貌的功率器件的工艺步骤示意图。附图标记：
1衬底；2外延层；3预扩散区；4导电沟道区；5注入扩散区；6源区；7栅介质层；8栅极；9二氧化硅层；10硼磷硅玻璃层；11正面金属层；12背面扩散区；13背面金属层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
图1是本发明改善扩散区域形貌的功率器件的一种优选实施方式的结构示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图中可见，该改善扩散区域形貌的功率器件包括衬底1，该衬底1可以是制备功率MOSFET或IGBT的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅，该衬底1为轻掺杂，其掺杂类型为N型，在该衬底1上形成有外延层2，该外延层2的掺杂类型与衬底1的掺杂类型相同，该外延层2的掺杂类型为N型。在外延层2内形成有埋层，埋层的掺杂类型与外延层2的掺杂类型相反，即该埋层为P型掺杂，该埋层包括导电沟道区4和注入扩散区5，外延层2相对于埋层部分地暴露。在本发明的一种优选实施方式中，该埋层为均匀掺杂，在本发明的另外一种优选实施方式中，该埋层为非均匀掺杂，埋层的导电沟道区4为轻掺杂，注入扩散区5为重掺杂。在埋层内形成有源区6，源区6的掺杂类型与外延层2的掺杂类型相同，即该源区6暴露于外延层2的上表面，该源区6为重掺杂，源区6的掺杂类型与外延层2的掺杂类型相同，即源区6的掺杂类型与埋层的掺杂类型相反，在本实施方式中，该源区6的掺杂类型为N型，源区6与外延层2之间的埋层为导电沟道区4。
具体地，在外延层2内形成有预扩散区3，该预扩散区3与埋层连接，且预扩散区3的上表面与外延层2的上表面位于同一平面，该预扩散区3的掺杂类型与埋层的掺杂类型相同，即预扩散区3的掺杂类型与外延层2的掺杂类型相反，具体的，该预扩散区3为P型掺杂，其从外延层2的上表面深入到外延层2内部，其厚度为0-5000A，其浓度为E10-E13。需要说明的是，在本发明的实施例中，预扩散区3可先于埋层形成，也可晚于埋层形成。
具体地，导电沟道区4和注入扩散区5形成在外延层2与源区6之间，且注入扩散区5位于源区6之下。那么，该预扩散区3位于与导电沟道区4相连的外延层2内，该预扩散区3可以与导电沟道区4相连，也可以与导电沟道区4不相连。如图1所示，所述导电沟道区4的深度小于所述注入扩散区5和源区6的深度之和。
由于越靠近埋层的表面，掺杂粒子的横向扩展阻力越大，在本实施方式中，预扩散区3沿外延层2深度方向的宽度逐渐变小，即在外延层2的上表面处，该预扩散区3较宽，随着向外延层2内部深入，预扩散区3的宽度逐渐变窄，优选情况下，预扩散区3沿外延层深度方向的剖面为锲形。由于在外延层2的上表面处，该预扩散区3较宽，随着向外延层内部深入，预扩散区3的宽度逐渐变窄，从而使预扩散区3越靠近外延层2表面的载流子浓度越高，埋层内掺杂粒子的横向扩展阻力降低越明显。通过采用与埋层掺杂类型相同的预扩散区3，提高了导电沟道区边缘的载流子浓度，降低了埋层内掺杂粒子横向扩展的阻力，从而使埋层在形成过程中其内的掺杂粒子能够向外延层横向平缓扩展，改善了沟道边缘扩散区域的形貌，优化了器件在高温高压下的电场分布，降低器件在高温高压下的漏电水平。在外延层2内还可以形成有隔离区，用于功率器件之间的隔离，该隔离区与预扩散区3分别位于埋层的两侧，其可以与埋层相连，也可以与埋层不相连。该隔离区可以为场氧区或深槽隔离区，在本实施方式中，优选采用场氧区进行隔离。
在本实施方式中，在埋层及源区6的一部分之上形成有栅介质层7，在本发明另外的优选实施方式中，在导电沟道区4及其之间的外延层2和源区6的一部分之上形成有栅介质层7，在本发明另外的优选实施方式中，也可以只在导电沟道区4之上形成栅介质层7，在该栅介质7之上形成有栅极8，在栅极8之上以及未被栅极8和栅介质层7覆盖的外延层2之上覆盖有一层介质层，该介质层上具有贯通至源区的接触孔，在该接触孔内填充有正面金属层11，该正面金属层11通过接触孔与源区6相连。栅介质层7可以是制备晶体管中使用的任何栅介质材料，可以为但不限于高K介质、二氧化硅，在本实施方式中，优选采用二氧化硅。栅极8可以为但不限于多晶硅栅极或金属栅极，在本实施方式中，优选采用多晶硅栅极。介质层可以为但不限于硅的氧化物、硅的氮化物、硅的氮氧化物、硼磷硅玻璃，在本实施方式中，优选采用一层二氧化硅层9和一层硼磷硅玻璃层10共同形成。在衬底1之下形成有背面扩散区12，背面扩散区12为重掺杂，掺杂类型可以与衬底1的掺杂类型相同，也可以与衬底1的掺杂类型相反，当背面扩散区12的掺杂类型与衬底1的掺杂类型相同，即为N型掺杂时，为MOSFET器件；当背面扩散区12的掺杂类型与衬底1的掺杂类型相反，即为P型掺杂时，为I GBT器件，在背面扩散区12之下形成有背面金属层13，在本发明的一种优选实施方式中，该背面金属层13包括三层金属，依次为钛、镍、金或者钛、镍、银。
本发明还提出了一种改善扩散区域形貌的功率器件的制造方法，图2-图8是图1中所示改善扩散区域形貌的功率器件的工艺步骤示意图，所述方法包括如下步骤：
S11：提供衬底1并在衬底1上形成外延层2，该外延层2与衬底1的掺杂类型相同；
S21：在外延层2之上形成栅介质层7；
S31：在栅介质层7之下的外延层2内形成预扩散区3，该预扩散区3与衬底1的掺杂类型相反；
S41：在栅介质层7之上形成栅极8；
S51：在外延层2内形成埋层，埋层的掺杂类型与外延层2的掺杂类型相反，即埋层的掺杂类型与预扩散区3的掺杂类型相同，埋层包括导电沟道区4和注入扩散区5，其中，预扩散区3位于外延层2和埋层之间，外延层相对于埋层部分地暴露。
S61：在埋层内形成有源区6，该源区6为重掺杂，其掺杂类型的掺杂类型与外延层2的掺杂类型相同，其中，导电沟道区4和注入扩散区5形成在外延层2与源区6之间，且注入扩散区5位于源区6之下。
S71：在栅极8和源区6之上形成介质层，介质层上具有贯通至源区6的接触孔；
S81：在介质层之上形成正面金属层11，该正面金属层11通过接触孔与源区6相连；
S91：在衬底1之下形成背面扩散区12，该背面扩散区12为重掺杂；
S101：在背面扩散区12之下形成有背面金属层13。
在步骤S11中：如图2所示，提供衬底1，该衬底1可以是制备功率MOSFET或IGBT的任何衬底材料，具体可以是但不限于SOI、硅、锗、砷化镓，在本实施方式中，优选采用硅，该衬底1为轻掺杂，在该衬底1上形成有外延层2，该外延层2与衬底1的掺杂类型相同，即可以均为N型，形成该外延层2的方法可以为但不限于化学气相淀积，在外延层2内还可以形成有隔离区，该隔离区可以为场氧区或深槽隔离区，在本实施方式中，优选采用场氧区进行隔离。
在步骤S21中：如图3所示，在外延层1之上形成栅介质层7，该栅介质层7可以是制备晶体管中使用的任何栅介质材料，可以为但不限于高K介质，二氧化硅，在本实施方式中，优选采用二氧化硅，形成栅介质层的具体方法可以为但不限于化学气相淀积。在本发明的一个实施例中，也可在该步骤中形成栅极8，或者，在本发明的其他实施例中，也可在步骤S4中形成。
在步骤S31中，如图4所示，在栅介质层7之下的外延层2内形成预扩散区3，该预扩散区3的掺杂类型与外延层2的掺杂类型相反，即该预扩散区3为P型掺杂，且预扩散区3的上表面与外延层2的上表面位于同一平面，其从外延层2的上表面深入到外延层内部，其深度为0-5000A，其浓度为E10-E13，形成预扩散区的具体方法为光刻，在掩膜掩蔽的情况下进行离子注入，并扩散，退火的方法。
在步骤S41中，如图5所示，在栅介质层7之上形成栅极8，该栅极8可以为但不限于多晶硅栅极或金属栅极，在本实施方式中，优选采用多晶硅栅极，形成栅极的具体方法可以为但不限于化学气相淀积。
在步骤S51中，如图6所示，在外延层2内形成埋层，该埋层与预扩散区3相连，该预扩散区3的掺杂类型与埋层的掺杂类型相同，埋层为P型掺杂，该埋层包括导电沟道区4和注入扩散区5，在本发明的一种优选实施方式中，该埋层为均匀掺杂，在本发明的另外一种优选实施方式中，该埋层为非均匀掺杂，埋层的导电沟道区4为轻掺杂，注入扩散区5为重掺杂，形成该非均匀掺杂的埋层的步骤为：首先，在外延层内形成埋层的区域全部进行轻掺杂，掺杂类型为P型；然后，在埋层的注入扩散区5进行重掺杂，掺杂类型为P型。形成埋层的方法具体为光刻，在掩膜掩蔽的情况下进行离子注入，并扩散，退火的方法。
在步骤S61中，如图7所示，在埋层内形成有源区6，该源区6暴露于外延层2的上表面，该源区6为重掺杂，其掺杂类型为N型，形成源区6的具体方法为光刻，在掩膜掩蔽的情况下进行离子注入，并扩散，退火的方法。
在步骤S71中，如图8所示，在栅极8以及未被栅极8和栅介质层7覆盖的外延层2之上形成介质层，该介质层上具有贯通至源区的接触孔，该介质层可以为但不限于硅的氧化物、硅的氮化物、硅的氮氧化物、硼磷硅玻璃，在本实施方式中，优选采用二氧化硅层9和硼磷硅玻璃层10。在步骤S81中，在介质层之上形成正面金属层11，该正面金属层11通过接触孔与源区6相连。在本实施方式中，在正面金属层11之上还可以形成钝化层，该钝化层的材料具体可以为但不限于二氧化硅。
在步骤S91和步骤S101中，在衬底1之下形成背面扩散区12，该背面扩散区12为重掺杂，其掺杂类型可以与衬底1的掺杂类型相同，也可以与衬底1的掺杂类型相反，当背面扩散区12的掺杂类型与衬底1的掺杂类型相同时，为MOSFET器件，当背面扩散区12的掺杂类型与衬底1的掺杂类型相反时，为I GBT器件，形成背面扩散区的具体方法为光刻，在掩膜掩蔽的情况下进行离子注入，并扩散，退火的方法。在背面扩散区12之下形成有背面金属层1，该背面金属层13包括三层金属，依次为钛、镍、金或者钛、镍、银。当进行完第八步后，即得到图1所示的器件结构。
在本实施方式中，步骤S21和步骤S41可以在步骤S61和步骤S71之间进行，即可以先在外延层2内形成预扩散区3，该预扩散区3的掺杂类型与衬底1的掺杂类型相反，即为P型；然后在外延层2内形成埋层，该埋层与预扩散区3相连，埋层的掺杂类型与衬底的掺杂类型相反，即为P型；随后在埋层内形成有源区6，该源区6为重掺杂，其掺杂类型与衬底1的掺杂类型相同，即为N型；再后，在外延层2之上形成栅介质层7，在栅介质层7之上形成栅极8。
在本发明另外的优选实施方式中，也可以将步骤S41移到步骤S31之前，即形成栅介质层7和栅极8后，再形成预扩散区3。
在本发明另外的优选实施方式中，还可以步骤S31和步骤S51之间进行互换，即先在外延层2中形成埋层，之后在外延层2内形成预扩散区3。
根据本发明的制造方法，在本发明的一种优选实施方式中，改善扩散区域形貌的IGBT的制备方法为：首先，在轻掺杂的n型硅衬底1上通过外延生长法形成n型外延层2，本实施方式中，以在n型衬底上制作动态随机存储器单元为例，对于p型衬底上制备的器件，按照相反的掺杂类型掺杂即可。然后，在n型外延层上按照预定的器件结构利用化学气相淀积法淀积二氧化硅作为栅介质层7，随后利用化学气相淀积法淀积n型杂质掺杂的多晶硅，通过光刻和蚀刻工艺形成器件的栅极8；随后，在n型外延层上光刻、注入p型杂质，并经高温热处理扩散形成P-型薄层，即预扩散层3，在本实施方式中，注入源可以采用B11或BF2，注入剂量在E12量级，输入能量为10～50Kev；再后，依次采用离子注入方法从栅极的两侧分别注入P-及根据预定结构注入P+，并经高温热处理形成P-导电沟道区4和P+注入扩散区5；然后，注入N+杂质，形成源区6；在功率器件的表面淀积介质层，包括二氧化硅层9和硼磷硅玻璃层10，并按照预定结构光刻、刻蚀出金属接触孔，随后，在功率器件的表面淀积金属层，并按照预定结构光刻并刻蚀形成正面金属层11；然后，将器件背面减薄，在掩膜掩蔽的情况下进行离子注入p型杂质，并扩散，退火，形成背面扩散区12；最后，在背面扩散区12之下淀积钛、镍、金形成有背面金属层13。本实施方式通过采用p型预扩散区3，使沟道表面的p型掺杂浓度提高，比较有利与P-埋层的横向扩散，最终使得P-埋层向n型外延层横向延伸，改善了扩散形貌。
在本发明的制造方法中，通过扩散区使得制作的器件具有优良的热稳定
性，能够大幅提高MOSFET、IGBT等功率器件的热可靠性，并且制造过程与现有的功率器件工艺完全兼容，具有结构简单、制造方便等显著特点，提高了生产效率和成品率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (13)

1.一种改善扩散区域形貌的功率器件，其特征在于，包括：
衬底及其上形成的外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相同；
在所述外延层内形成有埋层，所述埋层的上表面与外延层的上表面位于同一平面，所述埋层的掺杂类型与所述外延层的掺杂类型相反；
在所述埋层内形成有源区，所述源区的上表面与所述外延层的上表面位于同一平面，所述源区的掺杂类型与所述外延层的掺杂类型相同；
在所述外延层内形成有预扩散区，所述预扩散区与所述埋层连接，且所述预扩散区的上表面与所述外延层的上表面位于同一平面，所述预扩散区的掺杂类型与所述埋层的掺杂类型相同；
在所述外延层的上表面上形成有栅介质层和栅极，所述栅介质层和栅极覆盖在埋层及所述源区的一部分之上；
在所述栅极和外延层之上形成有介质层和正面金属层；
在所述衬底之下形成有背面扩散区；以及
在所述背面扩散区之下形成有背面金属层。
2.如权利要求1所述的改善扩散区域形貌的功率器件，其特征在于，所述埋层内包括有与所述源区相连的导电沟道区和注入扩散区，所述导电沟道区位于源区与所述预扩散区之间且导电沟道区的上表面与所述外延层的上表面位于同一平面，所述注入扩散区位于源区的下方，所述导电沟道区与所述注入扩散区的掺杂类型与所述埋层的掺杂类型相同。
3.如权利要求2所述的改善扩散区域形貌的功率器件，其特征在于，所述导电沟道区与所述预扩散区相连。
4.如权利要求2所述的改善扩散区域形貌的功率器件，其特征在于，所述导电沟道区的深度小于所述注入扩散区和源区的深度之和。
5.如权利要求2所述的改善扩散区域形貌的功率器件，其特征在于，所述导电沟道区为轻掺杂，所述注入扩散区为重掺杂。
6.如权利要求1-5任意一项所述的改善扩散区域形貌的功率器件，其特征在于，所述预扩散区沿外延层深度方向的宽度逐渐变小。
7.如权利要求6所述的改善扩散区域形貌的功率器件，其特征在于，所述预扩散区沿外延层深度的剖面为锲形。
8.如权利要求6所述的改善扩散区域形貌的功率器件，其特征在于，所述预扩散区的深度为0-5000A，所述预扩散区的浓度为E10-E13。
9.如权利要求1所述的改善扩散区域形貌的功率器件，其特征在于，所述介质层包括二氧化硅层和硼磷硅玻璃层。
10.一种改善扩散区域形貌的功率器件的制造方法，其特征在于，包括如下步骤：
S1：提供衬底并在所述衬底上形成外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相同；
S2：在所述外延层之上形成栅介质层和栅极；
S3：所述外延层内形成预扩散区和埋层，所述埋层的掺杂类型与所述外延层的掺杂类型相反，所述预扩散区的掺杂类型与所述埋层的掺杂类型相同，其中，所述预扩散区位于所述外延层和所述埋层之间且位于栅介质层之下，所述预扩散区的上表面与所述外延层的上表面位于同一平面，所述埋层的上表面与外延层的上表面位于同一平面；
S4：在所述埋层内形成有源区，所述源区的掺杂类型与所述外延层的掺杂类型相同，其中，所述源区的上表面与所述外延层的上表面位于同一平面；
S5：在所述栅极和源区之上形成介质层，并在所述介质层之上形成正面金属层，所述正面金属层通过所述接触孔与所述源区相连；
S6：在所述衬底之下形成背面扩散区，所述背面扩散区为重掺杂；
S7：在所述背面扩散区之下形成有背面金属层。
11.如权利要求10所述的改善扩散区域形貌的功率器件的制造方法，其特征在于，所述步骤S3具体包括以下步骤：
S31：在栅介质层之下的外延层内形成预扩散区；
S51：在外延层内形成埋层。
12.如权利要求10所述的改善扩散区域形貌的功率器件的制造方法，其特征在于，所述步骤S3具体包括以下步骤：
S51：在外延层内形成埋层；
S31：在栅介质层之下的外延层内形成预扩散区。
13.如权利要求11或12所述的改善扩散区域形貌的功率器件的制造方法，其特征在于，当所述埋层包括导电沟道区和注入扩散区时，所述步骤S51具体包括以下步骤：
在所述外延层内形成埋层的区域全部进行轻掺杂；
在所述埋层的注入扩散区进行重掺杂。
CN201210438533.9A 2012-11-06 2012-11-06 一种改善扩散区域形貌的功率器件及其制造方法 Active CN103811545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210438533.9A CN103811545B (zh) 2012-11-06 2012-11-06 一种改善扩散区域形貌的功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210438533.9A CN103811545B (zh) 2012-11-06 2012-11-06 一种改善扩散区域形貌的功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103811545A true CN103811545A (zh) 2014-05-21
CN103811545B CN103811545B (zh) 2017-09-29

Family

ID=50708051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210438533.9A Active CN103811545B (zh) 2012-11-06 2012-11-06 一种改善扩散区域形貌的功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103811545B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107331621A (zh) * 2017-07-14 2017-11-07 欧阳慧琳 一种垂直双扩散场效应晶体管及其制作方法
CN108695387A (zh) * 2017-04-12 2018-10-23 比亚迪股份有限公司 Mosfet、mosfet制备方法以及电子设备
CN109119483A (zh) * 2018-11-05 2019-01-01 深圳市鹏朗贸易有限责任公司 一种晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728593A (en) * 1994-12-29 1998-03-17 Samsung Electronics Co., Ltd. Power insulated-gate transistor having three terminals and a manufacturing method thereof
US6420225B1 (en) * 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
CN102487050A (zh) * 2010-12-03 2012-06-06 比亚迪股份有限公司 功率半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728593A (en) * 1994-12-29 1998-03-17 Samsung Electronics Co., Ltd. Power insulated-gate transistor having three terminals and a manufacturing method thereof
US6420225B1 (en) * 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
CN102487050A (zh) * 2010-12-03 2012-06-06 比亚迪股份有限公司 功率半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695387A (zh) * 2017-04-12 2018-10-23 比亚迪股份有限公司 Mosfet、mosfet制备方法以及电子设备
CN107331621A (zh) * 2017-07-14 2017-11-07 欧阳慧琳 一种垂直双扩散场效应晶体管及其制作方法
CN109119483A (zh) * 2018-11-05 2019-01-01 深圳市鹏朗贸易有限责任公司 一种晶体管及其制作方法

Also Published As

Publication number Publication date
CN103811545B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
US8610210B2 (en) Power semiconductor device and method for manufacturing same
CN102299180B (zh) 包含单元区和具有高击穿电压结构的***区的半导体器件
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN104637821B (zh) 超级结器件的制造方法
CN102376762B (zh) 超级结ldmos器件及制造方法
US9837532B2 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
US20230155014A1 (en) Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
CN103681817B (zh) Igbt器件及其制作方法
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN103811545A (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN206976353U (zh) 一种优化终端结构的沟槽型半导体器件
CN103545346A (zh) 隔离型n型ldmos器件及其制造方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN104681438A (zh) 一种半导体器件的形成方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN102646712A (zh) 一种ldmos器件及其制造方法
CN202948931U (zh) 一种改善扩散区域形貌的功率器件
CN105140269A (zh) 一种横向高压功率器件的结终端结构
CN104517853A (zh) 超级结半导体器件制造方法
CN104716178A (zh) 具有深孔的ldmos器件及其制造方法
CN102789990A (zh) 一种浅槽源电极结构超结器件的制作工艺
CN104576731A (zh) 一种射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191227

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009

Patentee before: BYD Co.,Ltd.

CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20201228

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Patentee after: NINGBO BYD SEMICONDUCTOR Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee after: BYD Semiconductor Co.,Ltd.

Patentee after: NINGBO BYD SEMICONDUCTOR Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Patentee before: BYD Semiconductor Co.,Ltd.

Patentee before: NINGBO BYD SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder