CN103794516A - 一种阶梯阻焊的封装产品制作方法 - Google Patents

一种阶梯阻焊的封装产品制作方法 Download PDF

Info

Publication number
CN103794516A
CN103794516A CN201410036842.2A CN201410036842A CN103794516A CN 103794516 A CN103794516 A CN 103794516A CN 201410036842 A CN201410036842 A CN 201410036842A CN 103794516 A CN103794516 A CN 103794516A
Authority
CN
China
Prior art keywords
exposure
packaging
welding resistance
base plate
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410036842.2A
Other languages
English (en)
Other versions
CN103794516B (zh
Inventor
崔永涛
陆秋宇
李志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201410036842.2A priority Critical patent/CN103794516B/zh
Publication of CN103794516A publication Critical patent/CN103794516A/zh
Priority to PCT/CN2015/071189 priority patent/WO2015110003A1/zh
Application granted granted Critical
Publication of CN103794516B publication Critical patent/CN103794516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明公开了一种阶梯阻焊的封装产品制作方法，包括如下步骤，在封装基板上第一次印刷阻焊，对所述封装基板上印刷的第一层阻焊进行第一次对位曝光；在第一次对位曝光的所述封装基板上第二次印刷阻焊，对所述封装基板上印刷的第二层阻焊进行第二次对位曝光；对第二次对位曝光的所述封装基板进行显影处理；对显影处理的所述封装基板进行固化处理。本发明是先将封装产品上两次印刷的阻焊分别曝光，然后再用显影液冲洗掉被挡光的阻焊，并将两层阻焊固化处理，相对于现有技术用两次显影液冲洗掉被挡光的阻焊并分别固化的方法，本发明减少了一次显影步骤，同时减少了显影步骤后的固化步骤，本发明能大大节省时间，提高生产效率。

Description

一种阶梯阻焊的封装产品制作方法
技术领域
本发明涉及一种封装产品制作方法,尤其是涉及一种阶梯阻焊的封装产品制作方法。
背景技术
对于部分FC-CSP(Flip Chip-Chip Scale Package，倒装芯片规模封装)产品在封装过程中，需要在用于焊接芯片的基板周围通过贴阻焊、首次曝光、显影、固化、再次贴阻焊、再次曝光、显影、固化等工艺制作出阶梯状的凹凸结构。该方法制作的阶梯阻焊封装产品，第一次贴的第一层阻焊与第二次贴的第二层阻焊层之间存有杂物和气泡，第一层阻焊会出现断裂现象，阻焊层之间对位精度低，封装基板产品质量低。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种能提高生产效率、提高产品质量的阶梯阻焊的封装产品制作方法。
其技术方案如下：一种阶梯阻焊的封装产品制作方法，包括如下步骤，在封装基板上第一次印刷阻焊，对所述封装基板上印刷的第一层阻焊进行第一次对位曝光；在第一次对位曝光的所述封装基板上第二次印刷阻焊，对所述封装基板上印刷的第二层阻焊进行第二次对位曝光；对第二次对位曝光的所述封装基板进行显影处理；对显影处理的所述封装基板进行固化处理。
下面对进一步技术方案进行说明：
优选的，在第一次印刷阻焊和/或在第二次印刷阻焊后均进行半固化处理。
优选的，所述第一次印刷为丝网印刷,所述第二次印刷为滚涂印刷。
优选的，所述丝网印刷所采用的网纱目数为100～200,丝网印刷速度为50～200mm/s，所述滚涂印刷所采用的目数为400～700，滚轮速度为1～3m/min。
优选的，所述丝网印刷所采用的网纱目数为120～180,丝网印刷速度为60～180mm/s，所述滚涂印刷所采用的目数为430～650，滚轮速度为1.4～2m/min。
优选的，所述对位曝光采用UVDI曝光，曝光能量为200～500mj/cm2。
优选的，所述曝光能量为220～400mj/cm2。
优选的，所述曝光能量为280～320mj/cm2。
优选的，所述第一阻焊层与所述第二阻焊层上同一位置需要开窗处理时，将所述第二阻焊层的该同一位置边缘内的50～70μm也曝光处理。
优选的，对固化处理的所述封装基板进行UV固化处理。
下面对前述技术方案的原理、效果等进行说明：
本发明是先将封装产品上两次印刷的阻焊分别曝光，然后再用显影液冲洗掉被挡光的阻焊，并将两层阻焊一起固化处理，相对于现有技术用两次显影液冲洗掉被挡光的阻焊并分别固化的方法，本发明减少了一次显影步骤，同时减少了显影步骤后的固化步骤。其次，可以避免第一次印刷固化引入的微尘杂质出现在两层阻焊层中，防止产生第一阻焊层与第二组焊层分层的品质现象，再次，贴完两层阻焊层后统一显影，可以避免分次显影后造成的第一阻焊层与第二阻焊层同一位置开窗边缘的过度显影量（undercut）不同，避免因过度显影量不同影响封装基板产品在芯片封装中的品质可靠性。因此，本发明能大大节省时间，提高生产效率，提高了封装基板产品的质量。
附图说明
图1是本发明实施例所述阶梯阻焊的封装产品制作方法流程图；
图2是本发明实施例准备印刷阻焊的封装产品;
图3是本发明实施例第一次印刷阻焊后的封装产品;
图4是本发明实施例对封装产品进行第一次对位曝光示意图;
图5是本发明实施例第二次印刷阻焊后的封装产品;
图6是本发明实施例对封装产品进行第二次对位曝光示意图;
图7是本发明实施例对封装产品进行显影处理后的结构示意图;
图8是图7在A处的放大结构示意图;
图9是本发明实施例制作阶梯阻焊所用的时间与传统方法所用时间对比图。
具体实施方式
下面对本发明的实施例进行详细说明：
如图1所示，它是本发明实施例所述阶梯阻焊的封装产品制作方法流程图，本发明所述一种阶梯阻焊的封装产品制作方法，包括如下步骤：
提供待印刷阻焊的封装基板，先对封装基板进行表面超粗化处理，通过超粗化处理能保证封装基板的铜面均匀性，提高封装基板的铜面与阻焊层之间的结合力。
然后在封装基板上第一次印刷阻焊，图3是第一次印刷阻焊后的其中一个实施例封装基板的结构示意图,如图3所示,第一次印刷阻焊后,在封装基板上形成了第一层阻焊20。在其中一个实施例中，第一次印刷阻焊后对封装基板进行半固化处理，即对封装基板表面上的阻焊层按照常规方法预烘处理。在其中一个实施例中，如图2所示，在封装基板上存在通孔21的情况下，本发明第一次印刷阻焊采用丝网印刷，在封装基板表面上印刷阻焊的同时能将封装基板上的通孔21装满阻焊。对所述封装基板上印刷的第一层阻焊进行第一次对位曝光，图4是其中一个实施例第一次对位曝光示意图。
接着，在第一次对位曝光的所述封装基板上第二次印刷阻焊，图5是第二次印刷阻焊后的其中一个实施例封装基板的结构示意图,图5上形成有第二层阻焊30,第二层阻焊30铺在第一层阻焊20上。在其中一个实施例中，第二次印刷阻焊后，对封装基板半固化处理。对所述封装基板上印刷的第二层阻焊进行第二次对位曝光，图6是其中一个实施例第二次对位曝光示意图。在其中一个实施例中，第二次印刷采用滚涂印刷，滚涂印刷方式能提高第二层阻焊的表面平整度，提高封装基板的产品质量。
接着，对第二次对位曝光的所述封装基板进行显影处理，图7是其中一个实施例显影后的封装基板结构意图。对显影处理的所述封装基板进行固化处理。对固化处理的所述封装基板进行UV固化处理,其中,UV固化处理为现有技术,本发明在此不再赘述。
本发明是先将封装产品上第一次印刷形成的第一阻焊层与第二次印刷形成的第二组焊层分别进行曝光处理，然后再用显影液将第一层阻焊与第二层阻焊同时冲洗掉被挡光的阻焊，并将第一层阻焊与第二层阻焊一起固化处理，相对于现有技术用两次显影液冲洗掉被挡光的阻焊层并分别固化处理的方法，本发明减少了一次显影步骤，同时减少了显影步骤后的固化步骤。如图9所示，它是本发明实施例制作阶梯阻焊所用的时间与传统方法所用时间对比图，由图可知,从封装基板前处理到第一次印刷阻焊到最后的固化处理,制作出阶梯阻焊的封装基板，传统方法需要7.8小时,本发明只需要4.6小时。本发明相对于现有技术大大节省了时间，并大大提高了生产效率。
在其中一个实施例中，所述第一阻焊层与所述第二阻焊层上同一位置需要开窗处理时，将所述第二阻焊层的该同一位置边缘内的50～70μm也曝光处理。如图4和图6所示，分别是封装基板的第一次对位曝光示意图和第二次对位曝光示意图，曝光的区域图中用箭头指向表示，未曝光的区域图中无箭头，其中第一次对位曝光21的区域与第二次对位曝光31的区域是对该封装基板的同一个位置曝光，因此，本实施例中，第二次曝光31区域比第一次曝光21区域朝向挡光区域多50～70μm，这样第二层阻焊上未被曝光的区域在被显影液反应后形成的开窗，该开窗能够掩盖第一层阻焊未被曝光的区域被显影液显影时所产生的侧蚀量。
如图8所示，图8是图9在A处的放大示意图，本发明所述封装基板在显影处理后，第一层阻焊与第二层阻焊共同被显影液反应的地方往往会出现一个倾斜的过度显影区域,该过度显影区域的宽度d又称作为过度显影值d，该过度显影值d越宽，阻焊层偏移越严重，说明封装基板产品质量越差。
下表格为本发明编号1到编号20封装产品的工艺参数：
Figure BDA0000461912400000051
由上述20种封装基板产品的工艺参数可知，当将曝光能量控制在280～320mj/cm2（即在曝光设备上设置能量300mj/cm2）时，封装基板的过度显影值d较小，此时封装基板产品质量较好。
以上所述实施例仅表达了本发明的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (10)

1.一种阶梯阻焊的封装产品制作方法，其特征在于，包括如下步骤，
在封装基板上第一次印刷阻焊，对所述封装基板上印刷的第一层阻焊进行第一次对位曝光；
在第一次对位曝光的所述封装基板上第二次印刷阻焊，对所述封装基板上印刷的第二层阻焊进行第二次对位曝光；
对第二次对位曝光的所述封装基板进行显影处理；
对显影处理的所述封装基板进行固化处理。
2.根据权利要求1所述的封装产品制作方法，其特征在于，在第一次印刷阻焊和/或在第二次印刷阻焊后均进行半固化处理。
3.根据权利要求1所述的封装产品制作方法，其特征在于，所述第一次印刷为丝网印刷,所述第二次印刷为滚涂印刷。
4.根据权利要求3所述的封装产品制作方法，其特征在于，所述丝网印刷所采用的网纱目数为100～200,丝网印刷速度为50～200mm/s，所述滚涂印刷所采用的目数为400～700，滚轮速度为1～3m/min。
5.根据权利要求4所述的封装产品制作方法，其特征在于，所述丝网印刷所采用的网纱目数为120～180,丝网印刷速度为60～180mm/s，所述滚涂印刷所采用的目数为430～650，滚轮速度为1.4～2m/min。
6.根据权利要求1所述的封装产品制作方法，其特征在于，所述对位曝光采用UVDI曝光，曝光能量为200～500mj/cm2。
7.根据权利要求5所述的封装产品制作方法，其特征在于，所述曝光能量为220～400mj/cm2。
8.根据权利要求6所述的封装产品制作方法，其特征在于，所述曝光能量为280～320mj/cm2。
9.根据权利要求1所述的封装产品制作方法，其特征在于，所述第一阻焊层与所述第二阻焊层上同一位置需要开窗处理时，将所述第二阻焊层的该同一位置边缘内的50～70μm也曝光处理。
10.根据权利要求1所述的封装产品制作方法，其特征在于，对固化处理的所述封装基板还包括进行UV固化处理。
CN201410036842.2A 2014-01-24 2014-01-24 一种阶梯阻焊的封装产品制作方法 Active CN103794516B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410036842.2A CN103794516B (zh) 2014-01-24 2014-01-24 一种阶梯阻焊的封装产品制作方法
PCT/CN2015/071189 WO2015110003A1 (zh) 2014-01-24 2015-01-21 一种阶梯阻焊的封装产品制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410036842.2A CN103794516B (zh) 2014-01-24 2014-01-24 一种阶梯阻焊的封装产品制作方法

Publications (2)

Publication Number Publication Date
CN103794516A true CN103794516A (zh) 2014-05-14
CN103794516B CN103794516B (zh) 2016-06-08

Family

ID=50670058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410036842.2A Active CN103794516B (zh) 2014-01-24 2014-01-24 一种阶梯阻焊的封装产品制作方法

Country Status (2)

Country Link
CN (1) CN103794516B (zh)
WO (1) WO2015110003A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104540331A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 印刷线路板阻焊制作方法
WO2015110003A1 (zh) * 2014-01-24 2015-07-30 广州兴森快捷电路科技有限公司 一种阶梯阻焊的封装产品制作方法
CN105246264A (zh) * 2015-10-20 2016-01-13 江门崇达电路技术有限公司 一种具有阻焊阶梯的阻焊层的制作方法
CN106531643A (zh) * 2016-12-08 2017-03-22 广州兴森快捷电路科技有限公司 扇出型封装结构的制作方法
CN107128091A (zh) * 2017-05-26 2017-09-05 东莞翔国光电科技有限公司 一种改善湿膜黑油板掉油工艺
CN110121243A (zh) * 2018-02-05 2019-08-13 深圳市五株科技股份有限公司 印刷电路板及其加工方法
CN112087883A (zh) * 2019-06-12 2020-12-15 群翊工业股份有限公司 基板表面上料方法及基板表面上料设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108882549B (zh) * 2018-08-27 2024-01-30 新余木林森电子有限公司 一种单面柔性线路板的丝印设备及制作方法
CN112165765B (zh) * 2020-10-27 2021-12-07 惠州市特创电子科技股份有限公司 线路板以及电子通讯装置
CN112976853A (zh) * 2021-03-17 2021-06-18 上达电子（深圳）股份有限公司 两次印刷提高油墨精度的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160557A (ja) * 1991-12-04 1993-06-25 Taiyo Ink Seizo Kk プリント配線基板の製造方法
CN1744794A (zh) * 2004-09-03 2006-03-08 华为技术有限公司 一种阶梯状印刷电路板及其制造方法
US20080191326A1 (en) * 2007-02-09 2008-08-14 Phoenix Precision Technology Corporation Coreless packaging substrate and method for manufacturing the same
CN101534612A (zh) * 2009-04-10 2009-09-16 深圳市博敏电子有限公司 Pcb板厚铜线路阻焊叠印工艺
CN102378499A (zh) * 2011-10-18 2012-03-14 东莞生益电子有限公司 Pcb板阻焊两面开窗塞孔的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6672882B2 (en) * 2000-12-01 2004-01-06 Via Technologies, Inc. Socket structure for grid array (GA) packages
TW503545B (en) * 2001-03-01 2002-09-21 Chipmos Technologies Inc An integrated circuit package substrate
CN101795537A (zh) * 2010-03-09 2010-08-04 施吉连 一种微波高频电路板防焊印刷工艺
CN103228109B (zh) * 2013-03-01 2015-11-25 溧阳市新力机械铸造有限公司 印刷电路板的线路阻焊工艺
CN103794516B (zh) * 2014-01-24 2016-06-08 广州兴森快捷电路科技有限公司 一种阶梯阻焊的封装产品制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160557A (ja) * 1991-12-04 1993-06-25 Taiyo Ink Seizo Kk プリント配線基板の製造方法
CN1744794A (zh) * 2004-09-03 2006-03-08 华为技术有限公司 一种阶梯状印刷电路板及其制造方法
US20080191326A1 (en) * 2007-02-09 2008-08-14 Phoenix Precision Technology Corporation Coreless packaging substrate and method for manufacturing the same
CN101534612A (zh) * 2009-04-10 2009-09-16 深圳市博敏电子有限公司 Pcb板厚铜线路阻焊叠印工艺
CN102378499A (zh) * 2011-10-18 2012-03-14 东莞生益电子有限公司 Pcb板阻焊两面开窗塞孔的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015110003A1 (zh) * 2014-01-24 2015-07-30 广州兴森快捷电路科技有限公司 一种阶梯阻焊的封装产品制作方法
CN104540331A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 印刷线路板阻焊制作方法
CN104540331B (zh) * 2014-12-31 2018-04-20 广州兴森快捷电路科技有限公司 印刷线路板阻焊制作方法
CN105246264A (zh) * 2015-10-20 2016-01-13 江门崇达电路技术有限公司 一种具有阻焊阶梯的阻焊层的制作方法
CN106531643A (zh) * 2016-12-08 2017-03-22 广州兴森快捷电路科技有限公司 扇出型封装结构的制作方法
WO2018103751A1 (zh) * 2016-12-08 2018-06-14 广州兴森快捷电路科技有限公司 扇出型封装结构的制作方法
CN107128091A (zh) * 2017-05-26 2017-09-05 东莞翔国光电科技有限公司 一种改善湿膜黑油板掉油工艺
CN110121243A (zh) * 2018-02-05 2019-08-13 深圳市五株科技股份有限公司 印刷电路板及其加工方法
CN112087883A (zh) * 2019-06-12 2020-12-15 群翊工业股份有限公司 基板表面上料方法及基板表面上料设备

Also Published As

Publication number Publication date
CN103794516B (zh) 2016-06-08
WO2015110003A1 (zh) 2015-07-30

Similar Documents

Publication Publication Date Title
CN103794516A (zh) 一种阶梯阻焊的封装产品制作方法
CN103745936B (zh) 扇出型方片级封装的制作方法
CN107104202B (zh) Oled显示器件的封装结构、封装方法、显示装置
WO2016074381A1 (zh) Oled面板及制作方法、丝网印刷版、显示装置
JP2008263154A (ja) 発光ダイオードの蛍光粉塗布工程
CN104102094B (zh) 掩模挡板及其制造方法
CN106980256A (zh) 一种手表及其制造方法
CN103197472B (zh) 一种液晶面板的制备方法
CN106601627A (zh) 先封后蚀电镀铜柱导通三维封装结构的工艺方法
CN101938886A (zh) 贴多层干膜制作线路板的方法
CN106982512A (zh) 一种电路板成品阻焊塞孔不良返工方法
CN106531645A (zh) 先封后蚀贴装金属导通三维封装结构的工艺方法
CN104009001B (zh) 层叠晶片的加工方法和粘合片
CN103369852B (zh) 含金属化盲槽镀金板表层图形制作方法
CN105246264A (zh) 一种具有阻焊阶梯的阻焊层的制作方法
CN105140138B (zh) 一种电磁屏蔽封装方法及其封装结构
CN104051278B (zh) Dbc陶瓷基板的成型铣切方法
WO2015146328A1 (ja) 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
US20220293700A1 (en) Display substrate and manufacturing process thereof
CN106531643A (zh) 扇出型封装结构的制作方法
CN107993937A (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
CN103745938B (zh) 扇出型圆片级封装的制作方法
US8945983B2 (en) System and method to improve package and 3DIC yield in underfill process
KR102363276B1 (ko) 증착용 마스크 및 이의 제조 방법
CN108493118B (zh) 一种具有侧面爬锡引脚的引线框工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant