CN103782345A - 在可编程元件不被信任的情况下的存储器管芯的自禁用 - Google Patents

Abstract

本发明公开了用于在存储器管芯上的用于指示存储器管芯是否有缺陷的可编程元件不可信任的情况下将储器管芯自动地自禁用的技术。给存储器管芯提供了能够禁用特定的存储器管芯的芯片启用电路***。如果可编程元件可信任，那么将可编程元件的状态提供给芯片启用电路***以基于该状态启用/禁用存储器管芯。然而，如果可编程元件不可信任，那么芯片启用电路***可以自动地禁用存储器管芯。因为具有不可信任的可编程元件的存储器管芯的封装仍然可以使用，所以这针对多芯片存储器封装提供了更高的产量。

Description

在可编程元件不被信任的情况下的存储器管芯的自禁用

背景技术

基于半导体的存储器（包括易失性存储器（例如动态随机存取存储器或者静态随机存取存储器）以及非易失性存储器（例如闪存存储器））由于在各种电子设备中的使用而变得更受欢迎。例如，非易失性半导体存储器被用于蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中。电可擦除可编程只读存储器（EEPROM）（包括闪存EEPROM以及电可编程只读存储器（EPROM））是最受欢迎的非易失性半导体存储器之一。

如大多数存储设备一样，半导体存储器设备可能存在有缺陷的组成部分或者存储区域。例如，半导体存储器阵列的单个存储元件或者存储单元可能有缺陷。另外，用于存储器阵列的电路***（包括字线、位线、解码器等）可能有缺陷，同样，与呈现（rendering）相关联的存储元件也可能有缺陷。

有些缺陷管理方案依赖于用冗余存储单元来替换被确定为有缺陷的主存储单元。在例如图1中描绘的通常的半导体存储器制造工艺过程中，在形成存储器设备的封装存储器芯片之前进行晶片级测试12。晶片可以包括成百上千个存储器芯片，其中每一个可以包括存储器阵列和***组件，例如用于访问阵列的存储单元的控制电路和逻辑电路。在晶片级测试12的过程中，对存储器芯片的功能性进行测试，以使得无需将有缺陷的组件集成到封装的设备中。晶片级测试经常在升高和/或降低的温度（例如85℃和/或-30℃）下进行，以确保极端条件下的功能性并且确保在电路受到应力之后的功能性。可以用来自芯片的冗余存储单元来替换未能通过功能性测试的存储单元。可以根据要制造的存储器的类型采用不同的冗余方案。例如，可以替换单个存储单元，可以替换存储单元的整个列或者整个位线，或者可以替换存储单元的整个块。

晶片级测试12之后，晶片被分成单个存储器芯片并且一个或更多个存储器芯片被封装14以形成存储器设备。接着，封装的存储器设备经过预烧（burn-in）工艺16以对芯片的存储器阵列和***电路***施加应力。预烧通常在比晶片级测试还要高的温度（例如125℃）下进行。对每个芯片的各种部分施加高电压以对较弱的元件施加应力并且进行识别。预烧工艺的应力条件被设计成使较弱的设备故障，该故障可以之后在封装级测试18的过程中检测到。在某些制造工艺中，没有进行预烧。

封装级测试通常包括各种功能性测试以确定在预烧之后哪个单元有缺陷。近年来，将例如反熔丝的技术结合到制造工艺中，以使得可以用来自存储器芯片的冗余存储器来替换在预烧后被发现有缺陷的存储单元。

在有些情况下，封装级测试18导致将整个存储器芯片识别为有缺陷。例如，阵列的有缺陷的存储单元的数目可能超过针对管芯的冗余容量或者某个***电路***可能失效，从而使管芯不可用。

可以拒绝20有缺陷的存储器管芯。然而，需要克服当具有多个存储器管芯的存储器封装中的一个存储器管芯被拒绝时存在的问题。

附图说明

图1是描述制造存储器的常规方法的流程图。

图2是根据一个实施方式的存储器封装的框图。

图3是描述根据一个实施方式制造半导体存储器的方法的流程图。

图4是描述根据一个实施方式将存储器管芯自禁用的方法的流程图。

图5是一个实施方式的可编程芯片启用电路***的一部分的电路图。

图6是用于存储器管芯的选择电路***的框图。

图7是可编程芯片地址电路***的一部分的电路图。

图8是描述根据一个实施方式生成用于将有缺陷的存储器管芯自禁用的控制信号的方法的流程图。

图9是非易失性存储器***的框图。

具体实施方式

如本文中提到的，测试（例如封装级测试）可以识别多管芯封装中有缺陷的存储器管芯。例如，管芯上的存储器阵列的有缺陷的存储单元的数目可能超过冗余容量或者某个***电路***可能失效，从而使管芯不可用。在一个实施方式中，多管芯封装中的存储器管芯上的可编程元件存储了对存储器管芯是否有缺陷的指示。然而，在某些情况下可编程元件不可信任。例如，缺陷的本质可以使包含该可编程元件的存储器阵列的区域不可信任。然而，本文公开的技术使具有这种有缺陷的管芯的多管芯封装无论如何可以使用。在一个实施方式中，如果可编程元件在使用过程中不可信任，那么在通电复位（POR）时将存储器管芯自禁用。因为本来可能需要被丢弃的多管芯封装也可以被使用，所以这允许更大的产量。

在POR时，可以使用有缺陷的存储器管芯上的电路***来防止在现场使用有缺陷的存储器管芯。例如，如果八个存储器管芯中有七个存储器管芯仍然可起作用，那么该存储器封装可以被装运。然而，有缺陷的存储器管芯可能包含通过将存储器管芯自禁用而防止有缺陷的存储器管芯被使用的电路***。例如，有缺陷的存储器管芯具有电路***，该电路***在POR时撤消其芯片启用信号。电路***可以对存储了对存储器管芯是否有缺陷的指示的可编程元件进行读取。这种可编程元件的一个示例是有缺陷的存储器管芯上的闪存存储器中的一个或更多个存储单元。可起作用的存储器管芯也可以具有该电路***和可编程元件。然而，在那种情况下可编程元件被设定成指示存储器管芯可起作用。

如上所述，在有些情况下，指示存储器管芯是否有缺陷的可编程元件不可信任。例如，正好包含了可编程元件的非易失性存储的那一部分可能有缺陷。在有些实施方式中，在这种情况下，不是丢弃整个存储器封装，而是可以在POR时采取步骤以检测可编程元件自身有缺陷并且在POR时将该存储器管芯自动地禁用。这可以允许产量的实质增长。例如，相当大数目的存储器封装可能具有至少一个存储器管芯，对该存储器管芯正好是用于存储对存储器管芯有缺陷的指示的可编程元件不能被信任。然而，本文公开的实施方式却能够装运这种存储器封装。

一个实施方式包括以下内容。在POR时（在现场），确定用于指示存储器管芯是否有缺陷的可编程元件是否可信任。作为一个示例，对包含可编程元件的非易失性存储的区域进行校验和。然而，可以使用很多其他技术来确定可编程元件是否可信任。如果可编程元件不可信任，那么将提供给该存储器管芯的“外部”芯片启用信号撤消。因此，防止了该存储器管芯在现场被使用。请注意，在有些实施方式中，外部芯片启用信号对于封装中的所有存储器管芯是通用的。

另一方面，如果给定存储器管芯上的可编程元件可信任，那么可以读取可编程元件来确定是否使用该存储器管芯。例如，如果可编程元件指示该存储器管芯有缺陷，那么可以在POR时将存储器管芯自禁用。在一个实施方式中，生成了将外部芯片启用（在某种意义上，外部指可以给有缺陷的存储器管芯提供）信号撤消的“内部”芯片启用信号（在某种意义上，内部指可以在有缺陷的存储器管芯内部生成）。如果可编程元件指示该存储器管芯没有缺陷，那么在POR时不禁用该存储器管芯。请注意，“不禁用该存储器管芯”将被理解为意味着允许外部芯片启用信号启用存储器管芯。

图2示意性地示出了具有若干个单个存储器管芯202和控制器210的非易失性存储器***200的一个实施方式。每个存储器管芯是安装在衬底或者印刷电路板204上的集成电路存储器芯片或者管芯。控制器210也是安装在其自己的印刷电路板224上的集成电路芯片或者管芯。这两个印刷电路板可以安装到第三印刷电路板（未示出）。在其他实施方式中，控制器和存储器管芯可以安装在同一个印刷电路板上。

每个存储器管芯202包括由单个非易失性存储单元形成的非易失性存储器阵列206。存储器阵列可以包括但是不限于使用例如NAND和NOR架构等架构来布置的闪存存储单元。存储器管芯202分别包括用于寻址和控制其各自的存储器阵列的***电路***。存储器***中包括控制主机设备与单个存储器管芯202之间的存储器操作的控制器210。控制器210能够地对***的每个存储器管芯独立地寻址。存储器***中不必需要包括控制器。例如，有些实现可以使控制器功能性由主机设备（例如由基于标准处理器的计算***的处理器）进行处理。此外，多个存储器管芯202可以在没有控制器的情况下被封装在单个封装中并且随后可以与其他封装和控制器合并以形成存储器***。

每个存储器管芯202包括两组外部引出线或者引脚。每个管芯的第一组引出线216是一组设备选择引脚。设备选择引脚为存储器设备提供针对封装的存储器***的唯一的芯片地址。每个管芯的设备选择引脚连接到针对该管芯的一组接合焊盘214。在这个特定的配置中，每个存储器管芯202具有连接到五个对应的焊盘214的五个设备选择引出线216。通过选择性地将针对存储器管芯的特定的焊盘接地，通过地址对存储器管芯进行配置成或者键合。可以为单个存储器管芯提供针对焊盘的预定接地配置以向该单个存储器管芯分配封装内的唯一的芯片地址。衬底204可以包括具有预定焊盘配置的支座。当管芯被安装到衬底时，从而将相应的芯片地址分配给管芯。每个存储器管芯将从应用到焊盘的配置来确定其地址。设备选择引脚将焊盘的接地配置提供给设备内的选择电路***。当设备被启用时，选择电路***将控制器210提供的地址与接地配置进行比较来确定其是否应该选择和处理请求。

在图2中，假设接地表示逻辑‘0’并且图中的‘x’描绘了接地焊盘，则给存储器设备2分配了地址‘11’。给存储器设备2分配了地址“10”，给存储器设备3分配了地址“01”并且给存储器设备4分配了地址“00”。如图2所描绘的那样，虽然示出了针对每个管芯的总共五个设备选择引脚和接地焊盘，但是只需要由两个焊盘对四个单个存储器管芯进行寻址。

第二组引出线218是用于将每个存储器管芯连接到通用设备总线220的设备总线引出线。设备总线220的第一端连接到控制器210并且其他端连接到单个存储器管芯202中的每一个。设备总线引出线218的数目根据实现特别是根据***中的相应的总线的需求而变化。每个存储器管芯连接到通用总线以接收并且响应由控制器210发出的各种控制和地址命令。这样，每个芯片具有从存储器管芯之外接收外部芯片启用信号的芯片启用输入。虽然在各种实施方式中，可以将控制线222看作设备总线220的一部分，但是控制线222被描绘成与设备总线220分离。控制线222是主芯片启用线。可以响应于由控制器210提供的主芯片启用信号来启用每个存储器设备。响应于该芯片启用信号，每个设备将设备内的一组输入寄存器启用。然而，请注意，在有些实施方式中，可以将该主（或者外部，在某种意义上，外部是指它是存储器管芯的外部提供的）芯片启用线撤消来将有缺陷的存储器管芯禁用。例如，在有缺陷的存储器管芯上可以生成内部芯片启用信号。

在设备启用时，将芯片或者阵列地址从设备总线220上的控制器传递并且移位到每个设备处的寄存器中。每个设备中的选择电路***230将接收的阵列地址与由针对焊盘组214的接地的预定配置提供的唯一的地址进行比较以确定是否要选择存储器设备。如果选择存储器设备，那么针对存储器管芯的控制电路***将通过从阵列读取数据或者将数据写入阵列来处理请求。

每个存储器管芯的设备总线引出线218在封装内被内部地捆绑在一起。例如，引出线可以分别连接到通用接合焊盘。当管芯被封装在一起时，物理地改变内部线路来断开坏的管芯可能就不可能或者不现实。另外，针对每个存储器管芯的接合焊盘214可以在封装时被固定。作为封装工艺的一部分，应用焊盘的预定配置并且将存储器管芯经由设备选择引脚进行连接。一旦管芯被封装，就不能改变用于固定的焊盘接合的配置。在有些情况下，在检测管芯故障之前固定芯片启用和设备选择引脚。

在一个实施方式中，每个存储器管芯202具有用于存储对存储器管芯是否有缺陷的指示的可编程元件1。虽然可编程元件1可以位于存储器阵列206的外部，但是在图2的实施方式中，可编程元件1处在存储器阵列206中。在一个实施方式中，可编程元件1处在用于存储配置参数的存储器阵列206的一部分中。例如，该区域可以存储例如用于对存储单元进行编程和读取的电压等参数。

而且，即使可编程元件1不可信任，也仍然可以装运多管芯存储器封装。根据一个实施方式，如果在POR时确定可编程元件1不可信任，那么将存储器管芯禁用。在一个实施方式中，如果可编程元件1不可信任，那么针对单个存储器管芯的内部芯片启用信号能够将存储器管芯自禁用。

图2的实施方式中的每个存储器管芯的控制电路***包括将存储器管芯与控制线222上提供的主（例如外部）芯片启用信号进行隔离的电路242。图2的实施方式中的每个存储器管芯的控制电路***也包括替换由接地焊盘组提供的唯一的地址或者对该唯一的地址重新编程的电路240。虽然电路240和电路242描绘成与每个存储器管芯的相应的选择电路***230分离，但是可以将这些电路包括作为选择电路***的一部分。

可以使用多种类型的可编程元件来存储对针对特定的存储器管芯的芯片启用信号重新编程所需要的数据。如以上所述的示例，可编程元件1可以是存储器阵列206的一些区域。可编程元件1可以是一些类型的熔丝电路***。因为熔丝电路***是在设备封装之后被编程，所以熔丝电路***在其封装的状态下应该是可写的。

ROM熔丝可以特别适于后封装编程，因为它们在成型工艺和封装工艺之后能够被写入。例如，一些电可编程熔丝利用传统的可编程非易失性存储器元件来存储逻辑状态下的数据。通常，在设备封装之前和之后都可以对电可编程熔丝进行访问和编程。在使用可编程熔丝的一个实施方式中，可以使用用于存储器管芯的存储单元的主阵列的一部分。这样，指示存储器管芯是否有缺陷的可编程元件可以存储在存储器阵列206中的某处。

然而，请注意，可以将其他类型的设备用于可编程元件1。例如，可以使用包括包括未编程的、高电阻状态或者编程的、低电阻状态的两个逻辑状态之一的反熔丝元件的ROM熔丝。ROM阵列或者寄存器中的未编程的反熔丝链路可以具有数量级为千兆欧姆的电阻，并且编程的反熔丝链路可以具有数量级为几百欧姆的电阻。为了对常规的反熔丝进行编程，施加高电压信号以将链路从其初始的高电阻状态转换成其编程的、低电阻状态。这用来存储逻辑数据的单个位。

同样，可以提供可编程芯片地址。当多芯片配置中的故障管芯在封装之后被检测到故障时可以将失效管芯隔离。在故障管芯将针对存储器***的连续的地址范围中断处，可以经由可编程芯片地址对封装内的其他管芯重新寻址以提供除了失效管芯之外的连续的地址范围。

针对可编程芯片地址电路***240的一个或更多个熔丝可以针对其相应的存储器管芯进行存储和提供替换的唯一地址。在图2中，每个唯一的芯片地址由单独地对四个存储器管芯寻址的两个位组成，以使得可以使用两个熔丝来分配替换地址。可以使用第三熔丝来存储指示是否应该使用由熔丝提供的地址来代替来自焊盘接合的标准地址的值。例如，可以通过对第三熔丝进行编程以激活用于代替芯片地址的芯片地址电路***来对存储器管芯芯片地址重新编程。响应于第三熔丝被设定成其编程状态，可以将由前两个熔丝存储的逻辑值提供给选择电路***以代替来自焊盘接合的设备选择引脚上提供的唯一的地址。例如，处于初始的状态的熔丝可以对应于逻辑‘0’并且处于其编程状态的熔丝可以对应于逻辑‘1’。如果设定第三熔丝，那么提供来自前两个熔丝的值作为对选择电路***的输入以代替焊盘接合地址。

图3中示出了制造非易失性半导体存储器设备的工艺，由此将存储器管芯配置成在某个条件下在通电复位时自动地将自身禁用。可以进行将对存储器管芯是否有缺陷的指示存储在可编程元件中的尝试。然而，存储器管芯可以被配置成如果可编程元件不可信任，那么在POR时将自身禁用。而且，存储器管芯也可以被配置成假如可编程元件可信任，那么响应于可编程元件的状态，在POR时将自身禁用。

在步骤302针对半导体晶片组进行晶片级测试，每个半导体晶片组通常具有若干个不可分割的存储器阵列管芯，该若干个不可分割的存储器阵列管芯包括存储器阵列和用于控制存储器阵列的***电路***。在晶片级测试之后，在步骤304，晶片的单个存储器管芯被分割并且被封装。在步骤304，可以封装单个芯片封装、多芯片封装（在二者具有控制器芯片的情况下以及在二者不具有控制器芯片的情况下）。可以使用各种各样的封装配置。管芯通常安装在具有单面或者双面蚀刻的导电层的衬底上。在管芯和一个或更多个导电层之间形成电连接，一个或更多个导电层提供用于将管芯集成到电子***中的电引线结构。

在步骤306，作为在管芯和一个或更多个导电层之间形成电连接的一部分，将每个存储器阵列的芯片启用引脚连接到主芯片启用线或者通用总线，以从控制器或者主机设备接收外部芯片启用信号。在步骤308，对针对每个芯片的设备选择引脚的连结焊盘组应用预定配置，由此向每个芯片分配其自己的唯一的芯片地址。如图3的示例所示，所选择的引脚可以被配置成接地焊盘以定义地址。给一些管芯提供了例如可以连接到引线框的电引线的管芯上的连结焊盘以定义唯一的芯片地址。一旦管芯和衬底之间的电连接形成，则该组件通常被包裹在模制化合物中以提供保护性封装。

在步骤310可以进行先前针对图1所描述的可选的预烧工艺以对封装（包括一个或更多个存储器阵列、***电路***、控制器等）施加应力。在步骤312，预烧之后，对封装进行测试。可以应用多种类型的封装级测试，包括通过例如检测失效、短路等的位线和字线测试，针对读、写和数据保留的存储单元测试，***电路***测试等。在有些实施方式中，在步骤312，在封装之后，单独地或者按单个存储器管芯的块或者列等，使用冗余存储单元来替换有缺陷的存储单元。

如果没有存储器管芯被确定为有缺陷，那么在步骤316，处理结束并且封装的设备以全容量输送。如果一个或更多个存储器管芯有缺陷，那么在步骤318，进行将对可编程元件1中有缺陷的指示进行存储的尝试。如上所述，虽然可编程元件1也可以在存储器阵列206的外部，但是可编程元件1可以是存储器阵列206的一些区域。

在一个实施方式中，作为将设备参数写入非易失性存储器（例如闪存存储器阵列）的某些部分的一部分进行步骤318。例如，存储器阵列206的区域可以专用于存储各种设备参数（例如存储单元应该被写入、被编程的电压等）。因此存储器阵列的这个区域不能由用户写入。这样，可编程元件1可以是该区域中可编程元件1没有被用户重写的机会的部分。

在一个实施方式中，在步骤318中，校验和或者散列和被写入存储器区域。可以使用任何校验和函数或者算法来生成校验和。在一个实施方式中，数据被再读取以确定是否成功地将存储器阵列的区域编程。在一个实施方式中，对于所写入的实际数据的每个字节，写入了实际数据的补充。每个字节及其补充可以被再次读取并且被比较以确定存储器是否被正确编程。

如果步骤318成功地将指示存储到可编程元件中，那么在步骤322中，基于可编程元件的状态对自禁用的电路***进行测试。请注意，可以使用步骤322来确定电路242是否正确地工作。在一个实施方式中，针对将可编程元件1成功地写入的每个存储器管芯进行POR复位。在一个实施方式中，被标记为有缺陷的存储器管芯应该在POR时自动地自禁用。例如，这些存储器管芯应该撤消外部芯片启用信号。另一方面，没有被标记为有缺陷的存储器管芯不应该在POR时自禁用。

请注意，在图3的工艺之前，电路***242可能已经被添加到了每个存储器管芯。例如，在用于制造每个存储器管芯上的存储器阵列和***电路的同一半导体制造工艺的过程中可能已经添加了这种电路***242。从而，在半导体制造工艺过程中，至少可以部分进行对存储器管芯上的电路***242的配置以使得如果可编程元件不可信任则在POR时禁用存储器管芯的步骤。

即使步骤318不能成功地对可编程元件1进行写入，工艺也仍将尝试使用存储器封装。在步骤324中，可以进行测试来验证在POR时存储器管芯自禁用。在一个实施方式中，期望存储器管芯检查存储各种参数的存储器阵列的区域以及可编程元件的有效性。如果该检查指示该区域不可信任，那么期望存储器管芯自禁用。因此，步骤324可以验证存储器管芯正确地将自身进行自禁用。请注意，可以使用步骤324来确定电路242是否正确地工作。

在使用过程中，每当将存储器封装被通电，都可以经过POR测试。POR测试的一部分可以确定应该禁用哪个存储器管芯。图4是在POR时将有缺陷的存储器管芯自禁用的工艺的一个实施方式的流程图。请注意，具有用于存储对管芯是否有缺陷的指示的不可信任的可编程元件1的存储器管芯可以在POR时自禁用。因此，包含具有这种不可信任的可编程元件1的一个或更多个存储器管芯的存储器封装仍然可以使用。因为否则可能需要被丢弃的存储器封装仍然可以使用，所以这增加产量。

在步骤702中，将存储器封装的POR初始化。在一个实施方式中，每个存储器管芯经过单独的POR测试。将针对一个存储器管芯对工艺进行描述。

在步骤704中，确定用于存储存对储器管芯是否有缺陷的指示的可编程元件1是否可信任。在一个实施方式中，可编程元件1是非易失性存储中的一些区域。例如，可编程元件1可以是存储器阵列206中的一个或更多个闪存存储单元。闪存存储器可以是NAND、NOR等。然而，不要求可编程元件1是闪存存储器。

在一个实施方式中，步骤704包括确定存储器管芯上的存储器的非易失性存储器区域是否通过功能性测试。在一个实施方式中，步骤704包括对存储器阵列的区域进行校验和测试。作为一个示例，对存储操作参数（例如读取电压、编程电压等）以及包含用于指示存储器管芯是否有缺陷的可编程元件的区域进行校验和测试。

如果可编程元件不可信任，那么在步骤706中，将存储器管芯禁用。在一个实施方式中，通过撤消芯片启用信号来禁用存储器管芯。步骤706可以包括生成在存储器管芯的内部并且将提供给如本文提到的存储器管芯的“外部芯片启用信号”撤消的“内部芯片启用信号”，外部芯片启用信号对于存储器管芯中的每一个存储器管芯可以通用。图5中描绘了用于生成将芯片启用信号撤消的信号的示例电路。

如果可编程元件1可以信任，那么在步骤708中，读取可编程元件以确定存储器管芯是否被标记为有缺陷。如果存储器管芯被标记为有缺陷，那么在步骤710中，将存储器管芯禁用。例如，将外部芯片启用信号撤消。

另一方面，如果可编程元件1指示存储器管芯没有缺陷，那么在步骤712中，不将存储器管芯禁用。例如，允许外部芯片启用信号通过从而可以启用存储器管芯。

图5是根据一个实施方式的可编程芯片启用电路242的示意图。通常，CE是主芯片启用信号或者外部芯片启用信号。主芯片启用信号对于所有的存储器管芯可以是通用的。在可编程元件1指示存储器管芯有缺陷的情况下，生成信号CE_force以撤消CE。然而，如本文中提到的，存储标记的可编程元件1有时不可信任。例如，存储器阵列中的存储芯片参数（并且包含可编程元件）的区域不可信任。在这种情况下，信号CE_force不可信任。因此，在可编程元件1不可信任的情况下，可以生成信号CE_failsafe以撤消CE。元件408的输出是内部生成的芯片启用信号CE_internal。

ROMRD定时信号被提供作为对门402的第一输入。来自可编程元件1的数据信号（CE_ROM）被提供作为第二输入。如果可编程元件1处于第一状态，那么响应于定时信号ROMRD，不启用门402。也就是说，第一状态指示存储器管芯没有缺陷。在各种实施方式中，可以在通电或者断电时维护定时信号，例如，以使来自可编程元件1的数据被读取。如果门402没有被可编程元件1启用，那么门输出保持低电平（LOW）并且输出CE_force保持低电平。例如，主（或者外部）芯片启用信号被传递给如在下文中将要描述的图6中的选择电路***。

如果可编程元件1处于第二状态，那么当发出ROMRD定时信号并且门402的输出是高电平（HIGH）时，CE_ROM将是高电平。也就是说，第二状态指示存储器管芯有缺陷。当门402的输出成为高电平时，或（OR）门404的输出成为高电平。响应于定时信号i_RRD和o_RRD，触发器406对来自或门的输出的高电平值进行采样。接着，将采样的高电平值提供作为输出CE_force。

将输出CE_force提供给具有来自芯片启用引脚的外部芯片启用信号CE的采样值的或非（NOR）门408。可以将输入缓存区（buffer）（未示出）用于采样值。如果作为可编程元件1的状态的结果CE_force成为高电平，那么或非门408的输出是低电平。输出被反相器410反相并且被提供作为内部芯片启用信号CE_internal。将高电平CE_internal输出提供给反相器368，反相器368将低电平输出提供给门362（图6）。这样，将移位寄存器352禁用，从而导致将存储器管芯禁用。

如上所述，在有些情况下，可编程元件1不可信任。在这种情况下，这意味着信号CE_force不可信任。因此，可以将信号CE_failsafe提供给或非门408以撤消外部芯片启用信号CE。这样，只要可编程元件1可信任，信号CE_failsafe就具有不影响或非门408的输出的状态。然而，如果可编程元件1不可信任，那么CE_failsafe的状态就可以将外部芯片启用信号CE撤消。作为一个示例，如果作为可编程元件1不可信任的结果，CE_failsafe成为高电平，那么或非门408的输出是低电平。输出被反相器410反相并且被提供作为内部芯片启用信号CE_internal。高电平的CE_interanl的输出将被提供给反相器368，反相器368向门362提供低电平的输出（图6）。这样，将移位寄存器352禁用，从而导致将存储器管芯禁用。

请注意，在有些实施方式中，存储器管芯可以接收新的地址。图6示意性地示出了一个实施方式中的选择电路***230。在图6中，将可编程电路***描绘成了选择电路***230的一部分，但是不需要在所有的实现中都这样。选择电路***通常包括移位寄存器352、比较器354、地址匹配锁存器356以及S-R寄存器358。选择电路***具有来自设备选择引脚216和包括芯片启用线222的设备总线220的输入。选择电路***具有对将它控制的设备（存储器管芯）进行选择或者取消选择的输出DS。

比较器354和地址匹配锁存器356实现对存储器管芯的地址匹配。在图6的示例中，将两位地址从设备总线220的串行线路S0和S1移位到移位寄存器352中。在控制线P/D上携带了时钟信号，控制线P/D通过由反相器368反相的主芯片启用线222上的低电平信号被门启用。在图6中，主芯片启用线222被示出为设备总线220的一部分。接着，将两位唯一的芯片地址从移位寄存器352传递给比较器354。

在可编程芯片地址电路***处于其初始状态的情况下，比较器将从设备选择引出线216获得的唯一的芯片地址接收作为第二输入。如前所述，由接地配置或者接合焊盘214的“键合”定义了针对阵列内的每个位置的地址。例如，由于连接到板上的特定支座的存储器管芯，由支座的焊盘定义的地址经由设备选择引出线被传递到存储器设备上。

比较器将串行线路S0和S1上接收的地址与设备选择引脚上获得的地址进行比较。如果地址匹配，那么比较器输出360成为高电平。该输出通过芯片启用线CE222上的芯片启用信号的下降沿（未示出连接）被记时在地址匹配寄存器356中。这导致S-R寄存器358被设定成高电平，以使得输出DS也是高电平并且设备被选择。当地址不匹配时，DS将会是低电平并且设备没有被选择。

可以利用芯片启用电路***242将特定的存储器管芯与封装隔离。这可以通过将管芯与主芯片启用线隔离以禁用存储器管芯来完成，从而其保持未被选择。在不禁用存储器管芯的情况下，芯片启用电路***242简单地将经由主芯片启用线222接收的外部芯片启用信号直接传递给反相器368以控制门362。选择电路***在其正常模式下工作，以使得芯片启用信号启用时钟信号P/D来将串行线路S0和S1上的地址移位到移位寄存器352中。

如果可编程元件1不可信任或者可编程元件1指示存储器管芯有缺陷，那么将相应的存储器管芯与芯片启用线222隔离。门362被成为低电平的主芯片启用信号启用。相应地，电路***242可以在线370上驱动高电平信号来代替通常将在其上被传递的芯片启用信号。如上所述，如果存储器管芯确定可编程元件1不可信任，那么电路***242也可以在线370上驱动高电平信号来代替通常在其上被传递的芯片启用信号。以这种方式，不管由芯片启用线上的主机还是控制器提供的外部芯片启用信号如何，门都将保持关闭并且时钟信号都将不能启用移位寄存器352来接收串行线路S0和Sl上的唯一的芯片地址。通过禁用输入移位寄存器352，将相应的存储器管芯禁用，并且将独立于芯片启用信号而维持该状况。

可以利用可编程设备选择电路***240来对针对封装中的特定的存储器管芯的唯一的芯片地址重新编程。当可编程电路***处于其初始的工作状态时，将设备选择输入引脚连接到在其上直接将信号传递给比较器240的可编程设备选择电路***。第一熔丝可以存储单个位以指示在设备选择引脚上接收的芯片地址将要被撤消。当维护该位时，可编程设备选择电路***向比较器354提供不同的唯一的地址，由此撤消由物理接合提供的芯片地址。使用与唯一的芯片地址中的位的数目对应的若干个熔丝来提供不同的地址。例如，熔丝的初始电阻状态可以对应于逻辑‘0’并且编程的低电阻状态可以对应于逻辑‘1’，或者熔丝的初始电阻状态可以对应于逻辑‘1’并且编程的低电阻状态可以对应于逻辑‘0’。可以选择性地调节地址熔丝以存储新的芯片地址。接着可编程电路***会将总线364上的该地址提供给比较器。同样，在封装之后将用新的唯一的芯片地址给存储器管芯重新编程。

图7是一个实施方式中的可编程设备选择电路***240的示意图。ROMRD定时信号和第一ROM熔丝（被称为选择熔丝）的输出被提供给门420。当定时信号ROMRD成为高电平时，将来自可编程元件1的数据提供给门。在图7中，如果可编程元件1不可信任或者如果指示存储器管芯有缺陷，那么信号CADD_ROM可以是高电平。如果CADD_ROM是低电平，那么门420的输出保持低电平并且触发器424的输出是低电平。如果CADD_ROM是高电平，那么门420的输出成为高电平并且或门输出422成为高电平。接着，响应于定时信号i_RRD和o_RRD，触发器424的输出CADD_SEL成为高电平。

使用图7中的电路***的下面部分来选择由焊盘接合提供的原始的芯片地址或者由可编程电路***提供的编程的地址。第一复用器MUX1426接收针对芯片地址的第一位的两个输入CADD0_ori和CADD0_ROM。CADD0_ori是来自接合焊盘的针对芯片地址的第一位的信号。CADD0_ROM是来自第一ROM熔丝的针对第一地址位的信号。第二复用器MUX2428接收针对芯片地址的第二位的两个输入CADD1_ori和CADD1_ROM。CADD1_ori是来自接合焊盘的针对芯片地址的第二位的信号。CADD1_ROM是来自第二ROM熔丝的针对第二地址位的信号。如果对应于用于可编程设备选择电路***的未编程的选择ROM熔丝，CADD_SEL是低电平，那么从复用器提供原始的芯片地址。MUX1根据焊盘接合（CADD0_ori）提供对于芯片地址的第一位的输出CADD0，MUX2根据焊盘接合（CADD2_ori）提供对于芯片地址的第二位的输出CADD1。如果CADD_SEL是高电平，从而对应于编程的元件1不可信任或者指示存储器管芯有缺陷，那么提供来自ROM熔丝中的每一个ROM熔丝的编程的芯片地址。MUX1在输出CADD0上提供来自第一地址ROM熔丝的CADD0_ROM值，MUX2在输出CADD1上提供来自第二地址ROM熔丝的CADD1_ROM值。

图5至图7的示例性的实施方式利用两位地址。相应地，复用器接收两个输入，并且使用两个ROM熔丝来替换芯片地址。如果针对芯片地址使用更多的位，那么可以使用附加的ROM熔丝用于附加的地址位。

图8是生成启用/禁用存储器管芯的控制信号的工艺的一个实施方式的流程图。工艺可以在POR时由每个存储器管芯进行。在步骤802中，进行校验和测试。这是图4的步骤704的一个实施方式。校验和测试可以在存储器管芯的存储器阵列206的一些区域进行。这可以是闪存存储器阵列，例如NAND、NOR等。存储器区域可以用于存储操作参数。请注意，存储器阵列的这个区域包含可编程元件1。因此，可编程元件1可以是一个或更多个闪存存储单元。

在一个实施方式中，校验和测试按如下进行。请注意，在该示例中，针对所写入的实际数据的每个字节，写了一个字节的补充。这样，可以读取用于存储操作参数的存储器阵列的区域中的每个字节的数据。接着，将实际数据的每个字节与存储其补充的字节进行比较。请注意，可以进行很多其他类型的校验和测试。如果存储器阵列的区域通过了校验和测试，那么可编程元件1可信任。否则，可编程元件1不可信任。请注意，在其他实施方式中，进行了其他测试以确定可编程元件1是否可信任。

如果校验和测试失败，那么确定可编程元件1不可信任。因此，在步骤806中生成了控制信号CE_failsafe。例如，CE_failsafe被设定成高电平。参考图5的电路对这个信号进行过讨论。请注意，CE_failsafe会撤消外部芯片启用信号（CE）。这将有效地禁用存储器管芯。在一个实施方式中，信号CADD_ROM也被设定成高电平（参见图7）。

如果通过了校验和测试，那么在步骤808中，确定可编程元件1是否指示存储器管芯是否有缺陷。如上所述，在该实施方式中，可编程元件1可以处在被执行了校验和测试的存储器区域内。请注意，在其他实施方式中，不要求可编程元件1是闪存存储单元。

如果可编程元件1指示存储器管芯有缺陷，那么在步骤810中生成控制信号CE_force。参考图5对该信号进行过讨论。如上所述，信号CE_force将有效地撤消外部芯片启用信号CE。还需要注意的是，在这种情况下不生成信号CE_failsafe。在一个实施方式中，信号CADD_ROM也被设定成高电平（参见图7）。

如果可编程元件1指示存储器管芯没有缺陷，那么在步骤812中不生成信号CE_force。例如，将CE_force设定成低电平。还需要注意的是，在步骤812中不生成信号CE_failsafe。例如，将CE_failsafe设定成低电平。因此，没有撤消外部芯片启用信号CE。因此，允许外部芯片启用信号CE启用存储器管芯。在本文中，这被称为“不禁用存储器管芯”。也就是说，应该理解的是通过不禁用存储器管芯，外部芯片启用信号CE控制存储器管芯是否被启用。在一个实施方式中，在步骤812中将信号CADD_ROM设定成低电平（参见图7）。

图9是如图3中描绘的非易失性存储器***的另一视图，图9示出了一些实现中可以包括的附加的组成部分。存储器设备510包括一个或更多个存储器管芯或者芯片512。存储器管芯512包括存储单元206的二维阵列、控制电路***520以及读/写电路530A和读/写电路530B。在一个实施方式中，各种***电路对存储器阵列206的访问以对称的方式在阵列的相对侧上实现，以使得每个侧上的访问线和电路***的密度减少了一半。读/写电路530A和读/写电路530B包括允许存储单元页被并行地读取或者编程的多个感应块550。存储器阵列206可以通过字线经由行解码器540A和行解码器540B以及通过位线经由列解码器542A和列解码器542B进行寻址。在通常的实施方式中，控制器544被包括在与一个或更多个存储器管芯512相同的存储器设备510（例如可移动存储卡或者封装）中。命令和数据经由线532在主机与控制器544之间进行传送以及经由可以是设备总线220的线534在控制器与一个或更多个存储器管芯512之间进行传送。

控制电路***520与读/写电路530A和读/写电路530B协同工作以在存储器阵列206上进行存储器操作。控制电路***210包括状态机522、片上地址解码器524以及电源控制模块526。状态机522提供存储器操作的芯片级控制。片上地址解码器524提供主机或者存储器控制器使用的地址与解码器540A、解码器540B、解码器542A和解码器542B使用的硬件地址之间的地址接口。电源控制模块526控制存储器操作过程中对字线和位线的电源和电压供应。

在一个实施方式中，选择电路***230是控制电路***520的一部分。控制电路***可以形成状态机的一部分或者可以是独立的电路组成部分。同样，电路***240和电路***242也可以包括在控制电路***和状态机中。请注意，存储器阵列206可以包含可编程元件1。

一个实施方式包括一种方法，该方法包括确定存储器管芯上的用于指示存储器管芯是否有缺陷的可编程元件是否可信任，并且如果可编程元件不可信任，那么将提供给该存储器管芯的芯片启用信号撤消。该存储器管芯是存储器封装中的多个存储器管芯中的第一存储器管芯。

一个实施方式包括一种非易失性存储设备，该非易失性存储设备包括多个存储器管芯。每个存储器管芯具有从存储器管芯之外接收外部芯片启用信号的芯片启用输入、用于存储对存储器管芯是否有缺陷的指示的可编程元件以及与芯片启用输入进行通信的电路。如果可编程元件不可信任，那么电路撤消外部芯片启用信号。

一个实施方式包括制造非易失性存储的方法，该方法包括以下步骤。将多个非易失性存储器管芯封装在存储器封装中。每个存储器管芯具有用于存储对存储器管芯是否有缺陷的指示的可编程元件。确定存储器封装中的每个存储器管芯是否有缺陷。该确定是在将多个非易失性存储器管芯封装在存储器封装中之后进行的。确定针对每个单个存储器管芯的可编程元件是否可信任。将对存储器管芯是否有缺陷的指示存储在可编程元件可信任的每个存储器管芯的可编程元件中。存储器管芯上的电路***被配置成对于可编程元件不可信任的任何存储器管芯，在通电复位时将该存储器管芯禁用。请注意，该电路***的配置可以在封装之前进行。存储器管芯上的电路***被配置成可编程元件可信任并且指示存储器管芯有缺陷的任何存储器管芯，在通电复位时撤消对存储器管芯的芯片启用信号。请注意，该电路***的配置可以在封装之前进行。

一个实施方式包括非易失性存储设备，该非易失性存储设备包括多个存储器管芯。单个存储器管芯具有一个或更多个闪存存储器阵列、从存储器管芯之外接收外部芯片启用信号的芯片启用输入以及用于存储对存储器管芯是否有缺陷的指示的闪存存储器区域。单个存储器管芯也具有与芯片启用输入进行通信的电路，该电路被配置成如果闪存存储器区域未能通过功能性测试，那么在通电复位时撤消外部芯片启用信号以禁用存储器管芯。

出于例示和描述目的，已经呈现了在前的实施方式的详细描述。不是意在穷举或将本发明限制为所公开的实施方式的精确形式。鉴于上面的教导，许多更改和变化是可能的。选择所描述的实施方式，以最好地说明原则和其实际应用，从而使得本领域其他技术人员最好地利用多种实施方式并且考虑适用于具体应用的各种更改。本发明的范围意在由所附权利要求限定。

Claims (15)

1.一种方法，包括：

确定存储器管芯上的用于指示所述存储器管芯是否有缺陷的可编程元件是否能够被信任（704），所述存储器管芯是存储器封装中的多个存储器管芯中的第一存储器管芯；以及

如果所述可编程元件不能够被信任，则撤消提供给所述第一存储器管芯的芯片启用信号（706）。

2.根据权利要求1所述的方法，还包括：

如果所述可编程元件能够被信任并且如果所述可编程元件指示所述存储器管芯有缺陷，则撤消对所述第一存储器管芯的所述芯片启用信号。

3.根据权利要求1或2所述的方法，其中，所述可编程元件是所述第一存储器管芯上的存储器区域，所述确定所述可编程元件是否能够被信任包括：

确定所述第一存储器管芯上的所述存储器区域是否通过了功能性测试。

4.根据权利要求3所述的方法，其中，所述确定所述第一存储器管芯上的所述存储器区域是否通过了功能性测试包括：

确定所述第一存储器管芯上的所述存储器区域是否通过了校验和测试。

5.根据权利要求3或4所述的方法，其中，所述确定所述第一存储器管芯上的所述存储器区域是否通过了功能性测试是在通电复位时进行的。

6.根据权利要求1至5中任一项所述的方法，其中，所述撤消所述芯片启用信号包括生成在所述第一存储器管芯内部的内部芯片启用信号，所述内部芯片启用信号将提供给所述第一存储器管芯的外部芯片启用信号撤消。

7.根据权利要求6所述的方法，还包括给所述多个存储器管芯中的每一个存储器管芯提供所述外部芯片启用信号。

8.一种非易失性存储设备，包括：

多个存储器管芯（202），每个所述存储器管芯具有：

从所述存储器管芯之外接收外部芯片启用信号的芯片启用输入（222）；

用于存储对所述存储器管芯是否有缺陷的指示的可编程元件（1）；以及

与所述芯片启用输入进行通信的电路（242），如果所述可编程元件不被信任，则所述电路撤消所述外部芯片启用信号。

9.根据权利要求8所述的非易失性存储设备，其中，如果所述可编程元件被信任并且所述可编程元件指示所述存储器管芯有缺陷，则所述电路撤消所述外部芯片启用信号。

10.根据权利要求8或9所述的非易失性存储设备，其中，所述多个存储器管芯的芯片启用输入被电连接。

11.根据权利要求8至10中任一项所述的非易失性存储设备，其中，所述可编程元件是在成型工艺和封装工艺之后能够被写入的ROM熔丝。

12.根据权利要求8至10中任一项所述的非易失性存储设备，其中，所述可编程元件是非易失性存储区域。

13.根据权利要求12所述的非易失性存储设备，其中，所述电路能够通过确定所述非易失性存储区域是否通过了功能性测试来确定所述可编程元件是否能够被信任。

14.根据权利要求12所述的非易失性存储设备，其中，所述电路能够通过确定所述非易失性存储区域是否通过了校验和测试来确定所述可编程元件是否能够被信任。

15.一种非易失性存储设备，包括：

多个存储器管芯（202），每个所述存储器管芯具有：

从所述存储器管芯之外接收外部芯片启用信号的芯片启用输入（222）；

装置（1），用于存储对所述存储器管芯是否有缺陷的指示；以及

装置（242），用于如果所述可编程元件不被信任，则撤消所述外部芯片启用信号。

Images