CN112041927A - 具有低功率操作的多管芯模块 - Google Patents

具有低功率操作的多管芯模块 Download PDF

Info

Publication number
CN112041927A
CN112041927A CN201980028766.1A CN201980028766A CN112041927A CN 112041927 A CN112041927 A CN 112041927A CN 201980028766 A CN201980028766 A CN 201980028766A CN 112041927 A CN112041927 A CN 112041927A
Authority
CN
China
Prior art keywords
die
voltage
module
block
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980028766.1A
Other languages
English (en)
Inventor
D·E·菲施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Invensas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas LLC filed Critical Invensas LLC
Publication of CN112041927A publication Critical patent/CN112041927A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种用于多个管芯的模块。该模块可包括一组管芯，该组管芯包括具有第一电压块的第一管芯和具有第二电压块的第二管芯。该模块还可包括电连接该第一管芯和该第二管芯的互连件。该第一管芯中的电源生成在非活动模式中被启用，而该第二管芯中的电源生成被禁用。当该第二管芯处于活动模式时，该第二管芯中的该电源生成可被启用。该第一管芯可向该第二管芯发送启用信号以启用该第二管芯。在该非活动模式中，该第一管芯可向该第二管芯提供电源。当该模块处于自刷新模式时，该第一管芯可以向该第二管芯发送自刷新定时命令。

Description

具有低功率操作的多管芯模块
相关申请的交叉引用
本专利申请要求于2018年4月30日提交的标题为“具有低功率操作的多管芯模块(MULTI-DIE MODULE WITH LOW POWER OPERATION)”的美国临时专利申请号62/664,728的优先权，该专利申请的全部内容据此以引用方式并入本文。
背景技术
技术领域
本公开整体涉及管芯模块，并且更具体地讲，涉及允许低功率操作模式的多管芯模块。
发明内容
在多管芯配置中，诸如堆叠存储器管芯(例如，动态随机存取存储器或DRAM)，每个管芯可使用电压调节电路来生成一个或多个内部电源，通常与电荷泵和其他电压控制电路组合。期望在所有管芯之间分配电源以允许制造相同的管芯，并且避免由于来自外部电源的路径差异而引起的电压差异。
附图说明
图1是根据一个实施方案的组织在模块中的一组器件的示意图，该模块包括第一半导体器件至第五半导体器件。
图2是根据一个实施方案的包括第一半导体器件至第五半导体器件的模块的示意图。
图3A是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***的图。
图3B是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***的图。
图3C是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***的图。
图4是示出包括在与图1和图2所示的模块类似的模块中的***的图。
图5A示出了根据一个实施方案的包括在模块中的器件的电路。
图5B示出了根据一个实施方案的包括在模块中的器件的电路。
图6A示出了被指定为主器件的器件中的图3A的***。
图6B示出了从器件中的具有来自其命令解码器的非操作(NOP)命令的指令的***。
图6C示出了从器件中的具有来自其命令解码器的存储库激活命令的指令的***。
图7示出了用于通过信号互连件而连接的一组器件中的自刷新模式(SRM)的***的图。
图8示意性地示出了根据一个实施方案的用于操作的逻辑。
图9示出了模块的示意性侧视图。
具体实施方式
虽然出于上述原因期望单独的内部电源，但此类布置增加了功率消耗。因此，需要减小分组管芯(诸如存储器芯片)之间的功率消耗。
本文所公开的各种实施方案涉及具有内部电压电路块的多个管芯，该内部电压电路块可用于保持电源电平以使得产品满足功能和/或参数规范。功能规范的示例可包括读取和写入延迟、数据输出频率、数据保留时间、建立和保持时间、对温度的功能操作等。参数规范可包括待机功率、有功功率、输入和输出电平等。
电压电路块(在本文中也称为电压块)可包括电压调节器和/或电压发生器电路(诸如电荷泵)以生成处于与外部源不同的电平或只是比外部源更稳定的电压。电压块可具有彼此紧邻的调节器和电压生成电路，或者它们可分布在单独管芯上。
本文所公开的实施方案对于封装中的分组管芯(诸如以堆叠管芯配置的模块)而言可为特别有益的。非限制性示例包括存储器模块，该存储器模块包括堆叠存储器，诸如动态随机存取存储器(DRAM)芯片。然而，应当理解，本文所公开的实施方案还可有益于以任何其他方式连接的管芯，具体地但不排他地有益于模块(例如，多芯片模块或MCM)中的共同封装管芯。
如上所述，可能期望在多个分组芯片之间具有分布式功率调节。在某些具体实施中，芯片对应于具有相同设计或部件号的半导体管芯。然而，即使在非活动模式(诸如待机操作模式和/或睡眠模式)期间，功率调节块也可消耗功率，这一般并且具体地对于当今的移动和可穿戴市场是引人关注的。例如，在堆叠管芯存储器模块的情况下，当每个管芯上的许多电压块(例如，泵和/或调节器)在非活动模式期间消耗功率时，在非活动模式(例如，待机模式、睡眠模式等)期间的电流消耗可以是对电池的相对较大的负担。
因此，在本文教导的实施方案中，一组多个管芯中的一个或多个管芯可被指定为在某些操作模式中提供该组中的其余管芯或该组中的子集的至少一些功能。例如，管芯可被指定为主管芯，并且其余管芯或它们的子集可用作处于非活动模式的从管芯。术语“主”在本文中用于被配置或指定为将其电压块保持在活动模式的管芯，而该组中的其他管芯处于非活动模式，在非活动模式中消耗的功率小于在活动模式中消耗的功率。此类配置或指定可能以任何合适的方式提供，包括但不限于通过接口或总线利用主/从配置数据对管芯进行编程，控制熔断器和/或反熔断器，和/或任何其他合适的配置方案。
在一些实施方案中，主管芯的电压块可为主管芯和处于非活动模式的从管芯两者的操作提供电压。在一些实施方案中，主管芯可以除此之外或另选地向从管芯提供控制信号。活动模式和非活动模式可以指单个管芯，或者指管芯组(例如，模块，其可被共同封装)的状态。当管芯组处于非活动模式时，该组中的主管芯启用其电压块。因此，即使当主管芯所属的组处于非活动模式时，该主管芯也可被认为保持处于活动模式。因此，当从管芯可处于低功率模式或高功率模式时，主管芯可处于高功率模式。取决于非活动模式中的电源加载电平，主管芯中保持活动的电压块的数量可变化。技术人员将理解，在一些实施方案中，前述描述不排除主管芯在其他状况中具有其他模式，包括低功率模式或非活动模式。例如，在易失性存储器应用中不需要数据保留的情况下，可禁用主管芯的电压块。
在一些实施方案中，主管芯为非活动模式中的某些从管芯操作提供电压和/或向从管芯提供控制信号。在其他实施方案中，主管芯为某些从管芯操作提供电压，但在从管芯内处理针对此类操作的控制信号，诸如通过本地命令解码器。此类控制信号可启用和/或禁用组的其余部分或子集中的电压块。
例如，控制信号可在非活动模式(例如，待机模式、睡眠模式等)中禁用从管芯中的电压调节器，其中经调节电源上的功率汲取足够低，使得该组中的一个或多个管芯的电压块中的一者或多者可提供足够的控制(例如，校正电压电平、足够的电压稳定性等)以使经调节电源保持足够稳定，从而允许产品满足功能规范和参数规范。
类似地，控制信号可用于例如选择性地启用和/或禁用从管芯中的电荷泵和/或其他电压生成电路。例如，存储器模块可包括竖直堆叠的一组存储器管芯。每个存储器管芯可包括一个或多个内部电压块。在一个状况中(例如，非活动模式)，所指定的主管芯启用其内部电压块并且从管芯可禁用其内部电压块，使得其功率汲取在非活动模式中可显著减小。在一些实施方案中，电压块可包括多于一个电压调节/生成电路(例如，电压调节器、电荷泵等)。在另一个状况中(例如，活动模式)，从管芯的内部电压块可被启用以在本地为每个管芯提供内部生成的电压。
在一些实施方案中，模块可指定多于一个的主管芯，每个主管芯能够向一个或多个从管芯供应电压，至少对于非活动(或低功率)模式中的一些操作而言。启用和禁用从管芯的电压块的功能可在一些实施方案中由从管芯内的控制电路(例如，命令模块)处理，在其他实施方案中由来自主管芯的信号处理，和/或响应于由模块接收的命令来处理。主管芯可被配置为在非活动模式(例如，待机模式、睡眠模式、和/或任何其他低功率模式)中保持其电压块被启用。例如，如果管芯被指定为从管芯并且其接收无操作命令，则其可自动禁用其电压调节器和/或泵中的一些或全部，并且依赖于主管芯来提供电压控制和电压供应。因此，模块在待机模式或睡眠模式中消耗较少的功率，其中仅启用主管芯的电压块(例如，调节和生成电路)。
因此，模块在待机模式或睡眠模式中消耗较少的功率，其中启用主管芯的电压块(例如，调节和生成电路)并且禁用从管芯电压块中的一些或全部。在某些实施方案中，主管芯和从管芯在结构上相同，不同之处是由作为主管芯和从管芯的命名以及管芯之间的制造变化引起的任何差异。因此，当组(例如，模块)处于非活动模式时，主管芯可启用其电压块，而从管芯的至少一些对应电压块被禁用。
在一些实施方案中，主管芯可向从管芯提供一个或多个电源。例如，在非活动模式中，主管芯中的一者或多者可以启用其电压块中的一者或多者，并且从管芯可禁用电压块。在从管芯或模块保持在非活动模式时，主管芯的已启用电压块可向从管芯供应电压，该从管芯针对某些操作禁用电压块。
在一些实施方案中，主管芯可以响应于外部自刷新命令向从管芯提供刷新定时信号。在一些实施方案中，刷新定时信号可启用从管芯的电压块。在一些实施方案中，自刷新定时信号可伴随自刷新相关电源以执行从管芯的自刷新。
图1是组织在模块2中的一组器件的示意图，该模块包括第一半导体器件至第五半导体器件4a-4e。器件4a-4e中的每一者可表示半导体管芯。应当理解，模块可包括任何合适数量的半导体器件。因此，尽管在五个器件的上下文中示出，但在模块2中可包括更多或更少的器件。此外，尽管图2中未描绘，但可包括其他电路，诸如附加管芯、表面安装部件和/或集成无源器件。图1的模块2的外部虚线框可表示半导体器件直接或间接固定到的衬底(例如，层合物)。
模块2可以是共同封装的，具有或不具有其他器件(例如，处理器管芯)。在一些实施方案中，半导体器件4a-4e可包括存储器管芯(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存存储器等)，并且模块2可限定存储器模块。模块可包括信号互连件6、电源共享线7和外部互连件8。在某些操作中，信号互连件6和电源共享线7可与从管芯解耦。在一些实施方案中，可省略信号互连件，诸如其中外部(例如，来自处理器/控制器)和/或内部从命令执行电压块的启用和禁用的实施方案。
虽然通过与器件4a-4e的各个块的某些关系示意性地示出，但技术人员将会知道，线6-8可直接或间接地与器件4a-4e内的任何电路块通信，并且所示线6-8中的每一者可表示器件4a-4e中的每一者的多个线或引脚。
第一半导体器件至第五半导体器件4a-4e可分别包括第一控制电路至第五控制电路10a-10e。控制电路10a-10e中的一者或多者能够将控制信号(例如，针对调节器和/或电荷泵的操作命令、启用信号和禁用信号)传输到相同器件的其他块和/或其他半导体器件。第一半导体器件至第五半导体器件4a-4e中的每一者可包括一个或多个电压块11a-11e。在一些实施方案中，每个器件4a-4e的控制电路10a-10e可以能够将控制信号传送到相同管芯的电压块11a-11e，并且还可以能够例如沿着信号互连件6与其他器件传送信号。
因此，电源电路10a-10e各自能够启用已禁用的电压块11a-11e和/或禁用已启用的电压块11a-11e。在一些实施方案中，信号互连件6可包括用于发送控制信号的多个线(例如，多位总线)。电源共享线7可耦接到来自电压块11a-11e的输出。电源共享线7可包括用于例如调节的VDD、VPP(例如，用于存储器的字线升压的辅助电源)和反向偏置电压(用于偏置场效应晶体管或FET的本体)的多个导线，并且当禁用对应从电压块时可将电压从主管芯供应到从管芯以用于非活动模式中的操作。
如下文更详细地描述，在操作中，半导体器件4a-4e中的一者可被指定为主管芯。在一些实施方案中，启用/禁用指定从管芯的电压块11a-11e可由从管芯的命令解码器控制，任选地与外部信号(例如，来自中央控制处理器)组合，而不与指定主管芯通信。在其他实施方案中，对从电压块的启用/禁用的控制由主管芯控制电路处理。外部互连件8可用于从外部电源和处理器向模块2的半导体器件4a-4e供应功率和信号。
在一些实施方案中，电压块11a-11e可以是例如在内部调节电压分布的电压调节器和/或电荷泵。虽然为了说明的目的由每个器件的单个块表示，但技术人员将理解，内部电压块11a-11e可各自表示用于调节由操作电路在内部采用的不同电压的多个不同电路。
例如，如技术人员将理解，符合DDR4 SDRAM标准的存储器管芯可采用接地、VDD/VDDQ(例如，1.2V±60mV)、VCC2和VPP(例如，(例如，2.5V-125mV或+250mV)信号以用于各种存储器操作，其中的VPP可被调节到比供应给芯片的电压更低或更高的内部VPP电压。类似地，VDD可用于例如通过内部电压调节来生成一个或多个内部VDD电平。这些内部VDD电平可用于向存储器阵列、感测放大器(amp)和/或***电路供应电压。除此之外或另选地，内部生成的VDD电平可用作其他电源电压(诸如VPP内部)的调节的一部分。
电压块11a-11e可通过互连件7连接到其他半导体器件4a-4e。半导体器件4a-4e还包括操作电路，诸如存储器电路12a-12e。技术人员将理解，存储器电路12a-12e可包括趋于采用较高电压的逻辑电路(例如，数字CMOS逻辑)，以及趋于采用相对较低电压的存储器阵列和感测放大器，以及可保持在比感测放大器电压高约2-3倍的字线电压。
在半导体器件4a中，在活动模式中，电压块11a可向第一存储器电路12a提供内部电源电压。类似地，在半导体器件4b-4e中，电压块11b-11e可分别向第二存储器电路至第五存储器电路12b-12e提供内部电源电压。应当理解，在每个半导体器件中可存在其他电压块(未示出)，其中一些可在活动模式和非活动模式两者中启用。出于说明的目的，仅示出了在非活动模式中被禁用的那些电压块。
在一些实施方案中，半导体器件4a-4e中的一者(例如半导体器件4a)可被指定为主管芯，以用于通过信号互连件6启用/禁用模块中的电压块(或其部分)和/或通过电源共享线7向其他器件4b-4e提供电源。半导体器件4b-4e的其余部分或其余部分的子集可为从管芯。
在一些实施方案中，给定模块可包括多个主器件，每个主器件具有一个或多个从器件。在一些实施方案中，可在硬件级别选择主器件。例如，熔断器和/或反熔断器可包括在模块2中，以在制造商或客户端处对主器件进行硬连线指定。在一些实施方案中，熔断器和/或反熔断器在组装或测试期间可以是可编程的。例如，可在测试期间对配置重新编程，使得可基于市场和模块的相关联规范来设置不同配置(例如，叠堆中的主管芯的数量)。在其他实施方案中，可通过软件设置来选择主器件。例如，管芯指定器可根据模式寄存器中的设置来设置主器件，该模式寄存器可通过芯片接口或总线来编程。模式寄存器中的设置可由用户改变。
在一些实施方案中，每个管芯可在默认状况下作为从管芯运送，特别是在管芯批主要将成组互连(例如，堆叠)的情况下。在其他实施方案中，每个管芯可在默认状况下作为主管芯运送，特别是在管芯批主要将在没有直接互连下使用(例如，非堆叠)并且只有少数管芯将互连(例如，堆叠)的情况下。如本文其他地方所述，当器件或管芯通过相同过程制造并且不同之处仅在于命名为主或从(无论是通过软件还是硬件命名)时，出于本公开的目的，器件或管芯被认为是相同的。当然，不同管芯上的不同数据存储装置不被视为将其状态改变为相同的。
在操作期间，模块2可具有第一状况(例如，非活动模式)和第二状况(例如，活动模式)。在第一状况期间，可启用主器件的电压块并且可禁用从器件的一个或多个对应电压块。例如，当半导体器件4a被指定为主器件时，在第一状况中，仅第一电压块11a可被启用，而第二电压块至第五电压块11b-11e被禁用。
禁用电压块可需要禁用电压块的任何部分。例如，当禁用电压块的一个或多个调节器、一个或多个电压生成电路(诸如电荷泵)、或调节器与电压生成电路的组合时，认为电压块被禁用。已禁用电路减小其功率消耗，因此，已禁用电压块在非活动(例如，睡眠或待机)模式中与已启用电压块相比消耗更少的功率。例如，静态功率耗散和晶体管泄漏电流可在非活动模式中减小。
常规地，睡眠模式或待机模式包括禁用一些电压块，但睡眠或待机芯片中的其他电压块保持活动以便能够在非活动模式期间处理某些功能，诸如刷新。然而，根据一些实施方案，与常规睡眠模式或待机模式相比，从管芯中的更多数量和/或不同类型的电压块可在非活动模式中被禁用，因为在非活动模式中，来自主管芯4a的电压供应(比沿着外部线8的外部供应电压更高、更低或更稳定)可促进这些功能。
在第二状况中，可启用器件4a-4e的全部或子集。在第一状况期间，在一些实施方案中，电压块11a-11e中的一者或多者或者电压块11b-11e的一个或多个已禁用部分可被控制为进行启用。在各种实施方案中，从器件4b-4e可从相应的控制电路10b-10e或第一控制电路10a接收运算放大器控制信号。例如，运算放大器控制信号可用于启用包括运算放大器的电压调节器(例如，低压差调节器或LDO)。在第一状况中禁用电压块11b-11e中的一者或多者可为有益的，因为电压块11b-11e趋于在非活动模式(如待机模式)中汲取电流并消耗功率，并且在模块2处于非活动模式时禁用从电压块11b-11e可减小功率消耗。
在各种实施方案中，当例如从存储器电路12b-12e中的一者或多者需要电流负载以保持超过第一阈值负载值的电压电平时，主器件4a的第一电压块11a可向从存储器电路12b-12e供应功率。第一阈值负载值可至少部分地取决于来自从管芯4b-4c的电压块(未示出)的电压供应而变化，该电压块在非活动模式中保持启用，可在非活动模式中提供功率。
在一些实施方案中，当禁用从器件的所有电压块时，第一阈值可为零。作为更简单的示例，在非活动模式下，当第二存储器电路12b需要低于第一阈值的电流负载电平时，从管芯4b的已启用电压块(未示出)可向第二存储器电路12b提供内部生成电源。在非活动模式中，当第二存储器电路12b需要介于第一阈值和第二阈值之间的电流负载值时，主电压块11a可向第二存储器电路12b提供电源。第二阈值可以是主电压块11a可向第二存储器电路12b提供的电流电平。当第二存储器电路12b需要超过第二阈值的电流负载值时，可启用第二电压块11b，这使得第二器件4b处于活动模式。应当理解，任何一个或多个半导体器件4a-4e可被指定为主器件。
因此，图1的半导体器件4a-4e可以是结构上相同的器件。在一些实施方案中，在模块2中具有相同的半导体器件可为有益的。例如，从制造的观点来看，制造相同的管芯比制造不同的管芯更具成本效益。另外，可以更容易地组织器件的库存，并且在模块中的一个器件发生故障的情况下，可将另一个器件指定为主器件。然而，在一些实施方案中，模块中的器件或管芯可包括不同的器件，例如其中主器件被制造成具有与从器件不同的配置。
在一些实施方案中，刷新命令可触发从半导体器件4b-4e的电压块11b-11e被启用。在一些实施方案中，刷新命令可启用电压块11b-11e的部分或整体电压块。在一些实施方案中，存储库激活命令可触发从半导体4b-4e的电压块11b-11e被启用。在一些实施方案中，读取激活命令可触发从半导体4b-4e的电压块11b-11e被启用。在一些实施方案中，写入激活命令可触发从半导体4b-4e的电压块11b-11e被启用。在一些实施方案中，预充电激活命令可触发从半导体4b-4e的电压块11b-11e被启用。然而，当例如外部供应电压足够稳定并且处于合适电平以执行此类命令，和/或此类命令需要低于第一阈值的电流负载值时，这些命令中的一者或多者可不触发从器件4b-4e的电压块11b-11e被启用。
可电耦接到电压块11a-11e的电源共享线7可承载参考电压供应以及生成的和/或调节的电源电压。当禁用电压块时，已禁用电压块可与电源共享线7电解耦，使得从电源共享线7的角度来看，电压块为高阻抗节点。主器件电压块11a可主动驱动电源共享线7。
在一些实施方案中，电压块11a-11e可包括内部电源，诸如生成经调节电压并向存储器电路12a-12e提供经调节电压的线性电压调节器。例如，电压块11a-11e可包括低压差(LDO)电压调节器。在一些实施方案中，电压块11a-11e可包括一个或多个电压修改电路(诸如电荷泵)，其向管芯中的其他电路提供相对于由外部或内部电源生成的电压升高或降低的电压，如下文相对于图2所述。例如，电压块11a-11e可包括线性电压调节器和电荷泵两者，该电荷泵从线性电压调节器接收经调节电压并输出泵电压。
在一些实施方案中，电压块11a-11e可各自包括多个电压发生器或电压调节器，诸如针对VPP的电压调节器和针对VBB的电压调节器。在一些实施方案中，电压块11a-11e可包括电压发生器，该电压发生器包括功率消耗振荡器、电荷泵电路和/或运算放大器(例如，用于在LDO调节器中提供负反馈)中的至少一者。
在一些实施方案中，电压块11a-11e可包括参考电路，该参考电路可产生与器件上的加载、电源变化、温度变化和/或时间流逝无关的恒定电压。参考电路可包括功率消耗运算放大器、分压器、电流镜和/或带隙电路中的至少一者。此外，在一些实施方案中，可使用经调节电源(诸如VDD内部)来调节不同经调节电源(诸如VPP、VBB或V位线预充电)的电压。
图2是包括第一半导体器件至第五半导体器件4a-4e的模块2的示意图。第一半导体器件至第五半导体器件4a-4e中的每一者包括功率控制电路10a-10e、电压块，该电压块包括线性电压调节器20a-20e和电荷泵22a-22e。例如，线性电压调节器20a-20e可以是低压差(LDO)电压调节器或其他常见形式的内部电源调节电路。
除非另外指明，否则图2的部件与图1所示的类似编号的部件相同或大致类似。应当理解，模块2可包括任何合适数量的半导体器件。在一些实施方案中，半导体器件4a-4e可包括存储器管芯(诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存存储器等)，并且模块2可限定存储器模块。
模块可包括信号互连件6、第一电源共享线7a和第二电源共享线7b以及外部互连件8。在一些实施方案中，信号互连件6可包括一个或多个耦接线以根据需要单独控制电压调节器20a-20e和/或电荷泵22a-22e中的一者或多者。包括信号互连件6的耦接线可承载包括命令(诸如预充电、存储库激活、刷新等)的信号，和/或寻址指示一个或多个管芯被寻址的信息的信号。信号可由经由外部互连件8到模块的外部命令产生。外部互连件8可用于从外部电源向第一半导体器件至第五半导体器件4a-4e供应功率。
线性电压调节器20a-20e处生成的经调节电压可耦接到第一电源共享线7a并且耦接到电荷泵22a-22e和/或存储器电路12a-12e，这取决于所需的电流负载水平。在一些实施方案中，第一电荷泵至第五电荷泵22a-22e可从线性电压调节器20a-20e接收经调节电压，并且生成经修改电压并向存储器电路12a-12e提供经修改电压。然而，在一些其他实施方案中，电荷泵22a-22e可直接接收由外部电源设置的电压，并且生成泵电压并将泵电压提供给存储器电路12a-12e。在一些实施方案中，在电荷泵22-22e中的一者或多者中生成的经修改电压可通过第二电源共享线7b共享给模块2中的其他器件。因此，在一些实施方案中，可省略内部线性电压调节器。
在半导体器件4a中，线性电压调节器20a可向第一电荷泵22a和/或第一存储器电路12a提供经调节电压。第一电荷泵22a可向第一存储器电路12a提供泵电压。类似地，在半导体器件4b-4e中，线性电压调节器20b-20e可分别向第二电荷泵至第五电荷泵22b-22e和/或向第二存储器电路至第五存储器电路12b-12e提供第二经调节电压至第五经调节电压。第二电荷泵至第五电荷泵22b-22e可分别向第二存储器电路至第五存储器电路12b-12e提供泵电压。
例如，在半导体器件4a被指定为模块2的主器件的实施方案中，在第一状况(例如，非活动模式)中，线性电压调节器20a和/或电荷泵22a可被启用，而线性电压调节器20b-20e和/或电荷泵22b-22e被禁用。在从第一状况转变为第二状况(例如，活动模式)时，在一些实施方案中，可发送来自功率控制电路10b-10e的启用信号或激活信号以分别启用线性电压调节器20b-20e和/或分别启用电荷泵22b-22e中的一者或多者。主器件4a的线性电压调节器20a和/或电荷泵22a可在第一状况(例如，非活动模式)中保持活动。在第一状况中(例如，当整个模块2处于非活动模式时，或者当执行不在主器件4A的内部生成电源上显著地施加负载的命令时)，禁用电压调节器20b-20e和/或电荷泵22b-22e中的一者或多者可以是有益的。在此类状况期间禁用线性电压调节器20b-20e和/或电荷泵22b-22e中的一者或多者(单独地或一起)可减小电流消耗。应当理解，任何一个或多个半导体器件4a-4e可被指定为主器件，并且在一些实施方案中，模块内可存在多于一个指定主器件。
在一些实施方案中，所有从线性电压调节器20b-20e可被禁用，并且主线性电压调节器20a可控制电荷泵22a-22e。在此类实施方案中，电压调节器20b-20e可与电荷泵22b-22e解耦，并且主线性电压调节器20a和电荷泵22b-22e经由第一电源共享线7a电耦接。
图3A是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***30的图。***30可分别驻留在半导体器件4a-4e的控制电路10a-10e中的每一者内。
***30包括模式寄存器32、管芯指定器34和命令解码器36，其包括在每个器件中。为了方便起见，将参考图1的部件。如图3A所示，例如，模式寄存器32可包括管芯指定器34，其用于将模块2中的半导体器件4a-4e指定为主器件或从器件。
在图3A中，示出了管芯指定器34输出将器件指定为从器件的逻辑电平1，并且可在待机模式中禁用器件的电压块。因此，与门的输出在图3A所示的***30中被标记为VDISABLE。另一方面，如果管芯指定器34输出逻辑电平0，则器件被指定为主器件，并且其电压块默认保持被启用。虽然已经描述了各种逻辑电平的示例，但其他具体实施也是可能的，诸如使用相反或反转逻辑的配置。
模式寄存器32中的设置可由用户修改(例如，通过接口或总线)。在一些实施方案中，在主/从选择在硬件级别发生的情况下，可省略模式寄存器和管芯指定器。例如，熔断器和/或反熔断器可被包括在模块中以设置主器件，或者仅主器件可以包括可传输信号以启用/禁用从器件的控制电路。如本文所用，对结构上“相同”管芯的引用包括最初相同并且仅通过指定修改的管芯，无论是仅通过软件还是通过硬件改变(诸如熔断器或反熔断器修改)。电压块可包括内部电源，诸如线性电压调节器(诸如LDO电压调节器)和/或电压调节器(诸如电荷泵)。
在***30中，来自命令解码器36的命令可致使主器件启用或禁用器件中的电压块。例如，当命令解码器36接收用于在器件中执行刷新命令的信号时，命令解码器36可启用器件的电压块。例如，当器件的命令解码器36接收用于执行存储库激活命令的信号时，命令解码器36可启用该器件的相关电压块。因此，或门的输出在图3A所示的***30中被标记为VENABLE。当器件的命令解码器36接收用于执行读取命令的信号时，命令解码器36可启用该器件的相关电压块。当器件的命令解码器36接收用于执行写入命令的信号时，命令解码器36可启用该器件的相关电压块。当器件的命令解码器36接收用于执行预充电命令的信号时，命令解码器36可启用该器件的相关电压块。
然而，这些命令中的一者或多者在某些状况下可能无法启用从器件的电压调节器。例如，当外部供应电压和/或在主器件中调节/生成的内部电源可用于执行此类命令时，处于非活动模式的从器件的电压调节器可保持被禁用。例如，如图3A所指示，当电源的稳定性足以在与命令相关联的电流负载下维持产品性能时或者当在外部提供经调节电源时，读取、写入、预充电和非工作(NOP)命令可能无法启用电压调节器。
图3B是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***30的图。***30可驻留在半导体器件4a-4e的控制电路10a-10e中的每一者内。器件中包括的管芯指定器34将器件指定为主器件或从器件。当器件被指定为主器件时，管芯指定器34将指定信号作为逻辑“1”发送到第一逻辑门(例如，缓冲门40)，并且包括在器件中的电压块可被启用作为默认设置。因此，或门的输出在图3B所示的***30中被标记为VENABLE。当器件被指定为从器件时，管芯指定器34将指定信号作为逻辑“0”发送到第一逻辑门(例如，缓冲门40)，并且包括在器件中的电压块可在非活动模式中被禁用。
在图3B所示的***30中，包括在从器件中的命令解码器36可向第二逻辑门(例如，或门42)发送启用信号以启用已禁用电压块。图3B的***30包括默认值以使得指定从器件的命令解码器36不依赖于禁用信号，而是默认为在不存在需要启用的所选择命令(诸如如图所示的“刷新”和“存储库激活”)的情况下使相关电压块在非活动模式中保持被禁用，这可简化***30的结构。在非活动模式中，指定从器件可被配置为仅响应于所选择的命令，这可暂时启用相关电压块以实现这些功能。
图3C是示出在一个实施方案中的包括在与图1至图2所示的模块类似的模块中的***30的图。***30可驻留在半导体器件4a-4e的控制电路10a-10e中的每一者内。在图3C所示的***30中，与图3B的***30不同，管芯指定器34向或逻辑门42发送指定信号，从而省略图3C中存在的缓冲门40，这可简化***30的结构。当器件为主器件时，管芯指定器34可输出1，由此启用器件中的电压块。当器件为从器件时，管芯指定器输出0，使得在没有来自命令解码器的任何1输出的情况下，相关电压块在默认情况下被禁用。类似于图3B的实施方案，在非活动模式中，指定从器件可被配置为仅响应于所选择命令(诸如如图所示的“刷新”和“存储库激活”)，这可暂时启用相关电压块以实现这些功能。因此，或逻辑门42的输出在图3C所示的***30中被标记为VENABLE。
图4是示出包括在与图1和图2所示的模块类似的模块中的***31的图。应当理解，即使图4示出了具有三个器件4a-4c的***31，模块也可包括任何数量的器件。例如，模块可包括五个器件，其中一个器件类似于第一器件4a，并且四个相同器件类似于第二器件4b或第三器件4c。
第一管芯4a可包括将第一器件指定为主器件的模式寄存器32，以及可向其他器件4b、4c发送启用/禁用信号的命令解码器36。包括在主器件4A中的电压块11A可默认被启用。可通过信号互连件6发送启用/禁用信号。可通过启用/禁用来自命令解码器36的信号来启用/禁用从器件4b、4c的电压块11b、11c。例如，从器件4b、4c的电压块11b、11c可在第一状况(例如，非活动模式)中默认被启用，并且当接收高功率命令(例如，需要大于阈值的电流负载值的命令)时，命令解码器36可通过信号互连件6发送启用信号以启用从电压块11b、11c中的一者或多者。
在一些实施方案中，在低功率或非活动模式中，当命令需要等于或低于阈值的电流负载电平时，从器件4b、4c的电源可来自相应禁用电压块11b、11c的启用部分和/或通过电源共享线7来自对应主电压块11a以提供功率消耗电路(例如，存储器电路12b、12c)。
图5A示出了包括在模块2中的器件的电路38。此类电路38可设置在器件4a-4e中的每一者中，该器件在实施方案中具有相同的结构。电路38包括输入线41a、输出线41b、非门43(也称为反相器)、PMOS晶体管45、NMOS晶体管47、传输门49和电压块11。在一些实施方案中，传输门49可包括第一晶体管49a和第二晶体管49b。
在一些实施方案中，电路38可经由电源共享线7连接到包括在模块2中的其他器件。例如，当器件被指定为主器件时，输入线41a上的输入信号可默认为逻辑“1”。非门43接收为1的信号并输出为0的门输出。PMOS晶体管45在其栅极处接收门输出，从而接通PMOS晶体管45。也在第一晶体管49a的栅极处接收门输出，从而接通晶体管49a。可在NMOS晶体管47的栅极处接收启用信号，从而接通NMOS晶体管47。还可在第二晶体管49b的栅极处接收启用信号，从而接通晶体管49b。
因此，电压块11可在输出线41b处生成电源并输出电源。所生成的电源可经由电源共享线7发送到模块2中的其他器件。
当在对应于从器件的输入线41a处接收到输入信号从而进入非活动模式时，非门43接收为0的信号并且输出为1的门输出。PMOS晶体管45在其栅极处接收门输出，从而关断PMOS晶体管45。也在第一晶体管49a的栅极处接收门输出，从而关断第一晶体管49a。可在NMOS晶体管47的栅极处接收输入信号，从而关断NMOS晶体管47。还可在第二晶体管49b的栅极处接收输入信号，从而关断第二晶体管49b。因此，电压块11被禁用。传输门49可将电压块11与连接在电压块11下游的电压块电解耦，使得当在输入线41a处接收到输入信号时形成高阻抗节点。
在一些实施方案中，当在输入线41a处接收到启用信号作为对应于从器件进入活动模式的输入信号时，电路可能以类似于主器件的方式表现并且可启用电压块11。在此类实施方案中，输出线41b可耦接到电源共享线7。
在一些实施方案中，可在PMOS晶体管45的源极处提供外部电源。在一些实施方案中，可在NMOS晶体管47的源极处提供接地连接(例如，浮动接地连接等)。在一些实施方案中，可在PMOS 45的源极处提供正电压供应VDD，并且可在NMOS晶体管47的源极处提供负电压供应VSS。在一些实施方案中，电源共享线7可承载可伴随控制信号的所生成的电源。
在一些实施方案中，当电路38用于从管芯中时，电压块11可包括电压控制电路，该电压控制电路可由包括在从管芯中的电路38控制。例如，从管芯的电压控制电路可由电路38启用和/或禁用。
图5B示出了包括在模块2中的器件的电路38。此类电路38可设置在器件4a-4e中的每一者中，该器件在一些实施方案中具有相同的结构。电路38包括输入线41a、第一输出线41b、第一非门43、第二非门55、PMOS晶体管45、NMOS晶体管47、第一传输门49、第二传输门51、或门53、模式寄存器32和电压块11。在一些实施方案中，传输门49可包括第一晶体管49a和第二晶体管49b。在一些实施方案中，第二传输门51可包括第三晶体管51a和第四晶体管51b。
图5B的实施方案不同于图5A，使得当在从器件中的输入线41a处接收到启用信号时，来自电压块11的输出线41b可由第二传输门51解耦。例如，如相对于图5A所解释的，当在输入线41a处接收到启用信号作为输入信号时，第一非门43接收为1的输入信号，电压块11可在主器件中生成电源并在输出线41b处输出电源。输出电源可被提供给使用该电源的器件自身的内部电路。
当器件是主器件时，包括在器件中的模式寄存器32可将为1的输入信号发送到或门53，并且或门53可输出逻辑1。或门53的输出可由第二非门55接收，从而接通第三晶体管51a。或门53的输出也可由第四晶体管51b接收，从而接通第四晶体管51b。因此，第二传输门51可被接通以使得输出线41b与电源共享线7电耦接，并且因此在默认情况下，当从器件耦接到电压共享线7时，启用主器件以向从器件供应电压。
另一方面，当器件为从器件时，包括在器件中的模式寄存器32可向或门53发送逻辑0。或门53现在充当非门43的输出的缓冲器。当在输入线41a处接收的输入信号对于从器件为高(例如，启用电压块11)时，可关断第二传输门51，使得输出线41b与电压共享线7电解耦并且输出线41b耦接到已启用电压块11的输出。相反，对于从器件，当在输入线41a处接收的信号为逻辑0时，传输门51被启用并且输出线41b耦接到电源共享线7，并且输出线41b与已禁用电压块11解耦。
在一些实施方案中，电路38可应用于图2所示的线性电压调节器20a-20e和/或电荷泵22a-22e。当电路38应用于线性电压调节器20a-20e时，输入线41a可连接到对应的功率控制电路10a-10e，并且输出线41b可连接到电荷泵22a-22e和第一电源共享线7a。当电路38应用于电荷泵22a-22e时，输入线41a可连接到线性电压调节器20a-20e，并且输出线41b可连接到存储器电路12a-12e和第二电源共享线7b。
可在器件内部提供输入信号(例如，启用信号和禁用信号)。例如，在从器件中生成禁用信号，从器件可耦接电源共享线7以需要来自主器件的电源。更具体地，如相对于图5A解释的，当在输入线41a处接收到禁用信号时，非门43接收为0的信号，电压块11被禁用。或门53从非门43接收为1的输出信号。因此，当在输入线41a处接收到禁用信号时，电源共享线7与主器件和从器件两者中的输出线41b电耦接。
图6A至图6C示出了处于各种状况的图3A的***30。***30可驻留在半导体器件4a-4e的控制电路10a-10e中的每一者内，但图6A至图6C示出了在各种实施方案中的处于特定于从或主指定器件的不同状况的***。
具体地，图6A示出了被指定为主器件的器件中的图3A的***30。图6B示出了从器件中的具有来自其命令解码器36的非操作(NOP)命令的指令的***30。图6C示出了从器件中的具有来自其命令解码器36的存储库激活命令的指令的***30。除非另外指明，否则图6A至图6C的部件与图3A所示的类似编号的部件相同或大致类似。
参见图6A，***30可以包括第一或门至第三或门42a-42c，以及与非门44。因为图6A表示主器件的***30，所以管芯指定器34可以向与非门44发送0，使得无论通过第一或门42a从命令解码器36接收的任何信号如何，来自与非门44的输出总是1。该输出1保持第三或门42c的输出始终为1，这保持主电压调节器在默认情况下被启用。因此，或逻辑门42c的输出在图6A所示的***30中被标记为VENABLE。
参见图6B，与图6A一样，***30可以包括第一或门至第三或门42a-42c以及与非门44。因为图6B表示从器件的***30，所以管芯指定器34可以向与非门44发送1，使得当通过第一或门42a从其命令解码器36接收的信号为1时，来自与非门的输出将为0。当存在NOP命令时，命令解码器36向第一或门42a发送1，使得来自第一或门42a的输出为1。因此，与非门44从管芯指定器接收1并且从第一或门42a接收另一个1，并且将0输出到第三或门42c。因此，除非第三或门从第二或门42b接收1，否则从电压块被禁用。如图6A所示，在图6B的所示实施方案中，或逻辑门42c的输出在该操作场景中为1并且被标记为VENABLE。
参见图6C，与图6A和图6B一样，***30可以包括第一或门至第三或门42a-42c以及与非门44。因为它是从器件的***30，所以管芯指定器34可以向与非门44发送1，使得当通过第一或门42a从命令解码器36接收的信号为1时，来自与非门的输出将为0。当存在存储库激活命令(或需要高于阈值的电流负载值的任何其他命令)时，命令解码器36向第一或门42a发送0并且向第二或门42b发送1。因此，第三或门42c从第二或门42b和与非门44接收1并且输出1，从而启用从电压块。如图6A和图6B所示，在图6C的所示实施方案中，或逻辑门42c的输出在该操作场景中为1并且被标记为VENABLE。
图7示出了用于通过信号互连件6而连接的一组器件4a-4c中的自刷新模式(SRM)的***50的图。图7被示为仅具有三个器件4a-4c。然而，在一些实施方案中，***50可包括可由信号互连件6连接的任何数量的器件。每个器件4a-4c可包括命令解码器36a-36c、模式寄存器32a-32c、与门46a-46c、振荡器48a-48c和可编程延迟发生器54a-54c。
在图7的所示实施方案中，第一器件4a由模式寄存器32a指定为主器件。第二器件4b和第三器件4c由模式寄存器32b、32c指定为从器件。每个命令解码器36a-36c将为1的SRM命令信号输出到与门46a-46c。因为主器件4a的模式寄存器将为1的信号发送到与门46a，所以与门46a输出为1的振荡器启用信号。然而，对于从器件4b、4c，模式寄存器将0作为信号发送到与门46b、46c，从而使与门46b、46c的输出为0。因此，第一振荡器48a被启用，并且第二振荡器48b和第三振荡器48c被禁用。禁用从振荡器48b、48c可为有益的，因为它们不汲取功率。在一些实施方案中，***50还可包括振荡器48a-48c和可编程延迟发生器54a-54c之间的开关52a-52c。在从器件4b、4c中，开关52b、52c可隔离振荡器48a-48c和延迟发生器54b、54c。在一些实施方案中，开关52a-52c可包括N沟道栅极或任何高阻抗驱动器。
已启用的第一振荡器48a通过开关52a将为1的刷新信号经由互连件6输出到延迟发生器54a-54c。在一些实施方案中，可编程延迟发生器54b、54c可被省略或禁用，使得主延迟发生器54a经由互连件6向每个管芯4a-4c发送交错信号。在此类实施方案中，互连件6可包括多个线以将不同信号传送至不同器件。在一些实施方案中，主器件4A可发送具有地址信息的刷新信号。地址信息可包括不同器件4a-4c中的每次刷新的定时。
图8示意性地示出了根据一个实施方案的用于操作的逻辑。命令解码器36可将命令信号发送到第一或门42a、第二或门42b和/或与门46。例如，命令解码器36可向与门46发送自刷新模式(SRM)命令信号。对于被指定为主器件的器件，SRM命令可启用SRM振荡器48并向可编程延迟发生器54发送信号。在一些实施方案中，如果器件是从器件，则振荡器可被禁用并且可与信号互连件6解耦。
可编程延迟发生器54可由起源于主器件中的启动刷新命令启动。可编程延迟发生器54可控制器件的自刷新的定时并且可被编程为使得可确定地设置模块中的管芯的刷新事件。例如，延迟发生器54可被编程为确保刷新事件在时域中间隔开以使功率骤增最小化。来自主器件的启动刷新命令还可向第一或门42a发送启用信号。启用信号启用电压调节器20和电荷泵22。
在一些实施方案中，来自电压调节器20的经调节电压和来自电荷泵22的经修改电压可通过第一电源共享线7a和第二电源共享线7b与其他器件共享。如果器件由模式寄存器32指定为主器件，则电荷泵22可在默认情况下通过第三或门47启用。在一些实施方案中，功率需求命令的子集还可通过第三或门47启用电荷泵22。一个或多个功率需求命令可由信号互连件6或在类似于图2的第一电源共享线7a和第二电源共享线7b的位置处连接器件的其他信号线承载。
命令解码器36可发送用于存储库激活命令、功率需求命令和/或刷新命令的信号。与SRM命令信号相反，这些信号可不被发送到与门46。信号可被发送到第二或门42b。信号可接通电压调节器20。
图9示出了模块2'的示意性侧视图。所示的模块2'包括竖直堆叠的堆叠半导体器件4a'-4n'(例如，存储器管芯)。模块2'可包括任何数量的半导体器件。在一些实施方案中，堆叠半导体器件4a'-4n'可以是相同的。半导体器件4a'-4n'可通过互连件(未示出)电耦接。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯，该组结构相同的管芯具有第一管芯和第二管芯。该第一管芯包括第一电压块并且该第二管芯包括第二电压块。该模块还包括互连件，该互连件电连接该第一管芯和该第二管芯。该第一电压块在第一状况中被启用，其中该第二电压块在该第一状况中被禁用。该第一管芯和该第二管芯在第二状况中被启用。
在一个实施方案中，该第一电压块和该第二电压块可操作以提供电压调节或电压生成中的至少一者。
在一个实施方案中，该第二管芯还包括第二控制电路。
在一个实施方案中，该模块还包括功率互连件，该功率互连件被配置为向该第二管芯提供外部调节功率。
在一个实施方案中，该第一电压块包括第一线性电压调节器并且该第二电压块包括第二线性电压调节器。
在一个实施方案中，该第一电压块包括第一电荷泵并且该第二电压块包括第二电荷泵。该第一管芯可被配置为在该第二状况中向该第二管芯提供启用信号以启用该第二电荷泵。该第二电压块可被禁用以使得该第二调节器被禁用并且该第二电荷泵被启用。
在一个实施方案中，该第一管芯与该第二管芯垂直堆叠。
在一个实施方案中，该组结构相同的管芯各自包括存储器电路。该存储器电路可包括动态随机存取存储器(DRAM)。
在一个实施方案中，该第一管芯包括第一多个电压调节器并且该第二管芯包括第二多个电压调节器。在第一状况中，该第一管芯的所有电压调节器可被启用，并且该第二管芯的至少一些电压调节器被禁用。
在一个实施方案中，该第一状况为非活动模式，并且该第二状况为活动模式。
在一个实施方案中，该第一电压块在该第一状况中向该第二管芯提供在该第一电压块中内部生成的电源。
在一个实施方案中，该模块还包括熔断器或反熔断器，该熔断器或反熔断器被配置为将该管芯中的至少一者指定为主管芯。
在一个实施方案中，该第一管芯具有第一控制电路，该第一控制电路被配置为在该第二状况中通过该互连件向该第二管芯提供启用信号以启用该第二电压块。该第二管芯可包括被配置为提供控制信号的第二控制电路。该控制信号的第一值可用于启用该第二电压块并且该控制信号的第二值可用于禁用该第二电压块。
在一个方面，公开了一种模块。该模块包括多个存储器管芯，该多个存储器管芯彼此通信。该存储器管芯中的至少一者被指定为主管芯并且该存储器管芯的其余部分被指定为从管芯。在非活动模式中，包括在该主管芯中的主电压块被启用并且包括在该从管芯中的每一者中的对应从电压块被禁用。在活动模式中，在该从管芯中的一者或多者中，该从电压块被启用。
在一个实施方案中，在该活动模式中，该从管芯启用该从电压块。
在一个实施方案中，该主电压块包括主线性电压调节器和主电荷泵。
在一个实施方案中，该从电压块中的每一者包括从线性电压调节器和从电荷泵。
在一个实施方案中，该存储器管芯包括动态随机存取存储器(DRAM)管芯。
在一个实施方案中，该主管芯和该从管芯由硬件指定。
在一个实施方案中，该存储器管芯在结构上相同并且该主管芯和该从管芯由软件指定。该存储器管芯可在默认情况下被构造为主管芯并且可由软件指定为从管芯。该存储器管芯可在默认情况下被构造为从管芯并且可由软件指定为用作主管芯。
在一个方面，公开了一种操作一组结构类似的管芯的方法，该组结构类似的管芯包括彼此连接的主管芯和从管芯。该方法包括在非活动模式中启用该第一管芯的第一电压块。该方法还包括在该非活动模式中禁用该第二管芯的第二电压块。该方法还包括从该非活动模式转变到活动模式，以及在该活动模式中启用该第一电压块和该第二电压块两者。
在一个实施方案中，该方法还包括在该非活动模式中以相对于该活动模式更低的功率操作该第二管芯。
在一个实施方案中，该方法还包括使用该第一电压块来生成电源电压，以及在该非活动模式中从该第一管芯向该第二管芯提供该电源电压。可在该非活动模式期间从该第一管芯向该第二管芯提供该电源电压以支持该第二管芯中的操作。该第一管芯和该第二管芯可通过被配置为将电源电压从第一管芯传送到第二管芯的电源共享线连接。该方法还包括在非活动模式中将该电源共享线与该第二管芯的电压块电解耦。该方法还可包括在该活动模式中，向包括在该第一管芯中的第一电路供应在该第一管芯中生成的第一内部生成电源，以及向包括在该第二管芯中的第二电路供应在该第二管芯中生成的第二内部生成电源。
在一个实施方案中，该方法还包括在该非活动状态下从该主管芯向该从管芯供应电压。
在一个实施方案中，该方法还包括从该主管芯向该从管芯发送启用信号以启用该从电压块的部分。
在一个方面，公开了操作一组结构相同的管芯的方法，该组结构相同的管芯包括彼此连接的第一管芯和第二管芯。该方法包括在非活动模式中从第一管芯向第二管芯供应电压。该第一管芯处于高功率模式并且该第二管芯处于低功率模式。
在一个实施方案中，在该非活动模式期间从该第一管芯向该第二管芯供应该电压以支持该第二管芯中的操作。
在一个实施方案中，该方法还包括在活动模式中，向包括在该第一管芯中的第一电路供应在该第一管芯中生成的第一内部生成电源，以及向包括在该第二管芯中的第二电路供应在该第二管芯中生成的第二内部生成电源。该第一管芯和该第二管芯的该电压块在该活动模式中被启用。
在一个实施方案中，该第一管芯和该第二管芯通过被配置为将电压从第一管芯传送到第二管芯的电源共享线连接。该第二管芯在该活动模式中将该电源共享线电解耦。
在一个方面，公开了一种操作一组相同的管芯的方法，该组相同的管芯包括彼此连接的主管芯和从管芯。该方法包括从该主管芯向该从管芯供应控制信号。该控制信号调度从管芯之间的自刷新操作。
在一个实施方案中，该控制信号启用或禁用该从管芯的电压块。
在一个实施方案中，该组相同的管芯包括可编程延迟发生器。该方法还可包括由该可编程延迟发生器调度该自刷新操作的定时。
在一个方面，公开了一种模块。该模块包括多个存储器管芯，该多个存储器管芯彼此通信。该存储器管芯中的至少一者被指定为主管芯并且该存储器管芯的其余部分被指定为从管芯。当该模块处于非活动模式时，该主管芯中的主电压块被启用并且该从管芯中的对应从电压块被禁用。在非活动模式中，该主管芯中的该电压块用作该从管芯的电压供应。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯，该组结构相同的管芯包括第一管芯和第二管芯。在该模块的非活动模式中，与该第二管芯相比，该第一管芯的功率消耗启用更多的电压块。
在一个实施方案中，该第一管芯和该第二管芯处于非操作模式。
在一个方面，公开了一种操作一组结构相同的管芯的方法，该组结构相同的管芯各自彼此连接并且包括主管芯以及两个或更多个从管芯。该方法包括从该主管芯向该两个或更多个从管芯提供多个控制信号。该方法还包括基于该多个控制信号来控制该两个或更多个从管芯的存储器刷新操作。
在一个实施方案中，该存储器刷新操作包括在该两个或更多个从管芯之间调度多个自刷新操作。
在一个实施方案中，该方法还包括使用该控制信号来选择性地启用或禁用该从管芯的多个电压块。
在一个实施方案中，调度该多个自刷新操作还包括对该两个或更多个从器件的可编程延迟发生器的延迟进行编程。
在一个方面，公开了一种模块。该模块包括多个半导体管芯，该多个半导体管芯彼此通信并且各自包括存储器。该多个半导体管芯被划分为至少一个主管芯和至少一个从管芯。该至少一个主管芯包括主电压块，并且该至少一个从管芯包括从电压块。当该模块处于非活动模式时，该主电压块被启用并且该从电压块被禁用，并且该主电压块被配置为向该至少一个从管芯提供电源电压。
在一个实施方案中，当该模块处于活动模式时，该主电压块和该从电压块都被启用。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯，该组结构相同的管芯包括彼此电连接的第一管芯和第二管芯。在该模块的非活动模式中，该第一管芯的已启用电压块的数量大于该第二管芯的已启用电压块的数量。
在一个实施方案中，该第一管芯和该第二管芯在该非活动模式中处于睡眠状态或待机状态中的至少一者。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯，该组结构相同的管芯包括具有第一电压块和第一控制电路的第一管芯以及具有第二控制电路和第二电压块的第二管芯。该模块还包括互连件，该互连件电连接该第一管芯和该第二管芯。在第一状况中，该第一电压块被启用并且该第二电压块被禁用。该第一电压块和该第二电压块在第二状况中被启用。
在一个实施方案中，该第二控制电路被配置为提供控制信号。该信号的一个值可用于启用该第二电压块并且该信号的第二值可用于禁用该第二电压块。当该第二电压块被启用时，该第二电压块的该输出可向该第二管芯中的电路提供电压。由该第一电压块生成的第一电压可耦接到该互连件以向该第二管芯中的该电路提供电压。
在一个实施方案中，该第二管芯中的该第二电压块包括耦接到该第二管芯中的电压生成电路的电压控制电路。该电压控制电路可启用或禁用该第二管芯中的该电压生成电路。该第二管芯中的该电压生成电路可向该第二管芯中的存储器电路提供电压。该第二管芯的该电压控制电路可由该第二控制电路禁用。该第二管芯中的该电压控制电路的输出可与该第二管芯中的该电压生成电路的输入解耦。到该第二管芯中的电压生成电路的该输入可耦接到该第一管芯中的该电压控制电路的输出。当该第二管芯中的该电压生成电路被启用时，该第二管芯中的该电压生成电路的该输出可与该第一管芯中的电压生成电路的该输出解耦。该第二管芯中的该电压生成电路可被配置为由该第二管芯中的该控制电路启用。当该第二管芯中的该电压生成电路在非活动模式中被禁用时，该第二管芯中的该电压生成电路的该输出可与该互连件解耦以向该第二管芯中的该电路提供电压。该第一管芯中的电压生成电路的该输出可耦接到该互连件以向该第二管芯中的该电路提供电压。该第二管芯中的该电压生成电路可被配置为由该第二控制电路禁用。该模块可包括动态存储器器件。该第二管芯中的该电压生成电路的该激活可被配置为由该第二管芯中的该控制电路接收的命令启用。由该第二管芯的该控制电路接收的启用命令可以是刷新命令。由该第二管芯的该控制电路接收的启用命令可以是存储库激活命令。由该第二管芯的该控制电路接收的启用命令可以是刷新模式命令。
在一个实施方案中，当在该第一管芯中启用自刷新定时和自刷新控制逻辑时，禁用该第二管芯中的自刷新定时和自刷新控制逻辑。该第一管芯的该刷新控制逻辑可发送刷新启动命令并且将该刷新启动命令发送到该第二管芯。该第二管芯中的可编程延迟发生器可至少部分地基于所接收的刷新启动命令和可编程时间来生成刷新命令。该第二管芯可响应于该刷新命令而启用该第二管芯中的电压生成电路。该可编程时间可至少部分地基于可重新配置的非易失性存储器来编程。该第二管芯可响应于该刷新启动命令而启用该第二管芯中的电压生成电路。
在一个实施方案中，该第一控制电路和该第二控制电路至少部分地基于熔断器来限定。
在一个实施方案中，该第一控制电路和该第二控制电路至少部分地基于可重新配置的非易失性存储器来限定。
在一个实施方案中，该互连件包括被配置为在该管芯之间传送电压的电压总线。
在一个实施方案中，该第一管芯和该第二管芯的该控制电路的该配置可确定该第一电压生成块和该第二电压生成块对由该控制电路接收的命令的响应。
在一个实施方案中，该第一控制电路和该第二控制电路至少部分地基于熔断器来限定。
在一个实施方案中，该第一控制电路和该第二控制电路至少部分地基于可重新配置的非易失性存储器来限定。
在一个实施方案中，该互连件包括被配置为在该管芯之间传送电压的电压总线。
在一个实施方案中，该第一管芯和该第二管芯的该控制电路的该配置确定该第一电压生成块和该第二电压生成块对由该控制电路接收的命令的响应。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯。该组结构相同的管芯包括具有第一控制电路的第一管芯和具有第二控制电路的第二管芯。该模块还包括电连接该第一管芯和该第二管芯的互连件。当该第一管芯中的自刷新定时和自刷新控制逻辑由该第一控制电路启用时，该第二管芯中的自刷新定时和自刷新控制逻辑在自刷新模式中由该第二控制电路禁用。
在一个实施方案中，该第一管芯的该自刷新控制逻辑被配置为通过该互连件向该第二管芯发送刷新启动命令。
在一个实施方案中，该第二管芯中的可编程延迟发生器被配置为至少部分地基于所接收的刷新启动命令和可编程时间来生成本地刷新命令。
在一个实施方案中，该第一管芯的动态存储器的刷新操作和该第二管芯的动态存储器的刷新操作在时间上交错。
在一个实施方案中，该可编程时间至少部分地基于熔断器来限定。
在一个实施方案中，该可编程时间至少部分地基于在可重新配置的非易失性存储器中编程的数据来限定。
在一个实施方案中，该第二管芯被配置为响应于该刷新启动命令而启用该第二管芯中的电压生成电路。
在一个实施方案中，该第一管芯包括被配置为生成该刷新启动命令的振荡器，其中该第二管芯包括在该第一管芯的该振荡器被启用时禁用的振荡器。
公开了一种控制多个管芯的自刷新操作的定时的方法。该方法包括使用互连件在一组结构相同的管芯之间进行通信。该组结构相同的管芯包括具有第一控制电路的第一管芯和具有第二控制电路的第二管芯。该方法还包括使用该第二控制电路来禁用该第二管芯中的自刷新定时和自刷新控制逻辑。该方法还包括当该第二管芯中的该自刷新定时和该自刷新控制逻辑被禁用时，使用该第一控制电路来启用该第一管芯中的自刷新定时和自刷新控制逻辑。
在一个实施方案中，该方法还包括通过该互连件从该第一管芯的该自刷新控制逻辑向该第二管芯发送刷新启动命令。
在一个实施方案中，该方法还包括响应于该刷新启动命令而使用所述第二管芯的可编程延迟发生器在所述第二管芯中生成本地刷新命令。该方法还可包括使该第一管芯的动态存储器的刷新操作与该第二管芯的动态存储器的刷新操作交错。该方法还可包括基于可编程时间生成该本地刷新命令。
在一个实施方案中，该方法还包括响应于该刷新启动命令而启用该第二管芯中的电压生成电路。
在一个实施方案中，该方法还包括使用该第一管芯的振荡器来生成该刷新启动命令，并且当该第一管芯的该振荡器被启用时禁用该第二管芯的振荡器。
在一个方面，公开了一种模块。该模块包括一组结构相同的管芯，该组管芯包括具有第一电路块的第一管芯和具有第二电路块的第二管芯。该模块还包括电连接该第一管芯和该第二管芯的互连件。该第一电路块在第一状况中被启用并且该第二电路块在该第一状况中被禁用。该第一电路块和该第二电路块在第二状况中被启用。
在一个实施方案中，该第一电路块包括该第一管芯的自刷新定时和自刷新控制逻辑，并且其中该第二电路块包括该第二管芯的自刷新定时和自刷新控制逻辑。该第一管芯还可包括第一控制电路并且该第二管芯还可包括第二控制电路。当该第一管芯中的该自刷新定时和该自刷新控制逻辑在该第一状况中由该第一控制电路启用时，该第二管芯中的该自刷新定时和该自刷新控制逻辑由该第二控制电路禁用。该第一管芯的该自刷新控制逻辑可被配置为通过该互连件向该第二管芯发送刷新启动命令。
在一个实施方案中，该第一电路块包括第一电压块并且该第二电路块包括第二电压块。该第一电压块和该第二电压块可操作以提供电压调节或电压生成中的至少一者。
虽然在某些实施方案和示例的上下文中公开，但本领域的技术人员应当理解，本发明延伸超出具体公开的实施方案至其他另选实施方案和/或用途以及它们的明显修改和等同物。此外，虽然已经详细示出和描述了若干变型，但基于本公开，在本公开的范围内的其他修改对于本领域的技术人员而言将是显而易见的。还设想了可进行实施方案的具体特征和方面的各种组合或子组合，并且这些组合或子组合仍落在本发明的范围内。应当理解，所公开的实施方案的各种特征和方面可彼此组合或替代以便形成所公开的本发明的不同模式。因此，旨在本文所公开的本发明的范围不应受上述特定公开实施方案的限制，而应仅通过对以下方面的清楚阅读来确定。

Claims (84)

1.一种模块，包括：
一组结构相同的管芯，所述一组结构相同的管芯包括具有第一电压块的第一管芯和具有第二电压块的第二管芯；和
互连件，所述互连件电连接所述第一管芯和所述第二管芯，
其中所述第一电压块在第一状况中被启用，其中所述第二电压块在所述第一状况中被禁用，并且
其中所述第一管芯和所述第二管芯在第二状况中被启用。
2.根据权利要求1所述的模块，其中所述第一电压块和所述第二电压块可操作以提供电压调节或电压生成中的至少一者。
3.根据权利要求1所述的模块，还包括功率互连件，所述功率互连件被配置为向所述第二管芯提供外部调节功率。
4.根据权利要求1所述的模块，其中所述第一电压块包括第一线性电压调节器并且所述第二电压块包括第二线性电压调节器。
5.根据权利要求4所述的模块，其中所述第二电压块被禁用以使得所述第二线性电压调节器被禁用。
6.根据权利要求1所述的模块，其中所述第一电压块包括第一电荷泵并且所述第二电压块包括第二电荷泵。
7.根据权利要求6所述的模块，其中所述第一管芯被配置为在所述第二状况中向所述第二管芯提供启用信号以启用所述第二电荷泵。
8.根据权利要求1所述的模块，其中所述第一管芯与所述第二管芯垂直堆叠。
9.根据权利要求1所述的模块，其中所述一组结构相同的管芯各自包括存储器电路。
10.根据权利要求9所述的模块，其中所述存储器电路是动态随机存取存储器(DRAM)。
11.根据权利要求1所述的模块，其中所述第一管芯包括第一多个电压调节器并且所述第二管芯包括第二多个电压调节器，其中在所述第一状况中，所述第一管芯的所有电压调节器被启用并且所述第二管芯的至少一些电压调节器被禁用。
12.根据权利要求1所述的模块，其中所述第一状况为非活动模式，并且所述第二状况为活动模式。
13.根据权利要求1所述的模块，其中所述第一电压块在所述第一状况中向所述第二管芯提供在所述第一电压块中内部生成的电源。
14.根据权利要求1所述的模块，还包括熔断器或反熔断器，所述熔断器或反熔断器被配置为将所述管芯中的至少一者指定为主管芯。
15.根据权利要求1所述的模块，其中所述第一管芯具有第一控制电路，所述第一控制电路被配置为在所述第二状况中通过所述互连件向所述第二管芯提供启用信号以启用所述第二电压块。
16.根据权利要求15所述的模块，其中所述第二管芯具有被配置为提供控制信号的第二控制电路，其中所述控制信号的第一值用于启用所述第二电压块并且所述控制信号的第二值用于禁用所述第二电压块。
17.一种模块，包括：
多个存储器管芯，所述多个存储器管芯彼此通信，
所述存储器管芯中的至少一者被指定为主管芯并且所述存储器管芯的其余部分被指定为从管芯，
其中在非活动模式中，包括在所述主管芯中的主电压块被启用并且包括在所述从管芯中的每一者中的对应从电压块被禁用，并且
其中在活动模式中，在所述从管芯中的一者或多者中，所述从电压块被启用。
18.根据权利要求17所述的模块，其中在所述活动模式中，所述从管芯启用所述从电压块。
19.根据权利要求17所述的模块，其中所述主电压块包括主线性电压调节器和主电荷泵。
20.根据权利要求17所述的模块，其中所述从电压块中的每一者包括从线性电压调节器和从电荷泵。
21.根据权利要求17所述的模块，其中所述存储器管芯包括动态随机存取存储器(DRAM)管芯。
22.根据权利要求17所述的模块，其中所述主管芯和所述从管芯由硬件指定。
23.根据权利要求17所述的模块，其中所述存储器管芯在结构上相同并且所述主管芯和所述从管芯由软件指定。
24.根据权利要求23所述的模块，其中所述存储器管芯在默认情况下被构造为主管芯并且由软件指定为从管芯。
25.根据权利要求23所述的模块，其中所述存储器管芯在默认情况下被构造为从管芯并且由软件指定为用作主管芯。
26.一种操作一组类似管芯的方法，所述一组类似管芯包括彼此连接的主管芯和从管芯，所述方法包括：
在非活动状态下操作所述组，其中所述主管芯启用的主电压块的部分比所述从管芯的对应从电压块更多。
27.根据权利要求26所述的方法，还包括在所述非活动状态下从所述主管芯向所述从管芯供应电压。
28.根据权利要求26所述的方法，还包括从所述主管芯向所述从管芯发送启用信号以启用所述从电压块的部分。
29.一种操作一组结构相同的管芯的方法，所述一组结构相同的管芯包括彼此连接的第一管芯和第二管芯，所述方法包括：
在非活动模式中启用所述第一管芯的第一电压块；
在所述非活动模式中禁用所述第二管芯的第二电压块；
从所述非活动模式转变到活动模式；以及
在所述活动模式中启用所述第一电压块和所述第二电压块两者。
30.根据权利要求29所述的方法，还包括在所述非活动模式中以相对于所述活动模式更低的功率操作所述第二管芯。
31.根据权利要求29所述的方法，还包括使用所述第一电压块来生成电源电压，以及在所述非活动模式中从所述第一管芯向所述第二管芯提供所述电源电压。
32.根据权利要求31所述的方法，其中在所述非活动模式期间从所述第一管芯向所述第二管芯提供所述电源电压以支持所述第二管芯中的操作。
33.根据权利要求31所述的方法，其中所述第一管芯和所述第二管芯通过被配置为将所述电源电压从所述第一管芯传送到所述第二管芯的电源共享线连接，所述方法还包括在所述非活动模式中将所述电源共享线与所述第二管芯的电压块电解耦。
34.根据权利要求29所述的方法，还包括在所述活动模式中，向包括在所述第一管芯中的第一电路供应在所述第一管芯中生成的第一内部生成电源，以及向包括在所述第二管芯中的第二电路供应在所述第二管芯中生成的第二内部生成电源。
35.一种模块，包括：
多个半导体管芯，所述多个半导体管芯彼此通信并且各自包括存储器，所述多个半导体管芯被划分成至少一个主管芯和至少一个从管芯；
其中所述至少一个主管芯包括主电压块，并且所述至少一个从管芯包括从电压块；
其中当所述模块处于非活动模式时，所述主电压块被启用并且所述从电压块被禁用，并且所述主电压块被配置为向所述至少一个从管芯提供电源电压。
36.根据权利要求35所述的模块，其中当所述模块处于活动模式时，所述主电压块和所述从电压块都被启用。
37.一种模块，包括：
一组结构相同的管芯，所述一组结构相同的管芯包括彼此电连接的第一管芯和第二管芯，其中在所述模块的非活动模式中，所述第一管芯的已启用电压块的数量大于所述第二管芯的已启用电压块的数量。
38.根据权利要求37所述的模块，其中所述第一管芯和所述第二管芯在所述非活动模式中处于睡眠状态或待机状态中的至少一者。
39.一种模块，包括：
一组结构相同的管芯，所述一组结构相同的管芯包括具有第一电压块和第一控制电路的第一管芯以及具有第二控制电路和第二电压块的第二管芯；和
互连件，所述互连件电连接所述第一管芯和所述第二管芯，
其中所述第一电压块在第一状况中被启用，其中所述第二电压块在所述第一状况中被禁用，并且
其中所述第一电压块和所述第二电压块在第二状况中被启用。
40.根据权利要求39所述的模块，其中所述第二控制电路被配置为提供控制信号，其中所述控制信号的第一值用于启用所述第二电压块并且所述控制信号的第二值用于禁用所述第二电压块。
41.根据权利要求40所述的模块，其中当所述第二电压块被启用时，所述第二电压块的所述输出向所述第二管芯中的电路提供内部电源电压。
42.根据权利要求41所述的模块，其中当所述第二电压块被禁用时，由所述第一电压块生成的电源电压耦接到所述互连件以向所述第二管芯中的所述电路提供功率。
43.根据权利要求39所述的模块，其中所述第二管芯中的所述第二电压块包括耦接到所述第二管芯中的电压生成电路的电压控制电路，其中所述电压控制电路可操作以启用或禁用所述第二管芯中的所述电压生成电路，并且其中所述第二管芯中的所述电压生成电路向所述第二管芯中的存储器电路提供电源电压。
44.根据权利要求43所述的模块，其中所述第二管芯的所述电压控制电路由所述第二控制电路选择性地禁用。
45.根据权利要求44所述的模块，其中所述第二管芯中的所述电压控制电路的输出与所述第二管芯中的所述电压生成电路的输入解耦。
46.根据权利要求45所述的模块，其中到所述第二管芯中的电压生成电路的所述输入耦接到所述第一管芯中的所述电压控制电路的输出。
47.根据权利要求46所述的模块，其中当所述第二管芯中的所述电压生成电路被启用时，所述第二管芯中的所述电压生成电路的所述输出与所述第一管芯中的电压生成电路的所述输出解耦。
48.根据权利要求47所述的模块，其中所述第二管芯中的所述电压生成电路被配置为由所述第二管芯中的所述第二控制电路启用。
49.根据权利要求45所述的模块，其中所述第一状况对应于非活动模式，其中当所述第二管芯中的所述电压生成电路在所述非活动模式中被禁用时，所述第二管芯中的所述电压生成电路的所述输出与所述互连件解耦以向所述第二管芯中的所述电路提供电压。
50.根据权利要求49所述的模块，其中所述第一管芯中的电压生成电路的所述输出耦接到所述互连件以向所述第二管芯中的所述电路提供电压。
51.根据权利要求50所述的模块，其中所述第二管芯中的所述电压生成电路被配置为由所述第二控制电路禁用。
52.根据权利要求51所述的模块，其中所述一组结构相同的管芯包括多个动态存储器器件。
53.根据权利要求43所述的模块，其中所述第二管芯中的所述电压生成电路的所述激活被配置为由所述第二管芯中的所述控制电路接收的命令启用。
54.根据权利要求43所述的模块，其中由所述第二管芯的所述控制电路接收的启用命令是刷新命令。
55.根据权利要求43所述的模块，其中由所述第二管芯的所述控制电路接收的启用命令是存储库激活命令。
56.根据权利要求43所述的模块，其中由所述第二管芯的所述控制电路接收的启用命令是刷新模式命令。
57.根据权利要求39所述的模块，其中所述第一控制电路和所述第二控制电路至少部分地基于熔断器来限定。
58.根据权利要求39所述的模块，其中所述第一控制电路和所述第二控制电路至少部分地基于可重新配置的非易失性存储器来限定。
59.根据权利要求39所述的模块，其中所述互连件包括被配置为在所述管芯之间传送电压的电压总线。
60.根据权利要求1、37或39中的一项所述的模块，其中所述第一管芯和所述第二管芯的所述控制电路的所述配置确定所述第一电压生成块和所述第二电压生成块对由所述控制电路接收的命令的响应。
61.一种模块，包括：
一组结构相同的管芯，所述一组结构相同的管芯包括具有第一控制电路的第一管芯和具有第二控制电路的第二管芯；和
互连件，所述互连件电连接所述第一管芯和所述第二管芯，
其中当所述第一管芯中的自刷新定时和自刷新控制逻辑由所述第一控制电路启用时，所述第二管芯中的自刷新定时和自刷新控制逻辑在自刷新模式中由所述第二控制电路禁用。
62.根据权利要求61所述的模块，其中所述第一管芯的所述自刷新控制逻辑被配置为通过所述互连件向所述第二管芯发送刷新启动命令。
63.根据权利要求62所述的模块，其中所述第二管芯中的可编程延迟发生器被配置为至少部分地基于所接收的刷新启动命令和可编程时间来生成本地刷新命令。
64.根据权利要求63所述的模块，其中所述第一管芯的动态存储器的刷新操作和所述第二管芯的动态存储器的刷新操作在时间上交错。
65.根据权利要求63所述的模块，其中所述可编程时间至少部分地基于熔断器来限定。
66.根据权利要求63所述的模块，其中所述可编程时间至少部分地基于在可重新配置的非易失性存储器中编程的数据来限定。
67.根据权利要求62所述的模块，其中所述第二管芯被配置为响应于所述刷新启动命令而启用所述第二管芯中的电压生成电路。
68.根据权利要求62所述的模块，其中所述第一管芯包括被配置为生成所述刷新启动命令的振荡器，其中所述第二管芯包括在所述第一管芯的所述振荡器被启用时禁用的振荡器。
69.一种控制多个管芯的自刷新操作的定时的方法，所述方法包括：
使用互连件在一组结构相同的管芯之间进行通信，所述一组结构相同的管芯包括具有第一控制电路的第一管芯和具有第二控制电路的第二管芯；
使用所述第一控制电路来启用所述第一管芯中的自刷新定时和自刷新控制逻辑；以及
当所述第一管芯中的所述自刷新定时和所述自刷新控制逻辑被启用时，使用所述第二控制电路来禁用所述第二管芯中的自刷新定时和自刷新控制逻辑。
70.根据权利要求69所述的方法，还包括通过所述互连件从所述第一管芯的所述自刷新控制逻辑向所述第二管芯发送刷新启动命令。
71.根据权利要求70所述的方法，还包括响应于所述刷新启动命令而使用所述第二管芯的可编程延迟发生器在所述第二管芯中生成本地刷新命令。
72.根据权利要求71所述的方法，还包括使所述第一管芯的动态存储器的刷新操作与所述第二管芯的动态存储器的刷新操作交错。
73.根据权利要求71所述的方法，还包括基于可编程时间生成所述本地刷新命令。
74.根据权利要求70所述的方法，还包括响应于所述刷新启动命令而启用所述第二管芯中的电压生成电路。
75.根据权利要求70所述的方法，还包括使用所述第一管芯的振荡器来生成所述刷新启动命令，并且当所述第一管芯的所述振荡器被启用时禁用所述第二管芯的振荡器。
76.一种模块，包括：
一组结构相同的管芯，所述一组结构相同的管芯包括具有第一电路块的第一管芯和具有第二电路块的第二管芯；和
互连件，所述互连件电连接所述第一管芯和所述第二管芯，
其中所述第一电路块在第一状况中被启用，其中所述第二电路块在所述第一状况中被禁用，并且
其中所述第一电路块和所述第二电路块在第二状况中被启用。
77.根据权利要求76所述的模块，其中所述第一电路块包括所述第一管芯的自刷新定时和自刷新控制逻辑，并且其中所述第二电路块包括所述第二管芯的自刷新定时和自刷新控制逻辑。
78.根据权利要求77所述的模块，其中所述第一管芯还包括第一控制电路并且所述第二管芯还包括第二控制电路，其中当所述第一管芯中的所述自刷新定时和所述自刷新控制逻辑在所述第一状况中由所述第一控制电路启用时，所述第二管芯中的所述自刷新定时和所述自刷新控制逻辑由所述第二控制电路禁用。
79.根据权利要求77所述的模块，其中所述第一管芯的所述自刷新控制逻辑被配置为通过所述互连件向所述第二管芯发送刷新启动命令。
80.根据权利要求76所述的模块，其中所述第一电路块包括第一电压块并且所述第二电路块包括第二电压块，其中所述第一电压块和所述第二电压块可操作以提供电压调节或电压生成中的至少一者。
81.一种操作一组结构相同的管芯的方法，所述一组结构相同的管芯各自彼此连接并且包括主管芯以及两个或更多个从管芯，所述方法包括：
从所述主管芯向所述两个或更多个从管芯提供多个控制信号；以及
基于所述多个控制信号来控制所述两个或更多个从管芯的存储器刷新操作。
82.根据权利要求81所述的方法，其中控制所述存储器刷新操作包括在所述两个或更多个从管芯之间调度多个自刷新操作。
83.根据权利要求81所述的方法，还包括使用所述控制信号来选择性地启用或禁用所述从管芯的多个电压块。
84.根据权利要求81所述的方法，其中调度所述多个自刷新操作还包括对所述两个或更多个从器件的可编程延迟发生器的延迟进行编程。
CN201980028766.1A 2018-04-30 2019-04-30 具有低功率操作的多管芯模块 Pending CN112041927A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862664728P 2018-04-30 2018-04-30
US62/664,728 2018-04-30
US16/397,569 US11398258B2 (en) 2018-04-30 2019-04-29 Multi-die module with low power operation
US16/397,569 2019-04-29
PCT/US2019/029821 WO2019213031A1 (en) 2018-04-30 2019-04-30 Multi-die module with low power operation

Publications (1)

Publication Number Publication Date
CN112041927A true CN112041927A (zh) 2020-12-04

Family

ID=68291600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028766.1A Pending CN112041927A (zh) 2018-04-30 2019-04-30 具有低功率操作的多管芯模块

Country Status (5)

Country Link
US (1) US11398258B2 (zh)
EP (1) EP3788624A4 (zh)
KR (1) KR20200139773A (zh)
CN (1) CN112041927A (zh)
WO (1) WO2019213031A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261060A (zh) * 2021-03-31 2021-08-13 长江存储科技有限责任公司 功率管理机制和具有所述功率管理机制的存储器件

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
CN112585740A (zh) 2018-06-13 2021-03-30 伊文萨思粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11086343B2 (en) * 2019-11-20 2021-08-10 Winbond Electronics Corp. On-chip active LDO regulator with wake-up time improvement
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11226646B2 (en) 2020-06-03 2022-01-18 Micron Technology, Inc. DC voltage regulators with demand-driven power management
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20210004032A1 (en) * 2020-09-24 2021-01-07 Intel Corporation Electronic Systems For Integrated Circuits And Voltage Regulators
US11226767B1 (en) * 2020-09-30 2022-01-18 Micron Technology, Inc. Apparatus with access control mechanism and methods for operating the same
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11947840B2 (en) * 2020-10-30 2024-04-02 Micron Technology, Inc. Inter-die refresh control
US11816357B2 (en) * 2021-08-12 2023-11-14 Micron Technology, Inc. Voltage regulation distribution for stacked memory
US11782791B2 (en) * 2021-08-25 2023-10-10 Western Digital Technologies, Inc. System and method for memory hang recovery using a distributed power management system
US11710514B2 (en) * 2021-10-04 2023-07-25 Micron Technology, Inc. Delay of self-refreshing at memory die
US20230131586A1 (en) * 2021-10-26 2023-04-27 Dialog Semiconductor US Inc. Low power standby mode for memory devices

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388265A (en) * 1992-03-06 1995-02-07 Intel Corporation Method and apparatus for placing an integrated circuit chip in a reduced power consumption state
US6172932B1 (en) * 1998-07-21 2001-01-09 Hyundai Electronics Industries Co., Ltd. On-chip voltage generating device for semiconductor memory with reduced stand-by current
US6298000B1 (en) * 1993-02-24 2001-10-02 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
US6335895B1 (en) * 1999-06-01 2002-01-01 Nec Corporation Semiconductor storage device and system using the same
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
US20070285998A1 (en) * 2006-06-08 2007-12-13 Hynix Semiconductor Inc. Semiconductor memory apparatus
CN101317232A (zh) * 2005-11-30 2008-12-03 莫塞德技术公司 具有低功耗的自刷新半导体集成电路
US7992020B1 (en) * 2008-03-05 2011-08-02 Xilinx, Inc. Power management with packaged multi-die integrated circuit
US20120263003A1 (en) * 2011-04-13 2012-10-18 Elpida Memory, Inc. Device performing refresh operations of memory areas
CN103782345A (zh) * 2011-08-04 2014-05-07 桑迪士克技术有限公司 在可编程元件不被信任的情况下的存储器管芯的自禁用
CN105144378A (zh) * 2013-03-15 2015-12-09 伊文萨思公司 可重构PoP
US20160109922A1 (en) * 2014-10-16 2016-04-21 Futurewei Technologies, Inc. Novel low cost, low power high performance smp/asmp multiple-processor system
US20180096719A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552740A (en) 1994-02-08 1996-09-03 Micron Technology, Inc. N-channel voltage regulator
US7200021B2 (en) 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
US7573771B2 (en) * 2005-09-29 2009-08-11 Hynix Semiconductor, Inc. High voltage generator and semiconductor memory device
US7791175B2 (en) 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
JP5372382B2 (ja) 2008-01-09 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20120045329A (ko) 2010-10-29 2012-05-09 에스케이하이닉스 주식회사 반도체 장치 및 그 전압 트리밍 방법
US8547769B2 (en) 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US8539269B2 (en) 2011-03-31 2013-09-17 Intel Corporation Apparatus and method for high current protection
WO2012155115A1 (en) * 2011-05-12 2012-11-15 Rambus Inc. Stacked dram device and method of manufacture
US8878387B1 (en) 2013-05-16 2014-11-04 Micrel, Inc. Multi-level stack voltage system for integrated circuits
US9507404B2 (en) 2013-08-28 2016-11-29 Via Technologies, Inc. Single core wakeup multi-core synchronization mechanism
US20150168973A1 (en) 2013-12-18 2015-06-18 Hashfast LLC Stacked chips powered from shared voltage sources
US9378778B1 (en) 2015-06-14 2016-06-28 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
US10658335B2 (en) * 2017-06-16 2020-05-19 Futurewei Technologies, Inc. Heterogenous 3D chip stack for a mobile processor

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388265A (en) * 1992-03-06 1995-02-07 Intel Corporation Method and apparatus for placing an integrated circuit chip in a reduced power consumption state
US6298000B1 (en) * 1993-02-24 2001-10-02 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device operable in self refresh operation mode and self refresh method thereof
US6172932B1 (en) * 1998-07-21 2001-01-09 Hyundai Electronics Industries Co., Ltd. On-chip voltage generating device for semiconductor memory with reduced stand-by current
US6335895B1 (en) * 1999-06-01 2002-01-01 Nec Corporation Semiconductor storage device and system using the same
CN1811986A (zh) * 2005-01-13 2006-08-02 三星电子株式会社 半导体存储元件的电源开关电路及其电源电压施加方法
CN101317232A (zh) * 2005-11-30 2008-12-03 莫塞德技术公司 具有低功耗的自刷新半导体集成电路
US20070285998A1 (en) * 2006-06-08 2007-12-13 Hynix Semiconductor Inc. Semiconductor memory apparatus
US7992020B1 (en) * 2008-03-05 2011-08-02 Xilinx, Inc. Power management with packaged multi-die integrated circuit
US20120263003A1 (en) * 2011-04-13 2012-10-18 Elpida Memory, Inc. Device performing refresh operations of memory areas
CN103782345A (zh) * 2011-08-04 2014-05-07 桑迪士克技术有限公司 在可编程元件不被信任的情况下的存储器管芯的自禁用
CN105144378A (zh) * 2013-03-15 2015-12-09 伊文萨思公司 可重构PoP
US20160109922A1 (en) * 2014-10-16 2016-04-21 Futurewei Technologies, Inc. Novel low cost, low power high performance smp/asmp multiple-processor system
CN107077187A (zh) * 2014-10-16 2017-08-18 华为技术有限公司 新颖的低成本、低功率高性能smp/asmp多处理器***
US20180096719A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113261060A (zh) * 2021-03-31 2021-08-13 长江存储科技有限责任公司 功率管理机制和具有所述功率管理机制的存储器件
CN113261060B (zh) * 2021-03-31 2023-10-27 长江存储科技有限责任公司 功率管理机制和具有所述功率管理机制的存储器件

Also Published As

Publication number Publication date
US20190333550A1 (en) 2019-10-31
EP3788624A1 (en) 2021-03-10
KR20200139773A (ko) 2020-12-14
WO2019213031A1 (en) 2019-11-07
EP3788624A4 (en) 2022-01-19
US11398258B2 (en) 2022-07-26

Similar Documents

Publication Publication Date Title
CN112041927A (zh) 具有低功率操作的多管芯模块
US6954103B2 (en) Semiconductor device having internal voltage generated stably
US20040257126A1 (en) Active driver
US7417494B2 (en) Internal voltage generator
US7579904B2 (en) Semiconductor memory device
US7251170B2 (en) Peripheral voltage generator
US5867442A (en) Variable output voltage booster circuits and methods
JP2004186435A (ja) 半導体集積回路装置
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US7342837B2 (en) Semiconductor memory device
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
US20070070726A1 (en) Over-driving circuit in semiconductor memory device
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US7978536B2 (en) Semiconductor memory device and method of operating the same
US8242835B2 (en) Semiconductor integrated circuit
KR102176939B1 (ko) 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스
US20060227626A1 (en) Input buffer circuit of semiconductor memory device
US8253480B2 (en) Internal voltage control circuit
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR20080099623A (ko) 반도체 집적 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination