CN103782267A - 用于电压域交叉的数据存储装置 - Google Patents

用于电压域交叉的数据存储装置 Download PDF

Info

Publication number
CN103782267A
CN103782267A CN201280043524.8A CN201280043524A CN103782267A CN 103782267 A CN103782267 A CN 103782267A CN 201280043524 A CN201280043524 A CN 201280043524A CN 103782267 A CN103782267 A CN 103782267A
Authority
CN
China
Prior art keywords
voltage
data
storage device
data storage
territory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280043524.8A
Other languages
English (en)
Other versions
CN103782267B (zh
Inventor
克里斯托弗·爱德华·科布
肯从·林
马洛耶库马尔·皮拉
马丁·圣劳伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103782267A publication Critical patent/CN103782267A/zh
Application granted granted Critical
Publication of CN103782267B publication Critical patent/CN103782267B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
    • G06F2205/102—Avoiding metastability, i.e. preventing hazards, e.g. by using Gray code counters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

根据一实施例，一种设备包含数据存储装置。待存储在所述数据存储装置中的数据在存储在所述数据存储装置内之前从第一电压域电平移位到第二电压域。所述数据存储装置由所述第二电压域供电。所述设备进一步包含由所述第二电压域供电且响应于由所述数据存储装置输出的数据的电路。

Description

用于电压域交叉的数据存储装置
技术领域
本发明大体涉及数据存储和电压域交叉。
背景技术
技术的进步已产生越来越小且功能越来越强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包含无线计算装置，例如较小、轻重量且易于由用户携带的便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体来说，便携式无线电话(例如，蜂窝式电话和因特网协议(IP)电话)可经由无线网络传递语音和数据包。此外，许多此类无线电话包含并入其中的其它类型装置。举例来说，无线电话还可包含数字照像机、数字摄像机、数字记录器和音频文件播放器。并且，此类无线电话可处理可用于接入因特网的可执行指令，例如网络浏览器应用。因而，这些无线电话可包含重要的计算能力。
无线电话和其它计算装置可包含由不同电压源供电的电子装置。此类电子装置可包含电压域交叉，其划分与不同电压源相关联的电压域以便减少功率消耗。为了说明，电压域交叉可划分用于对延迟敏感电路供电的高电压源和用于对其它电路供电的低电压源。存储数据的存储器装置(例如，缓冲器)可经由电压域交叉来发射数据。举例来说，存储器装置可在第一电压域内的单一输入处接受数据，且在第二电压域处产生数据的多个输出。多个电平移位器可在电压域交叉处使用以将信号从电压域的一者移位到另一者。此外，因为使用单一时钟信号在电压域交叉上发送数据信号可引起时钟偏移(例如，第一电压域处与第二电压域处的时钟信号之间的相位差)，所以不同时钟可与不同电压域相关联。因此，为避免时钟偏移，电平移位器可定位在存储器的输出处以及电压域交叉处。然而，将电平移位器定位在存储器装置的输出处通常需要多个电平移位器(例如，对应于存储器的多个输出的每一者的电平移位器)。
发明内容
一种在来自第一电压域的数据输入处接受输入数据且在第二域处输出数据的数据存储装置(例如，异步先进先出(FIFO)缓冲器)在所述数据输入处使用电平移位器。因此，待存储在所述数据存储装置处的数据可在将所述数据存储在所述数据存储装置内之前通过电平移位器从第一电压域的电平被电平移位到第二电压域的电平。数据存储装置的输入处而非数据存储装置的输出处的电平移位使得能够在数据输入处使用单一电平移位器，而非对应于每数据输入多个数据输出的每一者的多个电平移位器，借此减少电平移位器的数目。因为使用不同时钟信号在数据存储装置处执行读取和写入数据，所以可能由于使用单一时钟信号将数据从第一电压域发射到第二电压域而引起的时钟偏移可得以避免。
在特定实施例中，一种设备包含数据存储装置。待存储在所述数据存储装置中的数据在存储在所述数据存储装置内之前从第一电压域被电平移位到第二电压域。所述数据存储装置由第二电压域供电。所述设备进一步包含由所述第二电压域供电且响应于所述数据存储装置输出的数据的电路。
在另一特定实施例中，一种方法包含将到达数据存储装置的数据输入信号从与第一电压域相关联的第一电压电平电平移位到与第二电压域相关联的第二电压电平。所述数据存储装置由第二电压域供电。将数据存储装置的输出发送到由第二电压域供电的电路。数据存储装置在第一时钟域中且所述电路在第二时钟域中。
在另一特定实施例中，一种设备包含用于存储数据的装置。所述设备进一步包含用于将到达所述用于存储数据的装置的数据输入信号从与第一电压域相关联的第一电压电平电平移位到与第二电压域相关联的第二电压电平的装置。所述用于存储数据的装置由第二电压域供电。
在另一特定实施例中，一种装置包含与第一电压源相关联的第一电压域。第一电压域包含由第一电压源供电的第一电路。所述装置进一步包含与第二电压源相关联的第二电压域。第二电压域包含由第二电压源供电的第二电路。所述装置进一步包含由第二电压域供电的数据存储装置，和耦合到数据存储装置的输入的电平移位器。所述电平移位器经配置以将待存储在数据存储装置处的数据在所述数据存储在所述数据存储装置内之前从第一电压域电平移位到第二域。
在检视整个申请案后，将明白本发明的其它方面、优点和特征，申请案包含以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是用以对到达数据存储装置的数据输入信号进行电平移位的电路的特定说明性实施例的图；
图2是用以对到达数据存储装置的数据输入信号进行电平移位的电路的特定说明性实施例的图；
图3是在数据存储装置的输入处对数据输入信号进行电平移位的方法的特定说明性实施例的流程图；以及
图4是包含用以对到达数据存储装置的数据输入信号进行电平移位的电路的电子装置的图。
具体实施方式
参看图1，用以对到达数据存储装置的数据输入信号进行电平移位的电路的特定说明性实施例被描绘且总体上表示为100。电路100包含划分第一电压域108与第二电压域112的电压域交叉104。
电路100进一步包含划分第一时钟域120与第二时钟域124的时钟域交叉116。时钟域交叉116可与数据的双数据速率(DDR)转移相关联(例如，数据可在时钟循环的上升和下降沿两者上在第一时钟域120与第二时钟域124之间转移)。
电路100可进一步包含数据存储装置128。数据存储装置128可包含经配置以将数据存储在数据存储装置128处的多个存储位置(例如，锁存元件)。举例来说，多个存储位置可包含第一锁存元件130、第二锁存元件134、第三锁存元件138和第四锁存元件146。
数据存储装置128可包含一个数据输入132和多个数据输出136。数据存储装置128可包含每位道多个输出(即，针对数据输入132的每一位道的多个输出136)。为了说明，如果数据存储装置128为100位宽且8个条目深，那么多个数据输出136可包含800个数据输出。多个数据输出136横越时钟域交叉116。
多个数据输出136可耦合到输出逻辑142。输出逻辑142可包含多路复用器(MUX)。输出逻辑142可经配置以提供具有与第二电压域112相关联的电压电平的输出(例如，输出数据144)。举例来说，输出逻辑142可经配置以将与第二电压域112相关联的电压电平处的输出数据144提供到由第二电压域112供电的电路122。电路122可包含响应于数据存储装置128输出的数据的电路。
电平移位器140可耦合到数据存储装置128且可经由数据输入132将数据提供到数据存储装置128。电平移位器140可经配置以将待存储在数据存储装置128中的数据从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。为了说明，第一电压域108可利用第一电压电平表示逻辑值，例如对于逻辑“1”位是“高”电压电平。第二电压域可利用不同电压电平表示逻辑值(例如，用以表示逻辑“1”位的不同电压电平)。因此，使用电平移位器(例如，电平移位器140)对第一电压域108与第二电压域112之间发送的数据进行电平移位可能是有益的。电平移位器可以多种方式实施，例如由晶体管形成的逻辑门。
电路100可包含控制逻辑148。控制逻辑148可包含多路分用器(DMUX)。控制逻辑148可响应于时钟信号152、响应于写入启用信号156、响应于写入地址信号160，或其组合。时钟信号152可经由时钟输入154提供到控制逻辑148。另外，写入启用信号156可由写入启用输入158提供到控制逻辑148，且写入地址信号160可由写入地址输入162提供到控制逻辑148。如进一步参看图2将阐释，控制逻辑148可控制数据存储装置128的读取和写入操作。举例来说，控制逻辑148可使用写入指针和读取指针来确定数据存储装置128内的地址，以用于将数据写入到数据存储装置128以及用于从数据存储装置128读取数据。控制逻辑148可进一步响应于数据存储装置128为“满”且当数据存储装置128为“满”时不应将数据写入到数据存储装置128的确定。尽管图1描绘时钟输入154不同于写入启用输入158，但根据另一实施例，时钟信号152和写入启用信号156经由单一总线提供到控制逻辑148。
第二电平移位器164可经耦合以接收时钟输入154，第三电平移位器168可经耦合以接收写入启用输入158，且第四电平移位器170可经耦合以接收写入地址信号160。第二电平移位器164可经配置以将时钟信号152从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。类似地，第三电平移位器168可经配置以将写入启用信号156从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。第四电平移位器170可经配置以将写入地址信号160从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。
在操作中，数据存储装置128可接收待存储在数据存储装置128处的数据144。在存储数据144之前，电平移位器140可对数据144进行电平移位。举例来说，电平移位器140可将数据144从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。
在将数据144电平移位到与第二电压域112相关联的电压电平之后，电平移位器140可经由数据输入132将数据144提供到数据存储装置128。数据存储装置128可接着存储数据144，且所存储的数据可发射到第二电压域112。根据特定说明性实施例，数据存储装置128包含异步先进先出(FIFO)缓冲器，其中不同时钟用于写入和读取数据。异步FIFO缓冲器可以先进先出方式输出数据(例如，数据144)。
在存储数据144之后，数据存储装置128可经由多个数据输出136输出数据144。举例来说，数据存储装置128可在控制逻辑148确定的时间输出数据144。输出逻辑142可进一步将数据144提供到第二电压域112供电的电路，例如第二电压域112供电的电路122。
如将了解，在数据存储装置128的数据输入132处而非多个数据输出136处对数据进行电平移位使得能够使用数据输入132处的单一电平移位器140而非对应于多个数据输出136的每一者的多个电平移位器，借此减少电平移位器的数目。举例来说，如果多个输出136的每一者产生数据输入132的每一位道的数据位，那么可通过对数据输入132处的数据位进行电平移位而非对多个输出136的每一者处的数据位进行电平移位来节省面积。此外，因为使用不同时钟信号在数据存储装置128处执行读取和写入数据，所以可能由于使用单一时钟信号将数据从第一电压域108发射到第二电压域112而引起的时钟偏移可得以避免。
参看图2，用以对到达数据存储装置的数据输入信号进行电平移位的电路的特定说明性实施例被描绘且总体上表示为200。可通过参考图1的电路100的某些元件来描述电路200。举例来说，可参考图1的第一电压域108、第二电压域112、电压域交叉104、第一时钟域120、第二时钟域124、时钟域交叉116、数据存储装置128、数据输入132、多个数据输出136、电平移位器140、输出逻辑142、控制逻辑148、时钟输入154、写入启用输入158和写入地址输入162或其组合来描述电路200。
电路200可包含与第一时钟域120相关联的第一电路。举例来说，第一电路可包含响应于数据存储装置128处执行的写入操作的写入计数器203。写入计数器203可为通过一次改变一个位而“计数”的计数器，例如葛莱计数器或约翰逊计数器。第一电路可进一步包含第一组同步锁存元件，例如第一同步锁存元件219与第二同步锁存元件221形成的第一亚稳同步器251。第一电路可进一步包含第一等价性检查逻辑223、第一葛莱到二进制(GTB)电路229和第二GTB电路233。
电路200可进一步包含与第二时钟域124相关联的第二电路。第二电路可包含读取计数器215。读取计数器215可为通过一次改变一个位而“计数”的计数器，例如葛莱计数器或约翰逊计数器。第二电路可进一步包含第二组同步锁存元件，例如第三同步锁存元件207与第四同步锁存元件209形成的第二亚稳同步器253。第二电路可进一步包含第二等价性检查逻辑211。
在操作中，数据输入信号可在电平移位器140处接收。电平移位器140可将数据输入信号从与第一电压域108相关联的电压电平电平移位到与第二电压域112相关联的电压电平。经电平移位的数据输入信号可写入到数据存储装置128。响应于写入经电平移位的数据输入信号，存储在写入计数器203处的写入计数器值可递增。举例来说，写入计数器值可从“000”递增到“001”以指示数据已写入到数据存储装置128且可用于从数据存储装置128读取。
写入计数器值可从第一时钟域120发送到第二时钟域124。举例来说，写入计数器值可发送到第三同步锁存元件207。写入计数器值可响应于新数据正写入到数据存储装置128或以预定间隔(例如，每一时钟循环)而发送到第二时钟域124。
第二亚稳同步器253可接收写入计数器值且可使写入计数器值与同第二时钟域124相关联的时钟信号同步。使写入计数器值同步可在与第二时钟域124相关联的时钟信号的两个循环期间执行。
第二等价性检查逻辑211可将写入计数器值与读取计数器215处存储的读取计数器值比较。如果写入计数器值不同于读取计数器值，那么可作出数据可用于从数据存储装置128读取的确定。举例来说，如果写入计数器值为“001”且读取计数器值为“000”，那么可作出数据已写入到数据存储装置128的确定。
当写入计数器值不同于读取计数器值时可产生有效信号213，从而指示数据可用于从数据存储装置128读取。读取地址信号231可提供到输出逻辑142，从而指示待读取的数据的地址，致使来自多个数据输出136的数据由输出逻辑142输出。
响应于输出数据，读取计数器215可递增以指示已从数据存储装置128读取数据。举例来说，读取计数器215的读取计数器值可从“000”递增到“001”。读取计数器值可接着发射到第一时钟域120。一般来说，读取计数器值可响应于数据正从数据存储装置128读取或以预定间隔(例如，每一时钟循环)发送到第一时钟域120。
第一亚稳同步器251可接收读取计数器值且可根据与第一时钟域120相关联的时钟信号使读取计数器值同步。使读取计数器值同步可在与第一时钟域120相关联的时钟信号的两个循环期间执行。
第一等价性检查逻辑223可将读取计数器值与写入计数器值比较以确定数据存储装置128是否为“满”(例如，数据存储装置128的存储位置是否可用于写入数据)。举例来说，如果第一等价性检查逻辑223确定读取计数器值和写入计数器值不指向同一存储位置，那么可作出数据存储装置128未满且存储位置可用于存储数据的确定。如果第一等价性检查逻辑223确定因为读取指针已“赶上”写入指针(例如，存储在数据存储装置128处的所有数据已被读取)所以读取计数器值和写入计数器值各自指向同一存储位置，那么可作出数据存储装置128为空的确定。如果第一等价性检查逻辑223确定因为写入指针已“赶上”读取指针(例如，数据存储装置128处的所有存储位置正存储数据)所以读取计数器值和写入计数器值各自指向同一存储位置，那么可作出数据存储装置128为满的确定。
可基于写入计数器值和读取计数器值产生FIFO深度信号227。FIFO深度信号227可指示数据存储装置128的“深度”(例如，可用存储)。为产生FIFO深度信号227，写入计数器值可由第一GTB电路229从葛莱码表示转换为二进制表示。类似地，读取计数器值可由第二GTB电路233从葛莱码表示转换为二进制表示。来自第一GTB电路229以及来自第二GTB电路233的输出被输入到产生FIFO深度信号227的算术逻辑单元230。
如将了解，在数据存储装置128的数据输入132处而非多个数据输出136处对数据进行电平移位使得能够使用数据输入132处的单一电平移位器140而非对应于多个数据输出136的每一者的多个电平移位器，借此减少电平移位器的数目。举例来说，如果多个输出136的每一者产生数据输入132的每一位道的数据位，那么可通过对数据输入132处的数据位进行电平移位而非对多个输出136的每一者处的数据位进行电平移位来节省面积。此外，因为使用不同时钟信号在数据存储装置128处执行读取和写入数据，所以可能由于使用单一时钟信号将数据从第一电压域108发射到第二电压域112而引起的时钟偏移可得以避免。
参看图3，在数据存储装置的输入处对数据输入信号进行电平移位的方法的特定说明性实施例的流程图被描绘且总体上表示为300。方法300可在包含电压域交叉的电路处执行。举例来说，方法300可在图1的电路100、图2的电路200或其组合处执行。
方法300包含在310处将到达数据存储装置的数据输入信号从与第一电压域相关联的第一电压电平电平移位到与第二电压域相关联的第二电压电平，其中数据存储装置由第二电压域供电。在特定说明性实施例中，数据存储装置是图1和2的数据存储装置128。另外，第一电压域可为图1和2的第一电压域108，且第二电压域可为图1和2的第二电压域112。
方法300可进一步包含在320处将对应于数据输入信号的数据存储在数据存储装置处。在特定说明性实施例中，数据存储装置包含异步先进先出(FIFO)缓冲器，且数据以先进先出方式存储和读取。存储数据可由控制逻辑控制，例如图1和2的控制逻辑148。
方法300可进一步包含在330处响应于存储数据而更新写入指针。写入指针可为图2的写入计数器203的写入计数器值。
方法300可进一步包含在340处在数据存储装置处产生对应于所述数据的多个数据输出。举例来说，可在图1和2的多个数据输出136处产生数据。产生多个数据输出可至少部分由图1和2的输出逻辑142控制。
方法300可进一步包含在350处响应于产生多个数据输出而更新读取指针。举例来说，读取指针可为图2的读取计数器215的读取计数器值。
参看图4，包含用以对到达数据存储装置的数据输入信号进行电平移位的电路的电子装置被描绘且总体上表示为400。电子装置400可包含图1的电路100、图2的电路200或其组合的组件。另外，参看图3描述的方法300的全部或一部分可在电子装置400处执行。
电子装置400包含处理单元，例如处理单元410。处理单元410可包含划分第一电压域(例如，第一电压域108)和第二电压域(例如，第二电压域112)的电压域交叉104。处理单元410可进一步包含第二电压域供电的数据存储装置128。电平移位器140可在存储在数据存储装置128内之前将数据从第一电压域108移位到第二电压域112。
处理单元410可耦合到存储器432。存储器432可存储可由处理单元410执行的处理器可执行指令，例如指令433。存储器432可进一步存储数据435，例如由处理单元410执行指令433的一者或一者以上的结果。数据435可为图1和2的数据144。存储器432可为非瞬时(例如，有形)存储媒体。非瞬时存储媒体的实例包含随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)。
显示器控制器426可耦合到处理单元410且耦合到显示器428。译码器/解码器(CODEC)434可耦合到处理单元410。扬声器436和麦克风438可耦合到CODEC434。电子装置400可进一步包含耦合到处理单元410且耦合到无线天线442的无线控制器440。
在特定实施例中，处理单元410、显示器控制器426、存储器432、CODEC434和无线控制器440包含在***级封装或芯片上***装置422中。在一特定实施例中，输入装置430和电源444耦合到芯片上***装置422。此外，在特定实施例中，且如图4中说明，显示器428、输入装置430、扬声器436、麦克风438、无线天线442和电源444在芯片上***装置422外部。然而，显示器428、输入装置430、扬声器436、麦克风438、无线天线442和电源444的每一者可耦合到芯片上***装置422的组件，例如接口或控制器。
电子装置400可包含第一电压域108供电的第一电路和第二电压域112供电的第二电路。处理单元410具有第一电压域108和第二电压域112。处理单元410的某些电路或组件可在第一电压域108中，且处理单元410的其它组件或电路可在第二电压域112中。显示器控制器426可由第一电压域108供电，且无线控制器440可由第二电压域112供电。无线控制器440可响应于数据存储装置128输出的数据(例如，数据435)。处理单元410包含数据存储装置128与到无线控制器440的输出之间的时钟域交叉116。虽然第一电压域108和第二电压域112已在处理单元410中说明，但电子装置400中的其它组件可在第一电压域108中、第二电压域112中或不同电压域中。
结合图1-4的所揭示的电路和方法，一设备包含用于存储数据的装置(例如，图1、2和4的数据存储装置128)。所述设备进一步包含用于将到达所述用于存储数据的装置的数据输入信号从与第一电压域(例如，图1、2和4的第一电压域108)相关联的第一电压电平电平移位到与第二电压域(例如，图1、2和4的第二电压域112)相关联的第二电压电平的装置(例如，图1、2和4的电平移位器140)。所述用于存储数据的装置可由第二电压域供电。尽管图4描绘包含在处理单元410中的电平移位器140，但应了解，电平移位器140可驻留在利用电压域交叉来分离多个电压域的任何电子组件中。
所属领域的技术人员将进一步了解，结合本文揭示的实施例描述的各种说明性逻辑块、配置、模块、电路和步骤可实施为电子硬件、处理器可执行指令或两者的组合。上文已大体在功能性方面描述各种说明性组件、块、配置、模块、电路和步骤。此功能性实施为硬件还是处理器可执行指令取决于特定应用和强加于总体***的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性，但所述实施决策不应被解释为导致偏离本发明的范围。
结合本文揭示的实施例描述的方法或过程的步骤可直接体现在硬件中，由处理器执行的指令中或两者的组合中。处理器可执行指令可驻留在随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的存储媒体中。示范性非瞬时(例如，有形)存储媒体耦合到处理器使得处理器可从存储媒体读取信息以及向存储媒体写入信息。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件驻留在计算装置或用户终端中。
提供所揭示实施例的先前描述以使所属领域的技术人员能够制造或使用所揭示的实施例。对于所属领域的技术人员来说，对这些实施例的各种修改将为显而易见的，且可在不偏离本发明的范围的情况下将本文中所定义的原理应用于其它实施例。因此，本发明无意限于本文中所展示的实施例，而是将赋予本发明与如由所附权利要求书界定的原理和新颖特征一致的可能的最广范围。

Claims (32)

1.一种设备，其包括：
数据存储装置，其中待存储在所述数据存储装置中的数据在存储在所述数据存储装置内之前从第一电压域电平移位到第二电压域，且其中所述数据存储装置由所述第二电压域供电；以及
电路，其由所述第二电压域供电，所述电路响应于所述数据存储装置输出的数据。
2.根据权利要求1所述的设备，其中所述数据存储装置具有每位道单一数据输入和多个数据输出，且其中所述数据存储装置在第一时钟域中且所述电路在第二时钟域中。
3.根据权利要求2所述的设备，其进一步包括耦合到所述单一数据输入的第一电平移位器，且其中所述第一电平移位器经配置以将所述待存储的数据从与所述第一电压域相关联的第一电压电平电平移位到与所述第二电压域相关联的第二电压电平。
4.根据权利要求3所述的设备，其进一步包括：
控制逻辑，其用以控制所述数据存储装置处的读取和写入操作，所述控制逻辑响应于时钟信号、响应于写入启用信号且响应于写入地址信号；
第二电平移位器，其经配置以对时钟输入进行电平移位以产生所述时钟信号；
第三电平移位器，其经配置以对写入启用输入进行电平移位以产生所述写入启用信号；以及
第四电平移位器，其经配置以对写入地址输入进行电平移位以产生所述写入地址信号。
5.根据权利要求4所述的设备，其中所述单一数据输入和所述多个数据输出由时钟域交叉分离。
6.根据权利要求1所述的设备，其中所述数据存储装置包含异步先进先出FIFO缓冲器。
7.根据权利要求6所述的设备，其中所述异步FIFO缓冲器包含多个锁存元件。
8.根据权利要求7所述的设备，其中所述异步FIFO缓冲器经耦合以提供具有与所述第二电压域相关联的电压电平的输出。
9.一种方法，其包括：
将到达数据存储装置的数据输入信号从与第一电压域相关联的第一电压电平电平移位到与第二电压域相关联的第二电压电平，其中所述数据存储装置由所述第二电压域供电；以及
将所述数据存储装置的输出发送到由所述第二电压域供电的电路，其中所述数据存储装置在第一时钟域中且所述电路在第二时钟域中。
10.根据权利要求9所述的方法，其进一步包括将对应于所述数据输入信号的数据存储在所述数据存储装置处。
11.根据权利要求10所述的方法，其进一步包括响应于存储所述数据而更新写入指针。
12.根据权利要求11所述的方法，其进一步包括在所述数据存储装置处产生对应于所述数据的多个数据输出。
13.根据权利要求9所述的方法，其中由来自所述多个数据输出的时钟域交叉分离所述数据输入信号。
14.根据权利要求13所述的方法，其进一步包括响应于产生所述多个数据输出而更新读取指针。
15.一种设备，其包括：
用于存储数据的装置；以及
用于将到达所述用于存储数据的装置的数据输入信号从与第一电压域相关联的第一电压电平电平移位到与第二电压域相关联的第二电压电平的装置，
其中所述用于存储数据的装置由所述第二电压域供电。
16.根据权利要求15所述的设备，其中所述用于电平移位的装置包含耦合到所述用于存储数据的装置的输入的电平移位器。
17.根据权利要求16所述的设备，其中所述用于电平移位的装置的输入与所述第一电压域相关联，且其中所述用于电平移位的装置的输出与所述第二电压域相关联。
18.一种装置，其包括：
第一电压域，其与第一电压源相关联且包含由所述第一电压源供电的第一电路；
第二电压域，其与第二电压源相关联且包含由所述第二电压源供电的第二电路；
数据存储装置，其由所述第二电压域供电；以及
电平移位器，其耦合到所述数据存储装置的输入，且经配置以将待存储在所述数据存储装置处的数据在存储在所述数据存储装置内之前从所述第一电压域电平移位到所述第二域。
19.根据权利要求18所述的装置，其中电压域交叉划分所述第一电压域与所述第二电压域。
20.根据权利要求19所述的装置，其中所述数据存储装置的所述输入与第一时钟域相关联，且其中所述数据存储装置的输出与第二时钟域相关联，且其中时钟域交叉划分所述第一时钟域与所述第二时钟域。
21.根据权利要求18所述的装置，其中所述数据存储装置包含异步先进先出FIFO缓冲器，且其中所述异步FIFO缓冲器响应于时钟信号、响应于写入启用信号且响应于写入地址信号。
22.根据权利要求21所述的装置，其进一步包括写入计数器，所述写入计数器经配置以存储指向所述异步FIFO缓冲器的待写入到的下一存储位置的写入计数器值。
23.根据权利要求22所述的装置，其中所述写入计数器为葛莱计数器或约翰逊计数器。
24.根据权利要求22所述的装置，其进一步包括用以在所述第二电压域处接收所述写入计数器值的逻辑。
25.根据权利要求24所述的装置，其中所述用以接收所述写入计数器值的逻辑包含由所述第二电压域供电的一对锁存元件。
26.根据权利要求25所述的装置，其进一步包括经配置以将所述写入计数器值与读取计数器值比较的第一等价性检查逻辑。
27.根据权利要求26所述的装置，其进一步包括读取计数器，所述读取计数器经配置以存储指向所述异步FIFO缓冲器的待读取的下一存储位置的读取计数器值。
28.根据权利要求27所述的装置，其中所述读取计数器为葛莱计数器或约翰逊计数器。
29.根据权利要求27所述的装置，其进一步包括用以在所述第一电压域处接收所述读取计数器值的逻辑。
30.根据权利要求29所述的装置，其中所述用以接收所述读取计数器值的逻辑包含位于所述第一电压域处的一对锁存元件。
31.根据权利要求30所述的装置，其进一步包括经配置以将所述写入计数器值与所述读取计数器值比较的第二等价性检查逻辑。
32.根据权利要求29所述的装置，其中基于所述写入计数器值和所述读取计数器值产生FIFO深度信号。
CN201280043524.8A 2011-08-12 2012-08-13 用于电压域交叉的数据存储装置 Expired - Fee Related CN103782267B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/208,450 US8995207B2 (en) 2011-08-12 2011-08-12 Data storage for voltage domain crossings
US13/208,450 2011-08-12
PCT/US2012/050641 WO2013025637A1 (en) 2011-08-12 2012-08-13 Data storage for voltage domain crossings

Publications (2)

Publication Number Publication Date
CN103782267A true CN103782267A (zh) 2014-05-07
CN103782267B CN103782267B (zh) 2017-04-26

Family

ID=46845996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043524.8A Expired - Fee Related CN103782267B (zh) 2011-08-12 2012-08-13 用于电压域交叉的数据存储装置

Country Status (6)

Country Link
US (1) US8995207B2 (zh)
EP (1) EP2742419B1 (zh)
JP (2) JP5774786B2 (zh)
KR (1) KR101584657B1 (zh)
CN (1) CN103782267B (zh)
WO (1) WO2013025637A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111158451A (zh) * 2019-12-31 2020-05-15 瓴盛科技有限公司 电子设备及供电方法
CN111724838A (zh) * 2019-03-20 2020-09-29 东芝存储器株式会社 半导体存储装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275704B2 (en) * 2014-07-31 2016-03-01 Texas Instruments Incorporated Method and apparatus for asynchronous FIFO circuit
JP2017207963A (ja) 2016-05-19 2017-11-24 ソニー株式会社 データ伝送回路、データ伝送システムおよびデータ伝送回路の制御方法
CN108604855B (zh) 2016-07-13 2020-07-03 富士电机株式会社 功率模块
US10592442B2 (en) * 2017-12-11 2020-03-17 Advanced Micro Devices, Inc. Asynchronous buffer with pointer offsets
CN111399802B (zh) * 2020-03-24 2022-08-19 飞腾信息技术有限公司 多电源域多时钟域先进先出队列、集成电路芯片及计算机设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254677B1 (en) * 2004-05-04 2007-08-07 Xilinx, Inc. First-in, first-out memory system with reduced cycle latency
US7348813B1 (en) * 2005-12-02 2008-03-25 Cirrus Logic, Inc. Circuits and methods for reducing the effects of level shifter delays in systems operating in multiple voltage domains
US20090189639A1 (en) * 2008-01-25 2009-07-30 Neal Thomas Wingen Circuits and methods for communicating data between domains during voltage and frequency shifting
CN102113056A (zh) * 2008-08-15 2011-06-29 高通股份有限公司 存储器电路中的双功率方案
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809232A (en) 1986-12-16 1989-02-28 The United States Of America As Represented By The United States Department Of Energy High speed, very large (8 megabyte) first in/first out buffer memory (FIFO)
JPH06149539A (ja) 1992-09-21 1994-05-27 Mitsubishi Electric Corp ハードウェアソート演算装置
US6226698B1 (en) * 1997-11-10 2001-05-01 Sun Microsystems, Inc. Method and apparatus for dynamically calculating degrees of fullness of a synchronous FIFO
JP3908493B2 (ja) * 2001-08-30 2007-04-25 株式会社東芝 電子回路及び半導体記憶装置
US7093144B2 (en) * 2004-02-25 2006-08-15 Analog Devices, Inc. Signal transfer across a voltage domain boundary
US7519788B2 (en) * 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7437582B1 (en) * 2005-08-10 2008-10-14 Xilinx, Inc. Power control in a data flow processing architecture
JP4858445B2 (ja) * 2005-10-13 2012-01-18 日本電気株式会社 半導体ディジタル回路、ｆｉｆｏバッファ回路及びデータ受け渡し方法
TW200717519A (en) * 2005-10-28 2007-05-01 Univ Nat Chiao Tung Asynchronous first-in-first-out cell
EP2220566A2 (en) * 2007-12-05 2010-08-25 Nxp B.V. Source-synchronous data link for system-on-chip design
US7622954B2 (en) 2008-02-26 2009-11-24 Standard Microsystems Corporation Level shifter with memory interfacing two supply domains
US8593203B2 (en) * 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US8811338B2 (en) * 2008-08-22 2014-08-19 Qualcomm Incorporated Proxy mobile internet protocol (PMIP) in a multi-interface communication environment
US7876631B2 (en) 2008-12-17 2011-01-25 Qualcomm Incorporated Self-tuning of signal path delay in circuit employing multiple voltage domains
US8301932B2 (en) * 2009-11-16 2012-10-30 Arm Limited Synchronising between clock domains
KR101047060B1 (ko) * 2009-12-28 2011-07-06 주식회사 하이닉스반도체 데이터 출력 회로
KR101451254B1 (ko) * 2010-07-16 2014-10-15 엠.에스. 라마이아 스쿨 오브 어드밴스드 스터디스 데이터 인터페이스 회로
US8553488B2 (en) * 2011-06-10 2013-10-08 Apple Inc. Performing stuck-at testing using multiple isolation circuits
US9177615B2 (en) * 2011-07-06 2015-11-03 Qualcomm Technologies, Inc. Power disconnect unit for use in data transport topology of network on chip design having asynchronous clock domain adapter sender and receiver each at a separate power domain
US9142268B2 (en) * 2012-01-17 2015-09-22 Qualcomm Incorporated Dual-voltage domain memory buffers, and related systems and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254677B1 (en) * 2004-05-04 2007-08-07 Xilinx, Inc. First-in, first-out memory system with reduced cycle latency
US7348813B1 (en) * 2005-12-02 2008-03-25 Cirrus Logic, Inc. Circuits and methods for reducing the effects of level shifter delays in systems operating in multiple voltage domains
US20090189639A1 (en) * 2008-01-25 2009-07-30 Neal Thomas Wingen Circuits and methods for communicating data between domains during voltage and frequency shifting
CN102113056A (zh) * 2008-08-15 2011-06-29 高通股份有限公司 存储器电路中的双功率方案
CN102257569A (zh) * 2009-01-12 2011-11-23 拉姆伯斯公司 时钟转发的低功率信号传输***

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724838A (zh) * 2019-03-20 2020-09-29 东芝存储器株式会社 半导体存储装置
CN111724838B (zh) * 2019-03-20 2023-11-10 铠侠股份有限公司 半导体存储装置
CN111158451A (zh) * 2019-12-31 2020-05-15 瓴盛科技有限公司 电子设备及供电方法

Also Published As

Publication number Publication date
JP2015232918A (ja) 2015-12-24
JP5774786B2 (ja) 2015-09-09
US20130039133A1 (en) 2013-02-14
WO2013025637A1 (en) 2013-02-21
KR101584657B1 (ko) 2016-01-22
CN103782267B (zh) 2017-04-26
EP2742419B1 (en) 2015-06-17
KR20140057329A (ko) 2014-05-12
EP2742419A1 (en) 2014-06-18
JP2014524613A (ja) 2014-09-22
JP6265944B2 (ja) 2018-01-24
US8995207B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN103782267A (zh) 用于电压域交叉的数据存储装置
CN105183423B (zh) 一种跨时钟域异步数据处理方法和装置
CN105320490A (zh) 用于异步fifo电路的方法和设备
US9142268B2 (en) Dual-voltage domain memory buffers, and related systems and methods
CN103472998B (zh) 一种选取文字的方法、装置和终端设备
KR102671786B1 (ko) 메모리 장치 및 이의 동작 방법
CN106055512B (zh) 一种mipi接口raw10数据重组编码与读出方法
CN105578585A (zh) 一种确定链路延时的方法、装置和通信设备
CN109343954A (zh) 电子设备工作方法及***
CN110456900B (zh) 一种接口电路、显示驱动器、终端设备和显示控制方法
KR20140078912A (ko) 메모리 시스템 및 이를 포함하는 시스템 온 칩
US8578074B2 (en) First in first out device and method thereof
WO2017112341A1 (en) Reliable out-of-order end-to-end protocol with robust window state overflow management and a multi-node system using same
CN112306919A (zh) 一种基于fpga的数据对齐方法、装置、设备及介质
CN104239246B (zh) 提供多端口功能的存储装置与方法
CN205016216U (zh) 一种显示屏接口转换装置以及智能手表
CN103888211A (zh) 一种交叉芯片间进行数据传输的方法及装置
CN103576826B (zh) 存储器控制方法、装置及存储器***
CN109783395B (zh) 内存访问方法、交换芯片、内存模组及电子设备
KR102287400B1 (ko) 이미지 합성 장치와 이를 포함하는 디스플레이 시스템
CN113867681B (zh) 数据处理方法及装置、数据处理设备和存储介质
CN112770356B (zh) 数据传输方法和电子设备
US10885952B1 (en) Memory data transfer and switching sequence
CN104320534A (zh) 一种移动终端及移动终端设置字体显示状态的方法
JP2005228425A (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

Termination date: 20210813