CN105183423B - 一种跨时钟域异步数据处理方法和装置 - Google Patents
一种跨时钟域异步数据处理方法和装置 Download PDFInfo
- Publication number
- CN105183423B CN105183423B CN201510554918.5A CN201510554918A CN105183423B CN 105183423 B CN105183423 B CN 105183423B CN 201510554918 A CN201510554918 A CN 201510554918A CN 105183423 B CN105183423 B CN 105183423B
- Authority
- CN
- China
- Prior art keywords
- clock domain
- continuous
- read
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明实施例提供了一种跨时钟域异步数据处理方法和装置。该跨时钟域异步数据处理方法包括:在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起止地址信息及读写模式;将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。该方法对于大段连续地址的数据读写不需要每一笔存储操作都等待异步时钟域的数据信号转换,提高了数据处理效率。
Description
技术领域
本发明涉及数据处理技术领域,特别是涉及一种跨时钟域异步数据处理方法和一种跨时钟域异步数据处理装置。
背景技术
在复杂的数字电路***中,整个***往往由多个单元或多个印刷电路板组成,因此在专用集成电路(Application Specific Integrated Circuit,ASIC)和现场可编程门阵列(Field-Programmable Gate Array,FPGA)的逻辑设计中,往往会设计两个时钟域或者多个时钟域之间信号的交互。
通常在对跨时钟域的异步存储器进行读写时,可以执行以下过程:对每个所接收到的数据信号,首先对该数据信号进行采样,得到第一时钟域的数据信号;然后对该第一时钟域的数据信号进行同步化处理,得到第二时钟域的数据信号;再用同步后的第二时钟域上的数据信号对第二时钟域的存储器进行读写访问,并再将访问结果反馈输出。该读写过程中由于需要每一笔存储操作都等待异步时钟域的数据信号转换,消耗了大量的时钟周期,尤其在对异步存储器中大段连续地址空间进行读写时,上述处理方法会导致数据处理效率降低。
因此,目前需要本领域技术人员迫切解决的一个技术问题就是:能够在对异步存储器中大段连续地址空间进行读写时,提高数据处理效率。
发明内容
本发明实施例的目的在于提供一种跨时钟域异步数据处理方法,能够对异步存储器中大段连续地址空间进行读写时,提高数据处理效率。
相应的,本发明实施例还提供了一种跨时钟域异步数据处理装置,用以保证上述方法的实现及应用。
为了解决上述问题,本发明公开了一种跨时钟域异步数据处理方法,包括:
在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起止地址信息及读写模式;
将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;
通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。
进一步,所述通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,包括:
当进行所述连续数据的写入时,将所述第一时钟域的所述连续数据写入所述异步FIFO,以使所述第二时钟域的存储器从所述异步FIFO读取所述连续数据并存储在所述存储器中;和/或,
当进行所述连续数据的读取时,从所述异步FIFO中读取由所述第二时钟域的存储器存储的所述连续数据。
进一步,所述方法还包括:
接收所述第二时钟域的存储器反馈的对所述连续数据写入完成的报告。
进一步,所述方法还包括:
向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
进一步,在所述在第一时钟域生成连续读写命令之前,还包括:
对待读写数据的地址空间进行整合,获得所述连续数据的所述起止地址信息。
本发明实施例还提供了一种跨时钟域异步数据处理装置,包括:
命令生成模块,用于在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起止地址信息及读写模式;
同步逻辑模块,用于将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;
数据读写模块,用于通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。
进一步,所述数据读写模块,用于当进行所述连续数据的写入时,将所述第一时钟域的所述连续数据写入所述异步FIFO,以使所述第二时钟域的存储器从所述异步FIFO读取所述连续数据并存储在所述存储器中;和/或,
所述数据读写模块,用于当进行所述连续数据的读取时,从所述异步FIFO中读取由所述第二时钟域的存储器存储的所述连续数据。
进一步,所述装置还包括:
反馈接收模块,用于接收所述第二时钟域的存储器反馈的对所述连续数据写入完成的报告。
进一步,所述装置还包括:
反馈模块,用于向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
进一步,所述装置还包括:
整合模块,用于在所述在第一时钟域生成连续读写命令之前,对待读写数据的地址空间进行整合,获得所述连续数据的所述起止地址信息。
与现有技术相比,本发明实施例包括以下优点:
本发明实施例在对一段连续地址空间的数据进行读写操作时,通过生成连续读写命令,并在连续读写命令中包含数据的起止地址信息,使得在第一时钟域与第二时钟域之间只对该命令进行一次同步化处理即可,在数据读写过程中,通过利用异步FIFO即可实现数据的连续读写。该方法对于大段连续地址的数据读写不需要每一笔存储操作都等待异步时钟域的数据信号转换,提高了数据处理效率。
附图说明
图1是本发明的一种跨时钟域异步数据处理方法实施例的步骤流程图;
图2是本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图;
图3是本发明中一种跨时钟域异步数据处理的***架构示意图;
图4是本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图;
图5是本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图;
图6是本发明的一种跨时钟域异步数据处理装置实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,示出了本发明的一种跨时钟域异步数据处理方法实施例的步骤流程图,具体可以包括如下步骤:
步骤101,在第一时钟域生成连续读写命令,该连续读写命令中包括连续数据的起止地址信息及读写模式。
本实施例中,跨时钟域异步数据处理的装置(以下简称该装置)可以设置在第一时钟域。
当该装置需要对一段连续地址空间对应的数据(记为连续数据)进行读写操作时,例如将第一时钟域内该连续地址空间内对应存储的连续数据写入第二时钟域的存储器中,或者从第二时钟域的存储器中读取出与连续地址空间对应的连续数据等,该装置首先根据该连续数据的起止地址信息及读写模式生成一个连续的读写命令。其中该起止地址信息具体可以包括起始地址及读写长度。
在另一实施例中,在生成该连续读写命令之前,该装置还可以首先对多个待读写数据的地址空间进行整合,获得由这些待读写数据组成的连续数据的起止地址信息。
步骤102,将第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令。
该装置将生成的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令。该同步处理方法可采用现有技术中的诸多方法,譬如申请号为CN200710002653.3,发明名称为“跨时钟域异步数据处理、异步数据跨时钟域的方法及装置”的专利申请中所公开的同步方法亦可用于本发明中,此处不再赘述。
步骤103,通过异步FIFO与第二时钟域的存储器进行连续数据的读写。其中,连续数据在存储器中的存储器地址根据第二时钟域的连续读写命令确定。
第二时钟域中可以在存储器内部或者外部设置有内部逻辑模块,该内部逻辑模块在接收到第二时钟域的连续读写命令后,即可根据该命令中包含的读写模式确定当前模式是进行数据写入还是数据读取,同时根据连续数据的起止地址信息计算获得该存储器中对应的存储地址。其中,根据第一时钟域的起止地址信息计算第二时钟域的存储器的存储地址的方法可以采用现有方法。
第一时钟域与第二时钟域之间设置有异步FIFO(First Input First Output,先进先出队列)。FIFO从硬件来看是一块数据内存,它有两个端口,一个用来写数据,就是将数据存入FIFO;另一个用来读数据,也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针,写指针指向要写的内存部分,读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动。对于异步FIFO而言,数据是由某一个时钟域的控制信号写入FIFO,而由另一个时钟域的控制信号将数据读出FIFO,也就是说,读写指针的变化动作是由不同的时钟产生的。
本实施例中,该装置即可在第一时钟域通过异步FIFO与第二时钟域的存储器进行连续数据的读写,第二时钟域的存储器即可根据计算获得的存储器地址进行连续数据的写入或读取。
具体的,可以在内部逻辑模块中设计一个内部寄存器,接收到第二时钟域的连续读写命令时,初始化为存储器的起始地址,该确定存储器起始地址的过程可以是当第二时钟域的命令使能时,将第二时钟域的存储器的读写地址(起始地址)C赋值为连续读写命令中起始地址,此后每次读写数据时将C自增得到下一次读写的存储器地址。也即在获得存储器的起始地址后,只要对存储器进行一笔读写操作,就将存储器地址加1。例如连续写,初始化以后,从异步FIFO中取出一笔数据,按内部寄存器中所存的存储器地址写入存储器,然后内部寄存器所存储的地址加一,并从异步FIFO中取出下一笔数据,重复进行该过程,直至内部寄存器中存储的存储器地址达到‘起始始地址+读写长度’。读类似,只不过是先从存储器读,再写入异步FIFO。
本发明实施例在对一段连续地址空间的数据进行读写操作时,通过生成连续读写命令,并在连续读写命令中包含数据的起止地址信息,使得在第一时钟域与第二时钟域之间只对该命令进行一次同步化处理即可,在数据读写过程中,通过利用异步FIFO即可实现数据的连续读写。该方法对于大段连续地址的数据读写不需要每一笔存储操作都等待异步时钟域的数据信号转换,提高了数据处理效率。
参照图2,示出了本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图。
本实施例以向第二时钟域的存储器进行数据写入为例进行说明,具体可以包括如下步骤:
步骤201,在第一时钟域生成连续读写命令,连续读写命令中包括连续数据的起始地址、读写长度及读写模式。
本实施例中,连续读写命令中的起始地址及读写长度组成前述起止地址信息,该读写模式为写入模式。
步骤202,将第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令。
步骤201~202与前述实施例中的步骤101~102类似,此处不再赘述。
步骤203,将第一时钟域的连续数据写入异步FIFO,以使第二时钟域的存储器将从异步FIFO读取的连续数据存储在存储器中。
如图3所示,该装置包括命令生成模块31,同步逻辑模块32和数据读写模块33。数据读写模块33与第二时钟域的存储器之间建立有异步FIFO34,该装置的命令生成模块31生成连续读写命令后,通过同步逻辑模块32进行同步处理获得第二时钟域的连续读写命令。数据读写模块33按照连续读写命令中的起始地址及读写长度将数据(第一时钟域)连续地写入异步FIFO 34。工作在第二时钟域上的内部逻辑模块35从异步FIFO 34中取出数据,并写入存储器36。该内部逻辑模块35在从同步逻辑模块32中接收到第二时钟域的连续读写命令后,根据命令中包含的起始地址计算存储器36中的存储器地址,然后将从异步FIFO 34中取出的数据按照该存储器地址写入存储器36。该内部逻辑模块35可以内置在存储器36中,也可以独立于存储器36之外。步骤204,接收第二时钟域的存储器反馈的对连续数据写入完成的报告。
第二时钟域的存储器在写入完成后,可以通过同步逻辑模块32向第一时钟域的该装置反馈写入完成的报告。
参照图4,示出了本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图。
本实施例以从第二时钟域的存储器进行数据读取为例进行说明,具体可以包括如下步骤:
步骤401,在第一时钟域生成连续读写命令,连续读写命令中包括连续数据的起始地址、读写长度及读写模式。
本实施例中,连续读写命令中的起始地址及读写长度形成前述的起始地址信息,该读写模式为读模式。
步骤402,将第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令。
步骤401~402与前述实施例中的步骤101~102类似,此处不再赘述。
步骤403,从异步FIFO中读取第二时钟域的存储器存储的连续数据。
如图3所示,该装置与第二时钟域的存储器之间还建立有异步FIFO 37。工作在第二时钟域上的内部逻辑模块35根据第二时钟域的连续读写命令中的起始地址计算存储器地址,并按照该存储器地址从存储器36读出数据写入异步FIFO 37,在第一时钟域上该装置的数据读写模块33连续地读出异步FIFO 37中的数据。
步骤404,向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
该装置在从异步FIFO 37读取数据完成后,可以通过同步逻辑模块32向第二时钟域的存储器36反馈读取完成的报告。
参照图5,示出了本发明的另一种跨时钟域异步数据处理方法实施例的步骤流程图。
本实施例以第二时钟域的内部逻辑模块为执行主体进行描述。该方法包括:
步骤501,在第二时钟域接收同步化处理后的连续读写命令,该连续读写命令在第一时钟域生成,包括连续数据的起止地址信息及读写模式。
步骤502,通过第一时钟域与第二时钟域之间的异步FIFO对连续数据进行读写。
其中,该内部逻辑模块根据同步化处理后的连续读写命令确定连续数据的存储器地址。
在另一实施例中,通过第一时钟域与第二时钟域之间的异步FIFO对连续数据进行读写,包括:
当进行连续数据的写入时,从异步FIFO读取在第一时钟域写入的连续数据并按照根据同步化处理后的连续读写命令确定的连续数据的存储器地址在存储器中进行存储。
在存储完成后,还可以反馈对连续数据存储完成的报告。
在另一实施例中,通过第一时钟域与第二时钟域之间的异步FIFO对连续数据进行读写,包括:
当进行连续数据的读取时,按照预先计算获得的存储器地址从存储器中读取连续数据并写入异步FIFO,以在第一时钟域中从异步FIFO中读取连续数据。
上述具体过程请参见前述方法实施例的描述。
另外,可以结合申请号为CN200810100926,专利名称为“一种实现不等宽数据传输的异步先进先出存储器及方法”的在先专利,根据第一时钟域的频率及第二时钟域的频率来设置FIFO的深度,以避免FIFO发生溢出或空的情况。从而避免FIFO阻塞读写操作的情况。
例如,可以在第一时钟域频率高于第二时钟域的情况下进一步加快跨时钟域的连续读写。例如第一时钟域以100MHz连续写100个byte,第二时钟域是25MHz,以32bit为单位操作FIFO和存储器,这样第一时钟域和第二时钟域操作FIFO的速度差不多,意味着FIFO只要具备一定的深度就不会发生溢出或空的情况。
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
参照图6,示出了本发明一种跨时钟域异步数据处理装置实施例的结构框图,具体可以包括如下模块:
命令生成模块601,用于在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起始地址、读写长度及读写模式;
同步逻辑模块602,用于将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;
数据读写模块603,用于通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。
本发明实施例在对一段连续地址空间的数据进行读写操作时,通过上述单元生成连续读写命令,并在连续读写命令中包含数据的起止地址信息,使得在第一时钟域与第二时钟域之间只对该命令进行一次同步化处理即可,在数据读写过程中,通过利用异步FIFO即可实现数据的连续读写。该装置对于大段连续地址的数据读写不需要每一笔存储操作都等待异步时钟域的数据信号转换,提高了数据处理效率。
在另一实施例中,数据读写模块603,用于当进行所述连续数据的写入时,将所述第一时钟域的所述连续数据写入所述异步FIFO,以使所述第二时钟域的存储器从所述异步FIFO读取所述连续数据并存储在所述存储器中。
该装置还可以包括:
反馈接收模块,用于接收所述第二时钟域的存储器反馈的对所述连续数据写入完成的报告。
在另一实施例中,数据读写模块603,用于当进行所述连续数据的读取时,从所述异步FIFO中读取由所述第二时钟域的存储器存储的所述连续数据。
该装置还包括:
反馈模块,用于向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
在另一实施例中,该装置还可以包括:
整合模块,用于在所述在第一时钟域生成连续读写命令之前,对待读写数据的地址空间进行整合,获得所述连续数据的所述起始地址及所述读写长度。
本发明实施例还提供了一种跨时钟域异步数据处理装置,该装置可以包括内部逻辑模块,该内部逻辑模块具体可以包括如下单元:
命令接收单元,用于在第二时钟域接收同步化处理后的连续读写命令,该连续读写命令在第一时钟域生成,包括连续数据的起止地址信息及读写模式。
数据处理单元,用于通过第一时钟域与第二时钟域之间的异步FIFO对连续数据进行读写。
其中,该数据处理单元根据同步化处理后的连续读写命令确定连续数据的存储器地址。
在另一实施例中,该数据处理单元,可以用于当进行连续数据的写入时,从异步FIFO读取在第一时钟域写入的连续数据并按照根据同步化处理后的连续读写命令确定的连续数据的存储器地址在存储器中进行存储。
在另一实施例中,该数据处理单元,还可以用于当进行连续数据的读取时,按照预先计算获得的存储器地址从存储器中读取连续数据并写入异步FIFO,以在第一时钟域中从异步FIFO中读取连续数据。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种跨时钟域异步数据处理方法和一种跨时钟域异步数据处理装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种跨时钟域异步数据处理方法,其特征在于,包括:
在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起止地址信息及读写模式;
将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;
通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,包括:当进行所述连续数据的写入时,将所述第一时钟域的所述连续数据写入所述异步FIFO,以使所述第二时钟域的存储器从所述异步FIFO读取所述连续数据并存储在所述存储器中;和/或,当进行所述连续数据的读取时,从所述异步FIFO中读取由所述第二时钟域的存储器存储的所述连续数据;
其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
接收所述第二时钟域的存储器反馈的对所述连续数据写入完成的报告。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
4.根据权利要求1至3中任意一项所述的方法,其特征在于,在所述在第一时钟域生成连续读写命令之前,还包括:
对待读写数据的地址空间进行整合,获得所述连续数据的所述起止地址信息。
5.一种跨时钟域异步数据处理装置,其特征在于,包括:
命令生成模块,用于在第一时钟域生成连续读写命令,所述连续读写命令中包括连续数据的起止地址信息及读写模式;
同步逻辑模块,用于将所述第一时钟域的连续读写命令进行同步化处理,获得第二时钟域的连续读写命令;
数据读写模块,用于通过异步先入先出队列FIFO与所述第二时钟域的存储器进行所述连续数据的读写,包括:用于当进行所述连续数据的写入时,将所述第一时钟域的所述连续数据写入所述异步FIFO,以使所述第二时钟域的存储器从所述异步FIFO读取所述连续数据并存储在所述存储器中;和/或,用于当进行所述连续数据的读取时,从所述异步FIFO中读取由所述第二时钟域的存储器存储的所述连续数据;
其中,所述连续数据在所述存储器中的存储器地址根据所述第二时钟域的连续读写命令确定。
6.根据权利要求5所述的装置,其特征在于,所述装置还包括:
反馈接收模块,用于接收所述第二时钟域的存储器反馈的对所述连续数据写入完成的报告。
7.根据权利要求5所述的装置,其特征在于,所述装置还包括:
反馈模块,用于向所述第二时钟域的存储器反馈对所述连续数据读取完成的报告。
8.根据权利要求5至7中任意一项所述的装置,其特征在于,所述装置还包括:
整合模块,用于在所述在第一时钟域生成连续读写命令之前,对待读写数据的地址空间进行整合,获得所述连续数据的所述起止地址信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510554918.5A CN105183423B (zh) | 2015-09-02 | 2015-09-02 | 一种跨时钟域异步数据处理方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510554918.5A CN105183423B (zh) | 2015-09-02 | 2015-09-02 | 一种跨时钟域异步数据处理方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105183423A CN105183423A (zh) | 2015-12-23 |
CN105183423B true CN105183423B (zh) | 2019-01-25 |
Family
ID=54905530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510554918.5A Active CN105183423B (zh) | 2015-09-02 | 2015-09-02 | 一种跨时钟域异步数据处理方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105183423B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105933406A (zh) * | 2016-04-20 | 2016-09-07 | 烽火通信科技股份有限公司 | 一种xge与ge的以太网包互转的设备处理方法及*** |
CN106445836B (zh) * | 2016-09-20 | 2018-03-23 | 华南理工大学 | 异步数据读写方法、***及装置 |
CN109408427B (zh) * | 2017-08-18 | 2021-01-22 | 龙芯中科技术股份有限公司 | 一种跨时钟域数据处理方法及*** |
CN107608922B (zh) * | 2017-08-30 | 2019-10-22 | 西安空间无线电技术研究所 | 一种门控信号跨时钟域恢复方法 |
CN107656886B (zh) * | 2017-09-30 | 2020-01-10 | 中国科学院长春光学精密机械与物理研究所 | 一种跨时钟域信号处理电路及其处理方法 |
CN111176566B (zh) * | 2019-12-25 | 2023-09-19 | 山东方寸微电子科技有限公司 | 一种支持queue命令的eMMC读写控制方法及存储介质 |
CN111651950B (zh) * | 2020-05-09 | 2024-02-13 | 山东浪潮科学研究院有限公司 | 一种跨时钟域时序约束文件的生成方法、设备及介质 |
CN113889157A (zh) * | 2020-07-02 | 2022-01-04 | 华邦电子股份有限公司 | 存储装置及其连续读写方法 |
CN116561027A (zh) * | 2022-01-27 | 2023-08-08 | 瑞昱半导体股份有限公司 | 异步先进先出内存的控制方法及对应的数据传输*** |
CN115309676B (zh) * | 2022-10-12 | 2023-02-28 | 浪潮电子信息产业股份有限公司 | 一种异步fifo读写控制方法、***及电子设备 |
CN115357095B (zh) * | 2022-10-19 | 2023-01-24 | 中科声龙科技发展(北京)有限公司 | 异步信号处理方法及结构 |
CN117198363B (zh) * | 2023-11-07 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 双数据率同步动态随机存储***及方法、设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009487A (zh) * | 2007-01-24 | 2007-08-01 | 华为技术有限公司 | 跨时钟域异步数据处理、异步数据跨时钟域的方法及装置 |
CN101261575A (zh) * | 2008-02-26 | 2008-09-10 | 北京天碁科技有限公司 | 一种实现不等宽数据传输的异步先进先出存储器及方法 |
CN101344870A (zh) * | 2008-08-19 | 2009-01-14 | 北京中星微电子有限公司 | 一种复用性强的fifo控制模块及其管理内存的方法 |
-
2015
- 2015-09-02 CN CN201510554918.5A patent/CN105183423B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101009487A (zh) * | 2007-01-24 | 2007-08-01 | 华为技术有限公司 | 跨时钟域异步数据处理、异步数据跨时钟域的方法及装置 |
CN101261575A (zh) * | 2008-02-26 | 2008-09-10 | 北京天碁科技有限公司 | 一种实现不等宽数据传输的异步先进先出存储器及方法 |
CN101344870A (zh) * | 2008-08-19 | 2009-01-14 | 北京中星微电子有限公司 | 一种复用性强的fifo控制模块及其管理内存的方法 |
Non-Patent Citations (1)
Title |
---|
多时钟域下片上网络同步研究;赵文晗;《中国优秀硕士学位论文全文数据库.信息科技辑》;20140115(第01期);正文第4.2.3节 |
Also Published As
Publication number | Publication date |
---|---|
CN105183423A (zh) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105183423B (zh) | 一种跨时钟域异步数据处理方法和装置 | |
US20110116337A1 (en) | Synchronising between clock domains | |
US10969821B2 (en) | Latency synchronization across clock domains | |
CN108255231B (zh) | 一种数据采样方法和芯片 | |
CN100559750C (zh) | 接收并行数据的装置及其方法 | |
CN109918332A (zh) | Spi从设备及spi设备 | |
JP4758311B2 (ja) | 非同期データ保持回路 | |
CN110768664B (zh) | 数据采样方法和装置 | |
US8578074B2 (en) | First in first out device and method thereof | |
WO2018214856A1 (zh) | 一种数据处理的方法和设备 | |
CN100550622C (zh) | 带有下采样功能的数字信号滤波装置及方法 | |
CN110888622B (zh) | 实现任意深度异步fifo的方法及装置、设备、介质 | |
CN114528998B (zh) | 用于量子测控***的多板卡信号同步方法、设备及介质 | |
US20070177698A1 (en) | Signal Transfer Across Circuits Operating in Different Clock Domains | |
JP2003158512A (ja) | デジタル信号処理方式及びデータ処理装置 | |
US7185218B2 (en) | Synchronous controlling unit and synchronous control method | |
US10873441B2 (en) | Method for synchronizing digital data sent in series | |
US11205463B2 (en) | Asynchronous FIFO circuit | |
CN209417720U (zh) | 二进制至格雷转换电路和fifo存储器 | |
EP2747289B1 (en) | Synchronizer circuit and method for synchronizing components using different clock signals | |
CN102208973B (zh) | 一种数据流传输的方法和装置 | |
JP2011188092A (ja) | クロック乗せ換え回路、及びクロック乗せ換え方法 | |
US7193928B2 (en) | Signal output device and method for the same | |
JP2005101771A (ja) | クロック乗せ替え回路および方法 | |
JP5258039B2 (ja) | インタフェース回路およびクロック/データ供給方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20200330 Address after: 211500 room 616, block B, Chuangzhi building, No.17, Xinghuo Road, Jiangbei new district, Nanjing City, Jiangsu Province Patentee after: Nanjing xijueshuo Information Technology Co., Ltd Address before: 266109, No. 6, building C, building 1, intellectual Island Road, hi tech Zone, Shandong, Qingdao Patentee before: VIMICRO QINGDAO Corp. |