CN103762990A - 一种噪声抑制能力增强的σδ调制器结构 - Google Patents

Abstract

本发明公开了一种新型的噪声抑制能力增强的ΣΔ调制器结构，其通过新提出的噪声抑制增强技术，能在相同积分器个数的情况下，将ΣΔ调制器对量化噪声的抑制阶数提高二阶。传统ΣΔ调制器所能实现的量化噪声抑制的阶数，与调制器所使用的积分器个数一致。本发明在传统调制器基础上，引入了噪声反馈环路，应用于单环结构调制器和MASH结构调制器时，均能实现比调制器中积分器个数高的量化噪声整形能力，在实现整个模数转换器相同性能的情况下，降低了整体功耗，减小了芯片面积，大大提高了经济效益。

Description

一种噪声抑制能力增强的ΣΔ调制器结构

技术领域

本发明属于集成电路技术领域，特别涉及一种噪声抑制能力增强的ΣΔ调制器结构。

背景技术

作为模拟与数字集成电路的关键接口，高性能模数转换器对整个混合信号***的性能至关重要。目前有多种类型的模数转换器，例如并行比较模数转换器、逐次逼近型模数转换器、积分型模数转换器、流水线行模数转换器、ΣΔ模数转换器，其中后两种模数转换器是后发展起来的。这些模数转换器各有各的特点，并行比较模数转换器是模数转换器中转换速度最快的一种，但它的分辨率不高、功耗大、成本高;逐次逼近型模数转换器速度也很快同时功耗很低，但是它的分辨率不高，一般在12位一下;积分型模数转换器可以达到很高的分辨率，比如22位，但是转换速度很低。在高保真的音频模数混合电路等音频应用中，模数转换器一般要求分辨率在16位以上，ΣΔ模数转换器成为最佳选择。

ΣΔ模数转换器主要是通过过采样和噪声整形将大部分的量化噪声功率搬移到高频部分，再利用数字滤波器将量化噪声滤除，从而实现高精度。ΣΔ模数转换器的精度主要由过采样倍数和噪声整形的阶数来决定。过采样倍数越高，量化噪声的噪声谱密度越低，噪声整形的阶数越高，信号带内的噪声被抑制的越多，从而提高输出的信噪比。

提高ΣΔ模数转换器的性能可以通过提高过采样率和提高噪声整形的阶数来实现。过采样率越高，对积分器中运放的带宽要求越高，从而导致更大的功耗和面积。传统结构每增加一阶噪声整形阶数就会相应增加一个积分器，也就相应增大了芯片面积和功耗。所以，能在不增加积分器个数的情况下，提高噪声整形阶数，具有很大的意义。

发明内容

发明目的:针对上述现有技术，提出一种噪声抑制能力增强的ΣΔ调制器结构，能够在不增加积分器个数情况下，将噪声整形能力提高二阶，且芯片面积和功耗不明显增加。

技术方案:一种噪声抑制能力增强的ΣΔ调制器结构，包括积分器、量化器、反馈DAC以及噪声反馈环路;模拟输入信号X(z)与反馈DAC输出Z(z)在所述积分器之前相减的差值A(z)输入积分器;所述量化器输出Y(z)作为反馈DAC输入;所述积分器输出B(z)与噪声反馈环路输出C(z)相加的和值D(z)作为所述量化器输入;所述噪声反馈环路输入F(z)是所述量化器输出Y(z)与量化器输入D(z)的差值;所述量化器输出Y(z)即为整个调制器输出;所述噪声反馈环路的z域传递函数为G(z)＝z^-1(z^-1-2)。

作为本发明的优选方案，所述噪声反馈环路包括第一延迟单元、第二延迟单元以及增益放大电路;所述噪声反馈环路将量化器输出Y(z)与量化器输入D(z)相减，得到的F(z)经过第一延迟单元延迟一个周期后分两路输出，所得的第一路输出经过第二延迟单元延迟一个周期，第一延迟单元的第二路输出经过增益放大电路放大，所述第二延迟单元的输出与增益放大电路的输出相减后得到差值C(z)，所述差值C(z)与所述积分器输出B(z)相加后作为所述量化器输入。

一种基于MASH结构的噪声抑制能力增强型ΣΔ调制器结构，包括级联的n个调制器，每级调制器由积分器和量化器连接的前向通道以及反馈DAC构成，前一级调制器中量化器输出与量化器输入的差值作为下一级调制器的输入;所述最后一级调制器还包括噪声反馈环路，所述最后一级调制器中量化器输出与量化器输入的差值作为所述噪声反馈环路输入，所述噪声反馈环路输出与最后一级调制器中积分器输出的和值作为所述最后一级调制器中量化器输入;所述噪声反馈环路的z域传递函数为G(z)=z^-1(z^-1-2)。

作为本发明的优选方案，所述噪声反馈环路包括第一延迟单元、第二延迟单元以及增益放大电路;所述噪声反馈环路将最后一级调制器中量化器输出与量化器输入相减，得到的差值经过第一延迟单元延迟一个周期后分两路输出，所得的第一路输出经过第二延迟单元延迟一个周期，第一延迟单元的第二路输出经过增益放大电路放大，所述第二延迟单元的输出与增益放大电路的输出相减后得到差值，所述差值与所述最后一级调制器中积分器输出相加后作为所述最后一级调制器中量化器输入。

有益效果:传统ΣΔ调制器所能实现的量化噪声抑制的阶数，与调制器所使用的积分器个数一致。本发明所提出的噪声抑制能力增强的ΣΔ调制器结构，在传统调制器基础上，引入了噪声反馈环路，应用于单环结构调制器和MASH结构调制器时，在相同积分器个数的情况下，均能实现比调制器中积分器个数高二阶的量化噪声整形能力，在实现整个模数转换器相同性能的情况下，降低了整体功耗，减小了芯片面积，大大提高了经济效益。

附图说明

图1为本发明单环结构基础上的噪声抑制能力增强的ΣΔ调制器结构;

图2为本发明一阶噪声抑制能力增强的ΣΔ调制器结构具体实例;

图3为本发明二阶单环噪声抑制能力增强的ΣΔ调制器结构具体实例;

图4为本发明MASH结构基础上的噪声抑制能力增强的ΣΔ调制器结构;

图5为本发明2-1MASH结构噪声抑制能力增强的ΣΔ调制器结构具体实例。

具体实施方式

下面结合附图对本发明做更进一步的解释。

如图1所示为本发明单环结构基础上的噪声抑制能力增强的ΣΔ调制器结构。包括z域传输函数为H(z)的积分器，量化器Q，反馈DAC和z域传输函数为G(z)的噪声反馈环路。模拟输入信号X(z)与反馈DAC输出Z(z)在积分器之前相减的差值A(z)输入积分器。量化器输出Y(z)作为反馈DAC输入。积分器输出B(z)与噪声反馈环路输出C(z)相加的和值D(z)作为量化器输入。噪声反馈环路输入F(z)是量化器输出Y(z)与量化器输入D(z)的差值。量化器输出Y(z)即为整个调制器输出。

如图2所示为本发明一阶噪声抑制能力增强的ΣΔ调制器结构具体实例1。噪声反馈环路包括第一延迟单元、第二延迟单元以及增益放大电路。噪声反馈环路将量化器输出Y(z)与量化器输入D(z)相减，得到的F(z)经过第一延迟单元延迟一个周期后分两路输出;所得的第一路输出经过第二延迟单元延迟一个周期，第一延迟单元的第二路输出经过增益放大电路放大;第二延迟单元的输出与增益放大电路的输出相减后得到差值C(z)，该差值C(z)与积分器输出B(z)相加后作为所述量化器输入。噪声反馈环路的z域传递函数为G(z)=z^-1(z^-1-2)，E(z)为量化器引入的量化噪声，下面对整个调制器的噪声传输函数(Noise Transfer Function，NTF)和信号传输函数(Signal Tranfer Function，STF)进行推导:

$Y\left(z\right)=E\left(z\right)+z^{-1}(z^{-1}-2)*E\left(z\right)+\frac{z^{-1}}{1-z^{-1}}*[X\left(z\right)-Y\left(z\right)]$

Y(z)＝z^-1*X(z)+(1-z^-1)³*E(z)

可得:

STF=z^-1

NTF=(1-z^-1)³

由NTF可知，该一阶噪声抑制能力增强的ΣΔ调制器结构可实现三阶噪声整形，相比于传统一阶ΣΔ调制器实现的一阶噪声整形，提高了二阶噪声抑制能力。

如图3所示为本发明二阶单环噪声抑制能力增强的ΣΔ调制器结构具体实例2。该结构是在传统的二阶ΣΔ调制器的基础上加入了本发明的噪声反馈环路。该调制器包括由两个积分器、一个量化器依次连接的前向通道以及反馈DAC构成。该噪声反馈环路的结构同实施例1中噪声反馈环路一致，噪声反馈环路的输入为量化器输出Y(z)与量化器输入D(z)相减，噪声反馈环路的输出C(z)与第二积分器输出B₂(z)相加后作为所述量化器输入。该噪声反馈环路z域传递函数为G(z)＝z^-1(z^-1-2)，E(z)为量化器引入的量化噪声，下面对整个调制器的噪声传输函数(Noise Transfer Function，NTF)和信号传输函数(Signal Tranfer Function，STF)进行推导:

$Y\left(z\right)=E\left(z\right)+z^{-1}(z^{-1}-2)*E\left(z\right)+\frac{z^{-1}}{1-z^{-1}}*\{\frac{1}{1-z^{-1}}*[X\left(z\right)-Y\left(z\right)]-Y\left(z\right)\}$

Y(z)＝z^-1*X(z)+(1-z^-1)⁴*E(z)

可得:

STF=z^-1

NTF=(1-z^-1)⁴

由NTF可知，该二阶噪声抑制能力增强的ΣΔ调制器结构可实现四阶噪声整形，相比于传统二阶单环ΣΔ调制器实现的二阶噪声整形，提高了二阶噪声抑制能力。

如图4所示为本发明基于MASH结构的噪声抑制能力增强型ΣΔ调制器结构，包括级联的n个调制器，每级调制器由积分器和量化器连接的前向通道以及反馈DAC构成，前一级调制器中量化器输出与量化器输入的差值作为下一级调制器的输入，即后一级的模拟输入信号为上一级量化器引入的量化噪声E_n-1(z)。最后一级调制器还包括噪声反馈环路，最后一级调制器中量化器输出与量化器输入的差值作为噪声反馈环路输入，噪声反馈环路输出与最后一级调制器中积分器输出的和值作为最后一级调制器中量化器输入，即模拟输入信号E_n-1(z)与量化器反馈信号V_n(z)在积分器之前相减，其差值A(z)输入积分器;积分器输出B(z)与噪声反馈环路输出C(z)相加，其和值D(z)作为量化器输入;噪声反馈环路输入是量化器输出V_n(z)与量化器输入D(z)的差值。噪声反馈环路的z域传递函数为G(z)=z^-1(z^-1-2)。各级量化器的输出V_x(z)输入各自对应的数字滤波器H_x(z)，将各数字滤波器输出相减所得即为整个调制器输出Y(z)。

如图5所示为本发明2-1MASH结构噪声抑制能力增强的ΣΔ调制器结构具体实例3。该调制器结构包括与传统MASH结构相同的各级中的z域传输函数为H(z)的积分器，量化器Q，和最后一级的z域传输函数为G(z)的噪声反馈环路，噪声反馈环路z域传递函数为G(z)=z^-1(z^-1-2)。E₁(z)、E₂(z)为量化器引入的量化噪声，MASH结构最后一级的模拟输入信号为上一级量化器引入的量化噪声E₁(z);模拟输入信号E₁(z)与量化器反馈信号V₂(z)在积分器之前相减，其差值A(z)输入积分器;积分器输出B(z)与噪声反馈环路输出C(z)相加，其和值D₂(z)作为量化器输入;噪声反馈环路输入是最后一级调制器中量化器输出V₂(z)与量化器输入D₂(z)的差值;各级量化器的输出V_x(z)输入各自对应的数字滤波器H_x(z)，将各数字滤波器输出相减所得即为整个调制器输出Y(z)。下面对整个调制器的噪声传输函数(Noise Transfer Function，NTF)和信号传输函数(SignalTranfer Function，STF)进行推导:

在传统两级MASH结构中:

V₁(z)=STF₁(z)*X(z)+NTF₁(z)*E₁(z)

V₂(z)=STF₂(z)*E₁(z)+NTF₂(z)*E₂(z)

H₁(z)*NTF₁(z)-H₂(z)*STF₂(z)=0

其中，令

H₁(z)=STF₂(z)

H₂(z)=NTF₁(z)

则有

Y(z)=H₁(z)*V₁(z)-H₂(z)*V₂(z)

Y(z)=STF₁(z)*STF₂(z)*X(z)-NTF₁(z)*NTF₂(z)*E₂(z)

在图5示结构中:

$V_1\left(z\right)=E_1\left(z\right)+\frac{z^{-1}}{1-z^{-1}}*\{\frac{1}{1-z^{-1}}*[X\left(z\right)-V_1\left(z\right)]-V_1\left(z\right)\}$

V₁(z)=z^-1*X(z)+(1-z^-1)²*E₁(z)

$V_2\left(z\right)=E_2\left(z\right)+z^{-1}(z^{-1}-2)*E_2\left(z\right)+\frac{z^{-1}}{1-z^{-1}}*[E_1\left(z\right)-V_2\left(z\right)]$

V₂(z)=z^-1*E₁(z)+(1-z^-1)³*E₂(z)

令:H₁(z)=STF₂(z)=z^-1

H₂(z)=NTF₁(z)(1-z^-1)²

则有

Y(z)=H₁(z)*V₁(z)-H₂(z)*V₂(z)

Y(z)=z^-2*X(z)-(1-z^-1)⁵*E₂(z)

由NTF可知，该2-1MASH结构噪声抑制能力增强的ΣΔ调制器结构可实现五阶噪声整形，相比于传统2-1MASH结构调制器实现的三阶噪声整形，提高了二阶噪声抑制能力，且同时保持了传统2-1MASH结构调制器的稳定性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种噪声抑制能力增强的ΣΔ调制器结构，其特征在于:包括积分器、量化器、反馈DAC以及噪声反馈环路;模拟输入信号X(z)与反馈DAC输出Z(z)在所述积分器之前相减的差值A(z)输入积分器;所述量化器输出Y(z)作为反馈DAC输入;所述积分器输出B(z)与噪声反馈环路输出C(z)相加的和值D(z)作为所述量化器输入;所述噪声反馈环路输入F(z)是所述量化器输出Y(z)与量化器输入D(z)的差值;所述量化器输出Y(z)即为整个调制器输出;所述噪声反馈环路的z域传递函数为G(z)=z^-1(z^-1-2)。

2.根据权利要求1所述的一种噪声抑制能力增强的ΣΔ调制器结构，其特征在于:所述噪声反馈环路包括第一延迟单元、第二延迟单元以及增益放大电路;所述噪声反馈环路将量化器输出Y(z)与量化器输入D(z)相减，得到的F(z)经过第一延迟单元延迟一个周期后分两路输出，所得的第一路输出经过第二延迟单元延迟一个周期，第一延迟单元的第二路输出经过增益放大电路放大，所述第二延迟单元的输出与增益放大电路的输出相减后得到差值C(z)，所述差值C(z)与所述积分器输出B(z)相加后作为所述量化器输入。

3.一种基于MASH结构的噪声抑制能力增强型ΣΔ调制器结构，其特征在于:包括级联的n个调制器，每级调制器由积分器和量化器连接的前向通道以及反馈DAC构成，前一级调制器中量化器输出与量化器输入的差值作为下一级调制器的输入;所述最后一级调制器还包括噪声反馈环路，所述最后一级调制器中量化器输出与量化器输入的差值作为所述噪声反馈环路输入，所述噪声反馈环路输出与最后一级调制器中积分器输出的和值作为所述最后一级调制器中量化器输入;所述噪声反馈环路的z域传递函数为G(z)=z^-1(z^-1-2)。

4.根据权利要求3所述的一种基于MASH结构的噪声抑制能力增强型ΣΔ调制器结构，其特征在于:所述噪声反馈环路包括第一延迟单元、第二延迟单元以及增益放大电路;所述噪声反馈环路将最后一级调制器中量化器输出与量化器输入相减，得到的差值经过第一延迟单元延迟一个周期后分两路输出，所得的第一路输出经过第二延迟单元延迟一个周期，第一延迟单元的第二路输出经过增益放大电路放大，所述第二延迟单元的输出与增益放大电路的输出相减后得到差值，所述差值与所述最后一级调制器中积分器输出相加后作为所述最后一级调制器中量化器输入。

Images