CN203278797U - 零点优化积分器电路 - Google Patents

Abstract

本实用新型公开了一种零点优化积分器电路，其适用于Sigma-Delta ADC电路，包括时钟产生子电路、反馈子电路、采样子电路及积分放大器，积分放大器包括放大器、积分电容、第一电容、第一开关及第二开关，放大器的正相输入端与外部共模电压端连接，其反相输入端分别与反馈子电路、采样子电路、积分电容的一端及第一开关的一端连接，第一开关的另一端与第二开关及第一电容的一端连接，第二开关的另一端与外部共模电压端连接，积分电容与第一电容的另一端与放大器的输出端连接；反馈子电路包括第三开关、第四开关及第二电容。本实用新型的零点优化积分器电路占用芯片面积小，寄生电容不敏感，功耗低且设计成本低。

Description

零点优化积分器电路

技术领域

本实用新型涉及集成电路领域，更具体地涉及一种适用于Sigma-Delta ADC电路的零点优化积分器电路。

背景技术

模数转换器(ADC)在信号处理中起到非常重要的作用。在数字音频、数字电视、图像编码及频率合成等领域需要大量的模数转换器。由于超大规模集成电路的尺寸和偏压不断减小，模拟器件的精度和动态范围也不断降低，对于实现高分辨率的ADC是一种挑战。而Sigma-delta ADC电路以速度换取精度，可以实现较高的分辨率，因此在实际中得到广泛的应用。Sigma-delta ADC电路采用过采样技术和噪声整形技术相结合，对量化噪声双重抑制，从而实现高精度模数转换。传统的噪声传递函数的零点都在z=0处，不能对信号带宽内的噪声进行有效的压缩，为了进一步提高信噪比，可以在Delta Sigma噪声传递函数的加入零点，从而降低了噪声传递函数在信号带宽内的幅度，因此通过零点优化可以更好的对噪声整形，进一步提高了***的信噪比；即通过适用于Sigma-DeltaADC电路的零点优化积分器电路实现对Sigma-delta ADC电路更好的噪声整形。

现有的适用于Sigma-delta ADC电路的零点优化积分器电路的结构如图1所示。其包括时钟产生子电路、反馈子电路、采样子电路及积分放大器；时钟产生子电路分别与反馈子电路及采样子电路连接，以产生时钟脉冲控制反馈子电路及采样子电路的工作，且时钟产生子电路具有第一输出端L1与第二输出端L2，第一输出端L1与第二输出端L2输出互补的时钟脉冲；反馈子电路分别与Sigma-Delta ADC电路的反馈端及积分放大器连接，采样子电路分别与外部信号输出端及积分放大器连接，积分放大器对采样子电路及反馈子电路输出的电压信号按设他们定比例系数积分。其中，反馈子电路包括四个开关S1、S2、S3、S4，电容C12，开关S1的一端与Sigma-delta ADC电路的反馈端连接，该反馈端输出反馈电压信号V_ZERO1至反馈子电路，开关S2、S3的一端分别与外部共模电压端V_CM1连接；采样子电路的组成结构与反馈子电路的组成结构完全相同，其包括四个开关S5、S6、S7、S8，电容C11，不同仅在于开关S5的一端与外部信号输出端连接，该外部信号输出端输出电压信号V_IN1至采样子电路；积分放大器包括放大器OP1与积分电容Cf1，放大器OP1的正相输入端与外部共模电压端V_CM1连接，其反相输入端分别与采样子电路与反馈子电路连接，且积分电容Cf1跨接于放大器OP1的反相输入端与输出端之间。另，现有的适用于Sigma-delta ADC电路的零点优化积分器电路各器件的具体连接关系及第一输出端L1、第二输出端L2与各开关之间的连接关系如图1所示，在此不细述。

在上述电路结构中，各个开关均为其控制时钟脉冲为高电平时闭合，低电平时断开，且反馈电压信号V_ZERO1的相位与输入电压信号V_IN1的电压相位相反，放大器OP1的输出端输出电压V_OUT1。上述现有的Sigma-delta ADC开关电容积分器电路的工作过程如下：

采样阶段：时钟产生子电路的第一输出端L1输出的时钟脉冲为高电平，第二输出端L2输出的时钟脉冲为低电平，此时开关S1、S3、S5、S7闭合，则电容C11采样输入电压信号V_IN1，电容C12采样反馈电压信号V_ZERO1，并将采样后的电压信号转换成电荷存储在电容C11、C12中。

积分过程：时钟产生子电路的第一输出端L1输出的时钟脉冲为低电平，第二输出端L2输出的时钟脉冲高低电平，此时开关S2、S4、S6、S8闭合，电容C11、C12将其上的电荷传递到积分放大器的积分电容Cf1上，同时转换成输出电压V_OUT1。

通过z域模型分析，上述积分器电路的传递函数为：

$V_{\mathrm{OUT}1}=\frac{C11}{\mathrm{Cf}1}*\frac{Z^{-1}}{1-Z^{-1}}{V}_{\mathrm{IN}1}+\frac{C12}{\mathrm{Cf}1}*\frac{Z^{-1}}{1-Z^{-1}}{V}_{\mathrm{ZERO}1}+V_{\mathrm{CM}1}---\left(1\right)$

为了满足噪声整形优化的目的，零点优化积分器电路的增益系数C11/Cf1大约为10^-1的数量级，C12/Cf1大约为10^-2的数量级或更小（即可结合Delta Sigma调制***实现零点优化的目的），由（1）式可以看出，现有的积分器电路对于输入电压信号V_IN1，其增益系数为C11/Cf1，对于反馈电压信号V_ZERO1为C12/Cf1，为了满足噪声整形的要求，增益系数大约为10^-1的数量级。在这里假设需要的增益系数C11/Cf1为1/10，C12/Cf为1/500，积分电容Cf1取值10pF，那么C11为1pF，C12为0.02pF；因为工艺可以实现的最小精度的电容值有限，因此电容C12的取值太小，增益系数C12/Cf1比值会产生很大误差；如果减小误差电容C12的电容值需要增加10-20倍（其值取决于工艺可实现的电容最小精度），例如，如果保持零点优化积分电路的增益系数不变的话，电容C2为0.2pF，C1、Cf需要增大相同的倍数，即Cf为100pF，C1为10pF，因此所有电容的容值均增大了，大大地增加了占用芯片面积；另外，大容量的电容充放电会增加电路的功耗，也限制了运算放大器的摆率，造成电路性能的下降，影响积分器的精度。

因此，有必要提供一种改进的适用于Sigma-Delta ADC电路的零点优化积分器电路来克服上述缺陷。

实用新型内容

本实用新型的目的是提供一种零点优化积分器电路，其适用于Sigma-DeltaADC电路，该电路占用芯片面积小，寄生电容不敏感，功耗低且设计成本低。

为实现上述目的，本实用新型提供一种零点优化积分器电路，其适用于Sigma-Delta ADC电路的，包括时钟产生子电路、反馈子电路、采样子电路及积分放大器，所述时钟产生子电路分别与所述反馈子电路、积分放大器及采样子电路连接，以产生时钟脉冲控制所述反馈子电路、积分放大器及采样子电路的工作，且所述时钟产生子电路具有第一输出端与第二输出端，所述第一输出端与第二输出端输出互补的时钟脉冲，所述反馈子电路分别与Sigma-Delta ADC电路的反馈端及积分放大器连接，所述采样子电路分别与外部信号输出端及积分放大器连接，所述积分放大器对所述采样子电路及反馈子电路输出的电压信号按设定比例系数积分，其中，所述积分放大器与所述时钟产生子电路连接，所述时钟产生子电路产生的时钟脉冲控制所述积分放大器的工作；且所述积分放大器包括放大器、积分电容、第一电容、第一开关及第二开关，所述放大器的正相输入端与外部共模电压端连接，其反相输入端分别与反馈子电路、采样子电路、积分电容的一端及第一开关的一端连接，所述第一开关的另一端与所述第二开关及第一电容的一端连接，所述第二开关的另一端与外部共模电压端连接，所述积分电容与第一电容的另一端与所述放大器的输出端连接；所述反馈子电路包括第三开关、第四开关及第二电容，所述第三开关一端与Sigma-DeltaADC电路的反馈端连接，另一端与第二电容的一端及第四开关的一端连接，所述第四开关的另一端与外部共模电压端连接，所述第二电容的另一端与放大器的反相输入端连接。

较佳地，所述第一开关、第三开关与时钟产生子电路的第一输出端连接，所述第二开关、第四开关与时钟产生子电路的第二输出端连接，所述时钟产生子电路输出的时钟脉冲控制所述第一开关、第二开关、第三开关及第四开关的闭合/断开，且所述第一开关、第二开关、第三开关及第四开关均在控制时钟脉冲为高电平时闭合。

较佳地，所述采样子电路包括第五开关、第六开关、第七开关、第八开关及第三电容，所述第五开关一端与外部信号输出端连接，另一端与第三电容的一端及第六开关的一端连接，所述第六开关的另一端与外部共模电压端连接，所述第三电容的另一端与所述第七开关的一端及第八开关的一端连接，所述第七开关的另一端与放大器的反相输入端连接，所述第八开关的另一端与外部共模电压端连接。

较佳地，所述第五开关、第八开关与时钟产生子电路的第一输出端连接，所述第六开关、第七开关与时钟产生子电路的第二输出端连接，所述时钟产生子电路输出的时钟脉冲控制所述第五开关、第六开关、第七开关及第八开关的闭合/断开，且所述第五开关、第六开关、第七开关及第八开关均在控制时钟脉冲为高电平时闭合。

与现有技术相比，本实用新型的零点优化积分器电路于所述积分放大电路还包括第一电容，通过所述第一电容与积分放大电路的配合，使得整个零点优化积分器电路只需要小容量的电容即可实现对零点的优化，进而使得整个电路所用电容的总容值减小了，而由于电容充放电消耗的功耗与电容的容值大小成正比，因此小的电容的充放电消耗的功耗也相对减小，同时小电容的寄生电容比较小，对放大器摆率要求降低，因此提高了电路的性能指标。

通过以下的描述并结合附图，本实用新型将变得更加清晰，这些附图用于解释本实用新型。

附图说明

图1为现有的零点优化积分器电路结构图。

图2为本实用新型的零点优化积分器电路结构图。

具体实施方式

现在参考附图描述本实用新型的实施例，附图中类似的元件标号代表类似的元件。如上所述，本实用新型提供了一种零点优化积分器电路，该电路占用芯片面积小，寄生电容不敏感，功耗低且设计成本低。

请参考图2，图2为本实用新型零点优化积分器电路结构图。如图所示，本实用新型的零点优化积分器电路适用于Sigma-delta ADC电路，所述零点优化积分器电路包括时钟产生子电路、反馈子电路、采样子电路及积分放大器；时钟产生子电路分别与反馈子电路及采样子电路连接，以产生时钟脉冲控制反馈子电路及采样子电路的工作，且时钟产生子电路具有第一输出端Φ1与第二输出端Φ2，第一输出端Φ1与第二输出端Φ2输出互补的时钟脉冲，即第一输出端Φ1输出的时钟脉冲为高电平时，所述第二输出端Φ2输出的时钟脉冲为低电平，反之亦然；采样子电路分别与外部信号输出端及积分放大器连接，以对外部信号输出端输入的电压信号V_IN采样并保持采样后的电压信号；所述反馈子电路分别与Sigma-Delta ADC电路的反馈端及积分放大器连接，以结合采样子电路完成噪声整形过程，提高电路的信噪比；所述积分放大器对对输入积分放大器的信号按一定比例系数积分。

具体地，所述积分放大器包括放大器OP、积分电容Cf、第一电容C1、第一开关K1及第二开关K2；所述放大器OP的正相输入端与外部共模电压端VCM连接，其反相输入端分别与反馈子电路、采样子电路、积分电容Cf的一端及第一开关K1的一端连接；所述第一开关K1的另一端与所述第二开关K2及第一电容C1的一端连接，且所述第一输出端Φ1输出的时钟脉冲控制所述第一开关K1的闭合/断开；所述第二开关K2的另一端与外部共模电压端VCM连接，且所述第二输出端Φ2输出的时钟脉冲控制所述第二开关K2的闭合/断开。所述反馈子电路包括第三开关K3、第四开关K4及第二电容C2，所述第三开关K3一端与Sigma-Delta ADC电路的反馈端连接，另一端与第二电容C2的一端及第四开关K4的一端连接，所述第一输出端Φ1输出的时钟脉冲控制所述第三开关K3的闭合/断开，Sigma-Delta ADC电路的反馈端输出反馈电压信号V_ZERO至所述反馈子电路；所述第四开关K4的另一端与外部共模电压端VCM连接，所述第二输出端Φ2输出的时钟脉冲控制所述第四开关K4的闭合/断开；所述第二电容C2的另一端与放大器OP的反相输入端连接。所述采样子电路包括第五开关K5、第六开关K6、第七开关K7、第八开关K8及第三电容C3；所述第五开关K5一端与外部信号输出端连接，另一端与第三电容C3的一端及第六开关K6的一端连接，且所述第一输出端Φ1输出的时钟脉冲控制所述第五开关K5的闭合/断开，从而所述外部信号输出端输出电压信号V_IN至所述采样子电路；所述第六开关K6的另一端与外部共模电压端V_CM连接，且所述第二输出端Φ2输出的时钟脉冲控制所述第六开关K6的闭合/断开；所述第三电容C3的另一端与所述第七开关K7及第八开关K8的一端连接，所述第八开关K8的另一端与外部共模电压端V_CM连接，且所述第一输出端Φ1输出的时钟脉冲控制所述第八开关K8的闭合/断开；所述第七开关K7的另一端与所述放大器OP的反相输入端连接，且所述第二输出端Φ2输出的时钟脉冲控制所述第七开关K7的闭合/断开；从而所述采样子电路对所述电压信号V_IN进行采样，并将采样后的信号保持于所述第三电容C3上。在本实用新型的优选实施方式中，各个所述开关均为其控制时钟脉冲为高电平时闭合，低电平时断开。

请再参考图2，描述本实用新型的零点优化积分器电路的工作过程。

采样阶段；时钟产生子电路的第一输出端Φ1输出的时钟脉冲为高电平，第二输出端Φ2输出的时钟脉冲为低电平，此时第三电容C3采样输入电压信号V_IN，并转换成电荷C3*V_IN存储在第三电容C3中；第二电容C2采样输入电压信号V_ZERO，并将电荷C2*V_ZERO通过运算放大器OP传递到并联的积分电容Cf及第一电容C1上。

积分过程：时钟产生子电路的第一输出端Φ1输出的时钟脉冲为低电平，第二输出端Φ2输出的时钟脉冲为高电平，所述第三电容C3左极板接共模电压V_CM，右极板连接放大器的OP反向输入端，在放大器OP的作用下，存储在第三电容C3上的电荷转移至积分电容Cf，第一电容C1保持输出电压；第二电容C2左极板接共模电压V_CM，右极板连接放大器OP的反向输入端，在放大器OP的作用下，从积分电容Cf上吸取电荷，使第三电容C3左右极板电压最终都为共模电压V_CM，同时第一电容C1保持输出电压。

通过z域模型分析，本实用新型的用于Sigma-Delta ADC电路的零点优化积分器电路的传递函数为：

$V_{\mathrm{OUT}}=\frac{C3}{C1+\mathrm{Cf}}\frac{Z^{-1}}{1-Z^{-1}}{V}_{\mathrm{IN}}+\frac{1}{1+C1/\mathrm{Cf}}\×\frac{C1}{\mathrm{Cf}}\×\frac{C2}{\mathrm{Cf}}\frac{Z^{-1}}{1-Z^{-1}}{V}_{\mathrm{ZERO}}+V_{\mathrm{CM}}---\left(2\right)$

仍然满足假设条件的增益系数，即为1/10，

为1/500，即可实现零点优化；各电容可以取值C3=1pF，Cf=9.5pF，C1=0.5pF，C2=0.38pF，可以看出上述取值中，本实用新型的的各电容C1、C2、C3、Cf的电容值均很小，使得整个零点优化和他器电路的电容值也很小，而由于电容充放电消耗的功耗与电容的容值大小成正比，因此小的电容的充放电消耗的功耗也相对减小，同时小电容的寄生电容比较小，对放大器摆率要求降低，因此提高了电路的性能指标。

以上结合最佳实施例对本实用新型进行了描述，但本实用新型并不局限于以上揭示的实施例，而应当涵盖各种根据本实用新型的本质进行的修改、等效组合。

Claims (4)

1.一种零点优化积分器电路，适用于Sigma-Delta ADC电路，包括时钟产生子电路、反馈子电路、采样子电路及积分放大器，所述时钟产生子电路分别与所述反馈子电路、积分放大器及采样子电路连接，以产生时钟脉冲控制所述反馈子电路、积分放大器及采样子电路的工作，且所述时钟产生子电路具有第一输出端与第二输出端，所述第一输出端与第二输出端输出互补的时钟脉冲，所述反馈子电路分别与Sigma-Delta ADC电路的反馈端及积分放大器连接，所述采样子电路分别与外部信号输出端及积分放大器连接，所述积分放大器对所述采样子电路及反馈子电路输出的电压信号按设定比例系数积分，其特征在于，所述积分放大器与所述时钟产生子电路连接，所述时钟产生子电路产生的时钟脉冲控制所述积分放大器的工作；且所述积分放大器包括放大器、积分电容、第一电容、第一开关及第二开关，所述放大器的正相输入端与外部共模电压端连接，其反相输入端分别与反馈子电路、采样子电路、积分电容的一端及第一开关的一端连接，所述第一开关的另一端与所述第二开关及第一电容的一端连接，所述第二开关的另一端与外部共模电压端连接，所述积分电容与第一电容的另一端与所述放大器的输出端连接；所述反馈子电路包括第三开关、第四开关及第二电容，所述第三开关一端与Sigma-Delta ADC电路的反馈端连接，另一端与第二电容的一端及第四开关的一端连接，所述第四开关的另一端与外部共模电压端连接，所述第二电容的另一端与放大器的反相输入端连接。

2.如权利要求1所述的零点优化积分器电路，其特征在于，所述第一开关、第三开关与时钟产生子电路的第一输出端连接，所述第二开关、第四开关与时钟产生子电路的第二输出端连接，所述时钟产生子电路输出的时钟脉冲控制所述第一开关、第二开关、第三开关及第四开关的闭合/断开，且所述第一开关、第二开关、第三开关及第四开关均在控制时钟脉冲为高电平时闭合。

3.如权利要求2所述的零点优化积分器电路，其特征在于，所述采样子电路包括第五开关、第六开关、第七开关、第八开关及第三电容，所述第五开关一端与外部信号输出端连接，另一端与第三电容的一端及第六开关的一端连接，所述第六开关的另一端与外部共模电压端连接，所述第三电容的另一端与所述第七开关的一端及第八开关的一端连接，所述第七开关的另一端与放大器的反相输入端连接，所述第八开关的另一端与外部共模电压端连接。

4.如权利要求3所述的零点优化积分器电路，其特征在于，所述第五开关、第八开关与时钟产生子电路的第一输出端连接，所述第六开关、第七开关与时钟产生子电路的第二输出端连接，所述时钟产生子电路输出的时钟脉冲控制所述第五开关、第六开关、第七开关及第八开关的闭合/断开，且所述第五开关、第六开关、第七开关及第八开关均在控制时钟脉冲为高电平时闭合。

Images