CN102725963B - 一种多位δ-σ调制器 - Google Patents

Abstract

本发明公开了一种多位Δ-∑调制器，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器以及分流反馈模块，分流反馈模块至少包含一支高阶多位分流反馈支路，每一支分流反馈支路包括分流反馈数模转换器、信号分流单元以及模拟滤波器内模拟加法器。通过引入高阶多位分流反馈支路，本发明的调制器可以减小多位分流反馈数模转换器的元件失配噪声，消弱模数失配噪声，降低模拟滤波器的功耗。本发明提供的调制器可以应用于高性能模数转换器。

Description

一种多位Δ-Σ调制器

技术领域

本发明涉及模/数转换器，具体地说，涉及Δ-∑调制器。 

背景技术

Delta-Sigma(Δ-∑，DS)调制器是DS模数转换器(ADC)的重要组成部分。DS调制器工作时伴随着过采样，受半导体工艺技术和电路功耗的限制，采样频率不可能无限制地增加，因此，DS调制器要实现高速、高精度的模数转换最终必然要降低过采样率。为了弥补由此造成的信噪比(SNR)跌落，需要增加环路滤波器的阶数或者提高量化器的分辨率。在量化器分辨率为1位的条件下，超过2阶的环路滤波器很难保证***稳定工作，而提高量化器的分辨率不仅可以减小量化噪声，而且可以增强高阶环路***的稳定性，非常有利于提高调制器的信噪比，所以，多位量化是高性能DS调制器的发展方向。 

在传统的多位DS调制器中，单位元件之间的匹配误差(或者称为元件失配噪声)造成了多位反馈数模转换器(DAC)的非线性，它会使调制器产生谐波失真，在调制器输出频谱中表现为尖锐的谐波毛刺，而大幅度的带内谐波毛刺会导致调制器的信噪失真比(SNDR)极大下降，所以，多位DS调制器的主要问题是多位反馈DAC的非线性。 

为了解决多位反馈DAC的非线性问题，现有的方法包括：激光修正或模拟校正技术、数字校正技术、动态元件匹配(DEM)技术、双量化结构和脉冲宽度调制(PWM)技术等等，其中，动态元件匹配技术和双量化结构是两种常用的方法。在DEM技术中，不存在模拟滤波器与数字滤波器之间的失配(或称为模数失配)问题，泄漏噪声小，对积分器中放大器的增益要求低，但是，低阶(0阶或1阶)DEM技术对多位DAC元件失配噪声的整形性能较弱；高阶(大于等于2阶)DEM技术电路结构复杂，并且存在不稳定问题。在双量化结构中，级联双量化结构、数字噪声整形环路(DNSL)双量化结构和数字噪声整形(DNS)双量化结构都具有良好的环路稳定性和噪声整形性能，但是，存在模拟滤波器与数字滤波器之间的失配问题，泄漏噪声或模数失配噪声大，对积分器中放大器的增益要求高。所以，DEM技术的主要问题是高阶结构复杂且不稳定，噪声整形性能很难提高；双量化结构的 主要问题是模数失配。 

发明内容

本发明针对现有技术中的双量化结构的模数失配问题和DEM技术有限的噪声整形性能，提供了一种多位Δ-∑调制器，既可以解决双量化结构的模数失配问题，又能够提高DEM技术的噪声整形性能。 

为解决上述技术问题，本发明采用了如下技术方案： 

一种多位Δ-∑调制器，包括模拟滤波器、模拟加法器、多位量化器、数字环路滤波器、多位反馈数模转换器，所述模拟滤波器用于对输入模拟信号进行模拟调制，并输出到所述模拟加法器的一个输入端，所述模拟滤波器的输入端即所述调制器的输入端，所述模拟加法器用于模拟信号求和，并输出到所述多位量化器，所述多位量化器用于将模拟信号和转换为多位数字信号输出，所述多位量化器的输出端即所述调制器的输出端，所述数字环路滤波器用于对多位量化器输出的多位数字信号进行数字调制，并输出到所述多位反馈数模转换器，所述多位反馈数模转换器用于将数字调制后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器的另一输入端；还包括至少包含一支高阶多位分流反馈支路的分流反馈模块，所述分流反馈模块中的每一支分流反馈支路包括分流反馈数模转换器、位于数字环路滤波器内的信号分流单元、位于模拟滤波器内的模拟加法器，所述分流反馈数模转换器的输入端与所述信号分流单元相接，输出端与所述模拟滤波器内模拟加法器相接，用于将通过所述信号分流单元从所述数字环路滤波器分流出的分流反馈信号进行数模转换后通过所述模拟滤波器内模拟加法器输入到所述模拟滤波器。 

本发明一种实施例所述的调制器中，所述模拟滤波器包括至少一个第一累积子模块。 

本发明一种实施例所述的调制器中，所述第一累积子模块包括积分器或谐振器。 

本发明一种实施例所述的调制器中，所述数字环路滤波器包括至少一个第二累积子模块。 

本发明一种实施例所述的调制器中，所述第二累积子模块包括累加器或数字谐振器。 

本发明一种实施例所述的调制器中，所述信号分流单元包括数字噪声 整形环路和数字加法器，所述数字噪声整形环路的输入端与所述信号分流单元的输入端相连，所述数字噪声整形环路的输出端为所述信号分流单元的分流反馈信号输出端，所述数字加法器的正、负输入端分别与所述信号分流单元的输入端和所述数字噪声整形环路的输出端相连，所述数字加法器的输出端为所述信号分流单元的残余信号输出端。 

本发明一种实施例所述的调制器中，所述高阶多位分流反馈支路为数字噪声整形环路的噪声整形阶数大于2，量化器分辨率大于1位，分流反馈数模转换器的分辨率也大于1位的分流反馈支路。 

本发明一种实施例所述的调制器中，所述分流反馈模块包括零或多支低阶单位分流反馈支路，所述低阶单位分流反馈支路为数字噪声整形环路的噪声整形阶数不超过2，量化器分辨率为1位，分流反馈数模转换器的分辨率也为1位的分流反馈支路。 

本发明一种实施例所述的调制器中，所述数字噪声整形环路为数字域Δ-∑调制器。 

本发明一种实施例所述的调制器中，所述高阶多位分流反馈支路中的分流反馈数模转换器为多位分流反馈数模转换器，采用广义动态元件匹配技术整形元件失配噪声。 

本发明的有益效果是：本发明提供的多位DS调制器，减小了多位分流反馈数模转换器的元件失配噪声，提高了DEM技术的噪声整形性能；消弱了DNS双量化结构的调制器的模数失配噪声，解决了DNS双量化结构的调制器的模数失配问题。另外，本发明的DS调制器允许使用低增益放大器(避免使用增益提升技术的放大器)，显著降低了模拟滤波器的功耗。总之，本发明提高了多位DS调制器的性能。 

附图说明

图1a是本发明实施例的对模数失配不敏感的通用DNS多位DS调制器； 

图1b是本发明实施例的对模数失配不敏感的通用DNS多位DS调制器的信号分流单元SUn； 

图2a是本发明实施例的对模数失配不敏感的4阶低通DNS多位DS调制器； 

图2b是本发明实施例的对模数失配不敏感的4阶低通DNS多位DS调制器的信号分流单元SUn(其中n＝1，2，3，4)； 

图3是本发明实施例的三阶三位数字噪声整形环路DNSL₁； 

图4a是本发明实施例的对模数失配不敏感的4阶低通DNS多位DS调制器输出信号的SNDR； 

图4b是本发明实施例的对模数失配不敏感的4阶低通DNS多位DS调制器输出信号的频谱。 

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。 

本发明的主要发明构思是：通过在DNS多位DS调制器中引入高阶多位分流反馈支路，利用高阶多位DNSL、DEM模块和多位分流反馈DAC，一方面，降低多位分流反馈DAC的元件失配噪声；另一方面，消弱DNS双量化结构的模数失配噪声，从而提高整个调制器的性能。 

本发明提出一种对模数失配不敏感的DNS多位DS调制器，它是一种普遍的、通用的和系列化的多位DS调制器，通过设计适当的模拟滤波器、数字环路滤波器和分流反馈支路可以实现一系列特定性能的信号传递函数(STF)和噪声传递函数(NTF)(例如：低通LP、带通BP和高通HP等等)。 

对模数失配不敏感的通用DNS多位DS调制器的结构如图1a所示，它由模拟滤波器1001、模拟加法器1401、多位量化器1101、数字环路滤波器1201、多位反馈DAC1301和分流反馈模块构成，分流反馈模块一般包含若干分流反馈支路，并且至少包含一支高阶多位分流反馈支路。其中，U(z)和V(z)分别表示调制器的输入和输出信号，E_Q(z)和E_D(z)分别表示多位量化器1101引入的量化噪声和多位反馈DAC1301引入的失配噪声，Vn(z)、Vn1(z)和Vn2(z)分别表示信号分流单元SUn1501的输入信号、分流反馈信号和残余信号。模拟加法器1401、多位量化器1101、数字环路滤波器1201和多位反馈DAC1301依顺时钟方向首尾相扣连接成闭合的反馈环路，模拟滤波器1001的输入端也是整个调制器的输入端，它的输出端通过模拟加法器1401与反馈环路相接，模拟滤波器1001用于对输入模拟信号进行模拟调制，多位量化器1101的输出端也是整个调制器的输出端，多位量化器1101用于将模拟加法器1401输出的模拟信号和转换为多位数字信号输出。每一支分流反馈支路由信号分流单元SUn1501、分流反馈DAC1504和模拟滤波器内模拟加法器1505构成，以串联方式相互连接，分流反馈支路的输入端通过信号分流单元SUn1501与数字环路滤波器1201相接，输出端借助模拟滤 波器内模拟加法器1505与模拟滤波器1001相接。模拟滤波器1001包含若干个具有累积功能的子模块1002，即第一累积子模块，例如：积分器、谐振器等等。数字环路滤波器1201也包含若干个具有累积功能的子模块1202，即第二累积子模块，例如：累加器、数字谐振器等等。信号分流单元SUn1501的结构如图1b所示，它由数字噪声整形环路DNSLn1502和数字加法器1503构成，DNSLn1502是一个数字域的DS调制器。DNSLn1502的输入端与SUn1501的输入端相连，它的输出端作为SUn1501分流反馈信号的输出端，数字加法器1503的正、负输入端分别与SUn1501的输入端和DNSLn1502的输出端相连，它的输出端作为SUn1501残余信号的输出端。根据DNSLn1502的噪声整形阶数和量化器分辨率不同，分流反馈支路可以分成两大类：第一类，DNSLn1502的噪声整形阶数不超过2，DNSLn1502的量化器分辨率为1位，相应的分流反馈DAC1504的分辨率也为1位，这一类分流反馈支路称为低阶单位分流反馈支路；第二类，DNSLn1502的噪声整形阶数大于2，DNSLn1502的量化器分辨率大于1位，相应的分流反馈DAC1504的分辨率也大于1位，分流反馈DAC1504可以采用DEM技术整形元件失配噪声(注：此处DEM技术指广义的DEM技术，只要能整形多位DAC元件失配噪声的技术均可采用，例如：DWA、树形结构DEM、矢量量化器结构DEM等等)，这一类分流反馈支路称为高阶多位分流反馈支路。与通常的DNS多位DS调制器相比，本发明提出的调制器的最大特点是：至少包含一支高阶多位分流反馈支路。 

在调制器工作过程中，首先，调制器的输入信号U(z)经过模拟滤波器1001被调制成H₀·U(z)信号，接着，该调制信号通过模拟加法器1401注入由模拟加法器1401、多位量化器1101、数字环路滤波器1201和多位反馈DAC1301构成的反馈环路，最后，在反馈环路的作用下，调制信号H₀·U(z)、量化噪声E_Q(z)和失配噪声E_D(z)同时受到整形，并且合并成V(z)信号输出，实现了调制器的噪声整形功能。调制信号H₀·U(z)被反馈环路整形的过程实际上是对调制器输入信号的还原过程。在信号分流单元SUn1501中，分流反馈信号Vn1(z)由输入信号Vn(z)通过DNSLn1502调制而成，残余信号Vn2(z)由输入信号Vn(z)和分流反馈信号Vn1(z)通过数字加法器1503求代数和得到。通过分流反馈支路，把分流反馈信号从数字环路滤波器1201反馈到模拟滤波器1001的等价节点，使模拟滤波器1001和数字环路滤波器1201避免了饱和溢出，实现了调制器的稳定工作。 

为了解释本发明提出的调制器性能对模数失配的不敏感性，以低通类的调制器为例(但不限于该例，其它类型的调制器的性能可以据此类推，例如BP、HP等等类型的调制器)进行说明。在这种情况下，DNSLn1502的输出表达式可以表示为： 

$V_{n1}\left(z\right)=Z^{-m_n}{V}_n\left(z\right)+{(1-Z^{-1})}^{l_n}{E}_{\mathrm{QDDn}}\left(z\right)$

其中，V_n(z)和V_n1(z)分别表示DNSLn1502的输入和输出信号，m_n和l_n分别表示DNSLn1502的延迟周期数和噪声整形阶数。当调制器工作时，来源于DNSLn1502并通过SUn1501输出的噪声信号 和 分别流经模拟滤波器1001和数字环路滤波器1201，最后，在模拟加法器1401汇合。在理想情况下，模拟滤波器1001与数字环路滤波器1201完全匹配，两者的传递函数相同，因此，SUn1501输出的两个噪声信号汇合到模拟加法器1401时完全抵消。但是，在电路实现时，模拟电路的非理想因素导致模拟滤波器1001与数字环路滤波器1201发生失配，两者的传递函数不同，SUn1501输出的两个噪声信号汇合到模拟加法器1401时不能完全抵消，产生了附加信号 其中，f_mism1表示模数失配因子，随模数失配增大而增加。以调制器的输入端为参考节点，该附加信号又可以等效为叠加在调制器输入信号U(z)上的一个噪声信号 (其中，f_mism2也表示模数失配因子，随模数失配增大而增加)，最终表现为调制器输出信号V(z)中包含的一个噪声信号 简称该噪声信号为模数失配噪声。根据模数失配噪声的表达式可知，增大DNSLn1502的噪声整形阶数l_n和量化器分辨率能够减小带内的模数失配噪声，为采用低增益放大器创造了有利条件，有利减小功耗。另外，在积分器采样电容一定的条件下，减小DNSLn1502量化器的分辨率(即多位分流反馈DAC1504的分辨率)，可以增大多位分流反馈DAC1504的单位电容的面积，提高电容的匹配精度，降低元件失配噪声。所以，在DNSLn1502量化器分辨率稍小于多位量化器1101分辨率的条件下，采用高阶多位DNSLn1502和多位分流反馈DAC1504，既可以减小带内的模数 失配噪声，减小DNS多位DS调制器性能对模数失配的敏感度，又可以降低元件失配噪声，提高DEM技术对多位DAC元件失配噪声的整形性能。 

本发明提出了一种普遍的、通用的和系列化的DNS多位DS调制器，采用高阶多位分流反馈支路，不仅可以显著降低模拟滤波器与数字滤波器之间的匹配要求，而且可以提高多位分流反馈DAC内DEM模块的噪声整形性能。与通常的双量化结构调制器相比，该调制器允许使用低增益放大器，可以大幅降低功耗；与传统的DEM技术相比，该调制器的多位分流反馈DAC分辨率更低，不仅可以缩小DEM电路规模，而且可以增大多位分流反馈DAC单位电容的面积，提高匹配精度，进而降低元件失配噪声。该调制器性能优越，可应用于高速、高精度模数转换器。 

以下以一具体实例对本发明做进一步说明。 

本发明的一个实施例是“对模数失配不敏感的4阶低通DNS多位DS调制器”，该调制器的结构如图2a所示，它由模拟滤波器2001、模拟加法器2401、5位量化器2101、数字加法器2A01、数字环路滤波器2201、多位反馈DAC2301、四支分流反馈支路和估值单元ESTU2901构成，第一支分流反馈支路是3阶3位分流反馈支路。其中，U(z)和V(z)分别表示调制器的输入和输出信号，E_Q(z)、E_DM(z)和E_DL(z)分别表示多位量化器2101引入的量化噪声、MSB-DAC2303(MSB，Most Significant Bit，意为最高有效位)引入的通道失配噪声和LSB-DAC2304(LSB，Least Significant Bit，意为最低有效位)引入的元件失配噪声，E_QA(z)和E_DA(z)分别表示辅助量化器A-Q2902引入的量化噪声和辅助DAC A-DAC2904引入的元件失配噪声，Vn(z)、Vn1(z)和Vn2(z)分别表示信号分流单元SUn(n＝1，2，3，4)的输入信号、分流反馈信号和残余信号。模拟加法器2401、5位量化器2101、数字加法器2A01、数字环路滤波器2201和多位反馈DAC2301依顺时针方向首尾相接形成闭合的反馈环路，模拟滤波器2001的输入端也是整个调制器的输入端，它的输出端通过模拟加法器2401与反馈环路相接，估值单元ESTU2901的输入端与调制器的输入端相接，它的一个模拟信号输出端通过模拟加法器2010与模拟滤波器2001相接，另一个数字信号输出端借助数字加法器2A01与反馈环路相接，数字加法器2A01的输出端也是整个调制器的输出端。第一支3阶3位分流反馈支路由信号分流单元SU₁2501、3位分流反馈DAC2502和模拟加法器2503构成，以串联方式相互连接，输入端通过信号分流单元SU₁2501与数字环路滤波器2201相接，输出端借助模拟 加法器2503与模拟滤波器2001相接。其余三支2阶1位分流反馈支路由信号分流单元(SU₂2601、SU₃2701和SU42801)、1位分流反馈DAC(2602、2702和2802)、增益因子(2603、2703和2803)和模拟加法器(2604、2704和2804)构成，以串联方式相互连接，输入端通过信号分流单元(SU₂2601、SU₃2701和SU₄2801)与数字环路滤波器2201相接，输出端借助模拟加法器(2604、2704和2804)与模拟滤波器2001相接。模拟滤波器2001由四个模拟积分器(2002、2003、2004和2005)、四支前馈支路和模拟加法器2010构成，四个模拟积分器(2002、2003、2004和2005)以串联方式相互连接，最后一个模拟积分器2005通过串联的增益因子2009连接到模拟加法器2010，四个前馈支路分别源自模拟滤波器2001的输入端和三个模拟积分器(2002、2003和2004)的输出端，终止于模拟加法器2010，后三支前馈支路分别串联有各自的增益因子，即第一增益因子单元(2006、2007和2008)，模拟加法器2010的输出端也是模拟滤波器2001的输出端。数字环路滤波器2201由四个数字积分器(2202、2203、2204和2205)、三支前馈支路和数字加法器2209构成，四个数字积分器(2202、2203、2204和2205)以串联方式相互连接，最后一个数字积分器2205的输出端连接到数字加法器2209，三个前馈支路分别源自三个数字积分器(2202、2203和2204)的输出端，终止于数字加法器2209，三个前馈支路分别串联有各自的增益因子，即第二增益因子单元(2206、2207和2208)，数字加法器2209的输出端也是数字环路滤波器2201的输出端。多位反馈DAC2301由除法模块DIV2302(电路实现时并不需要真正的除法器)、10通道1位MSB-DAC2303、单通道5位LSB-DAC2304和模拟加法器2305构成，DIV2302的输入端也是多位反馈DAC2301的输入端，它的一个10通道输出端连接到MSB-DAC2303，另一个单通道输出端连接到LSB-DAC2304，MSB-DAC2303和LSB-DAC2304的输出端汇合到模拟加法器2305，模拟加法器2305的输出端也是多位反馈DAC2301的输出端。估值单元ESTU2901由3位辅助量化器A-Q2902、单位延迟单元2903和3位辅助DAC A-DAC2904构成，以串联方式相互连接，A-Q2902的输入端也是ESTU2901的输入端，A-DAC2904的输出端是ESTU2901的模拟信号输出端，单位延迟单元2903的输出端也是ESTU2901的数字信号输出端。信号分流单元SUn(n＝1，2，3，4)的结构如图2b所示，它由数字噪声整形环路DNSLn(n＝1，2，3，4)和数字加法器构成，DNSLn是一个数字域的DS调制器，DNSLn的输入端与SUn的输入端相连，它的输出端作为SUn分流 反馈信号的输出端，数字加法器的正、负输入端分别与SUn的输入端和DNSLn的输出端相连，它的输出端作为SUn残余信号的输出端。在第一支3阶3位分流反馈支路中，信号分流单元SU₁2501采用3阶3位的数字噪声整形环路DNSL₁，3位分流反馈DAC2502采用1阶树形结构DEM技术。在其余三支2阶1位分流反馈支路中，信号分流单元(SU₂2601、SU₃2701和SU₄2801)都采用2阶1位的数字噪声整形环路(DNSL₂、DNSL₃和DNSL₄)，分流反馈DAC(2602、2702和2802)的分辨率均为1位。数字噪声整形环路DNSL₁的结构如图3所示，它由数字加法器301、数字域3位量化器311、数字加法器321和数字滤波器331构成。数字加法器301、数字加法器321和数字滤波器331依顺时针方向首尾相连形成闭合的反馈环路，数字加法器301的正输入端也是DNSL₁的输入端，3位量化器311的输出、输入端分别与数字加法器321的正、负输入端相接，3位量化器311的输出端也是DNSL₁的输出端。总而言之，该调制器结构的最大特点是：第一支分流反馈支路采用3阶3位DNSL和3位分流反馈DAC。本发明实施例的对模数失配不敏感的4阶低通DNS多位DS调制器的分流反馈支路的相关参数参见下表。 

分流反馈支路DNSLn与DACn的参数 

假设模拟滤波器2001的传递函数为H₀(z)，在调制器工作过程中，首先，调制器的输入信号U(z)经过模拟滤波器2001被调制成H₀(z)·U(z)信号，接着，该调制信号通过模拟加法器2401注入由模拟加法器2401、5位量化器2101、数字加法器2A01、数字环路滤波器2201和多位反馈DAC2301构成的反馈环路，最后，在反馈环路的作用下，调制信号H₀(z)·U(z)、量化噪声E_Q(z)、总失配噪声E_D(z)(由通道失配噪声E_DM(z)和元件失配噪声E_DL(z)构成)和失配噪声E_DA(z)同时受到整形，并且合并成V(z)信号输出，实现了 调制器的噪声整形功能。调制信号H₀(z)·U(z)被反馈环路整形的过程实际上是对调制器输入信号的还原过程。在信号分流单元SUn中，分流反馈信号Vn1(z)由输入信号Vn(z)通过DNSLn调制而成，残余信号Vn2(z)由输入信号Vn(z)和分流反馈信号Vn1(z)通过数字加法器求代数和得到。通过分流反馈支路，把分流反馈信号从数字环路滤波器2201反馈到模拟滤波器2001的等价节点，使模拟滤波器2001和数字环路滤波器2201避免了饱和溢出，实现了调制器的稳定工作。在多位反馈DAC2301中，除法模块DIV2302把输入数字信号分割成若干个幅度等于半个LSB-DAC峰-峰值满量程的信号和一个幅度不超过半个LSB-DAC峰-峰值满量程的信号，实现了大幅度数字信号的反馈。在估值单元ESTU2901中，输入模拟信号U(z)经过辅助量化器A-Q2902采样，并通过单位延迟单元2903延迟，得到一个相应的估计值。量化前的模拟信号减去该估计值，量化后的数字信号再补偿该估计值，使5位量化器2101的输入信号的幅度受到有效抑制。 

为了解释调制器性能对模数失配的不敏感性，假设DNSL₁的噪声整形阶数为l₁，在调制器工作过程中，来源于DNSL₁并通过SU₁输出的噪声信号 和 分别流经模拟滤波器2001和数字环路滤波器2201，最后，在模拟加法器2401汇合。在理想情况下，模拟滤波器2001与数字环路滤波器2201完全匹配，两者的传递函数相同，因此，SU₁输出的两个噪声信号汇合到模拟加法器2401时完全抵消。但是，在电路实现时，模拟电路的非理想因素导致模拟滤波器2001与数字环路滤波器2201发生失配，两者的传递函数不同，因此，SU₁输出的两个噪声信号汇合到模拟加法器2401时不能完全抵消。在如图2a所示的调制器中，假设仅有第一个模拟积分器2002是非理想模块，它的传递函数可以表示为： 

$I_1\left(z\right)=d_1\·\frac{{\mathrm{\α}}_1}{Z-{\mathrm{\β}}_1}---\left(1\right)$

经过变换，由(1)式可近似为： 

$I_1\left(z\right)\·d_{1i}\·\frac{1}{Z-1}+[{\mathrm{\δ}}_{d1}-{\mathrm{\δ}}_{\mathrm{\α}1}-{\mathrm{\δ}}_{\mathrm{\β}1}\·\frac{1}{Z-1}]\·d_{1i}\·\frac{1}{Z-1}---\left(2\right)$

其中，δ_α1＝(1+d₁)/(1+A_DC1+d₁)，δ_β1＝d₁/(1+A_DC1+d₁)，d₁＝d_1i·(1+δ_d1)，d₁表示积分器的比例系数，d_1i表示d₁的理想值，δ_d1表示d₁的电容匹配误差，A_DC1表 示放大器的直流增益。根据(2)式可知，当噪声信号 流过模拟积分器2002后将变成： 

$d_{1i}\·\frac{1}{Z-1}\·{(1-Z^{-1})}^{l_1}{E}_{\mathrm{QDD}1}\left(z\right)+[{\mathrm{\δ}}_{d1}-{\mathrm{\δ}}_{\mathrm{\α}1}-{\mathrm{\δ}}_{\mathrm{\β}1}\·\frac{1}{Z-1}]\·d_{1i}\·\frac{1}{Z-1}\·{(1-Z^{-1})}^{l_1}{E}_{\mathrm{QDD}1}\left(z\right)---\left(3\right)$

与理想情况相比，(3)式的第二项即是多出来的附加信号。以调制器的输入端为参考节点，该附加信号可以等效为叠加在调制器输入信号U(z)上的一个噪声信号 最终表现为调制器输出信号V(z)中包含的一个噪声信号 简称该噪声信号为模数失配噪声。根据模数失配噪声的表达式可知，增大DNSL₁的噪声整形阶数l₁和量化器分辨率能够减小模数失配噪声。 

为了进一步阐明调制器的性能，根据如图2a所示的调制器线性Z域模型分析可知，该调制器的输出信号为： 

$V\·U+{(1-Z^{-1})}^4\·(E_Q-E_D-E_{\mathrm{DA}})$

$-[{\mathrm{\δ}}_{d1}-{\mathrm{\δ}}_{\mathrm{\α}1}-{\mathrm{\δ}}_{\mathrm{\β}1}/(Z-1)]\·Z^{-4}\·{(1-Z^{-1})}^{l_1}\·E_{\mathrm{QDD}1}$

$-{(1-Z^{-1})}^{l_2}\·E_{\mathrm{DSFB}}---\left(4\right)$

其中，l₂表示多位分流反馈DAC2502内DEM模块(1阶树形结构)的噪声整形阶数，E_DSFB表示多位分流反馈DAC2502的元件失配噪声。在(4)式中，前两项表示理想调制器的输出信号，第三项表示模数失配噪声，最后一项表示经过DEM模块(1阶树形结构)整形的多位分流反馈DAC2502的元件失配噪声。在第三项的模数失配噪声表达式中，δ_d1和δ_α1、δ_β1内部包含的A_DC1是反映模拟滤波器2001与数字环路滤波器2201匹配程度的参数。理想情况下，δ_d1＝0，A_DC1→∞，I₁(z)＝d_1i/(Z-1)，模拟滤波器2001与数字环路滤波器2201完全匹配，δ_d1＝δ_α1＝δ_β1＝0，模数失配噪声为零。实际电路实现时，δ_d1≠0，A_DC1为有限值，I₁(z)≠d_1i/(Z-1)，模拟滤波器2001与数字环路滤波器2201发生失配，δ_d1、δ_α1和δ_β1都不等于零，模数失配噪声不等于零。 在发生模数失配的情况下，由(4)式可知，增大DNSL₁的噪声整形阶数l₁和量化器分辨率，可以减小带内的模数失配噪声，为采用低增益放大器创造了有利条件，有利减小功耗。另外，在积分器采样电容一定的条件下，减小DNSL₁的量化器分辨率(即多位分流反馈DAC2502的分辨率)，可以增大多位分流反馈DAC2502的单位电容的面积，提高电容的匹配精度，降低多位分流反馈DAC2502的元件失配噪声E_DSFB。所以，如图2a所示的调制器选取3阶3位DNSL₁和3位分流反馈DAC2502，既可以减小带内的模数失配噪声，减小DNS多位DS调制器性能对模数失配的敏感度，又可以降低元件失配噪声，提高DEM技术对多位DAC元件失配噪声的整形性能。 

为了验证如图2a所示的调制器性能，采用MATLAB SimuLink建立了该调制器的相应模型，其中的关键参数如下： 

d_1i＝1/2，δ_d1＝-0.05％； 

A_DC1＝50dB； 

e_DM＝0.9375％，e_DL＝1.0％，等价于e_D＝16％； 

e_DSFB＝0.05％； 

e_DA＝1.0％； 

OSR＝20； 

BW＝1MHz。 

由调制器模型的时域仿真和频谱分析可得如图4a、4b所示的调制器SNDR和输出频谱，在图4a、4b中，虚线的仿真结果表示调制器信号分流单元SU₁采用2阶1位DNSL₁和1位分流反馈DAC2502，实线的仿真结果表示调制器信号分流单元SU₁采用3阶3位DNSL₁和3位分流反馈DAC2502，并且3位分流反馈DAC2502采用1阶树形结构DEM技术。由图4a的调制器SNDR可知，在同样的模数失配条件下：δ_d1＝-0.05％，A_DC1＝50dB，采用2阶1位DNSL₁和1位分流反馈DAC2502的调制器的SNDR受到明显衰减，但是，采用3阶3位DNSL₁和3位分流反馈DAC2502的调制器仍然保持着良好的SNDR，并且，在整个输入信号幅度变化的范围内，后者比前者具有更好的稳定性。由图4b的调制器输出频谱可知，在同样的模数失配条件下：δ_d1＝-0.05％，A_DC1＝50dB，采用2阶1位DNSL₁和1位分流反馈DAC2502的调制器的带内噪声本底明显偏高，然而，采用3阶3位DNSL₁和3位分流反馈DAC2502的调制器的带内噪声本底很低，后者SNDR的最大值显著高于前者SNDR的最大值。所以，采用高阶多位DNSL和多位分流反馈DAC，可以减小带内的模数失配噪 声，使调制器工作更稳定，使调制器性能对模数失配更不敏感，性能更优越。 

本发明的具体实施例虽然仅研究一种调制器，但是，本发明的基本思想可以推广到更通用的DNS多位DS调制器。 

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。 

Claims (9)

1.一种多位Δ-Σ调制器，其特征在于，包括模拟滤波器(1001)、模拟加法器(1401)、多位量化器(1101)、数字环路滤波器(1201)、多位反馈数模转换器(1301)，所述模拟滤波器(1001)用于对输入模拟信号进行模拟调制，并输出到所述模拟加法器(1401)的一个输入端，所述模拟滤波器(1001)的输入端即所述调制器的输入端，所述模拟加法器(1401)用于模拟信号求和，并输出到所述多位量化器(1101)，所述多位量化器(1101)用于将模拟信号和转换为多位数字信号输出，所述多位量化器(1101)的输出端即所述调制器的输出端，所述数字环路滤波器(1201)用于对多位量化器输出的多位数字信号进行数字调制，并输出到所述多位反馈数模转换器(1301)，所述多位反馈数模转换器用于将数字调制后的多位数字信号转换为反馈模拟信号，并输出到所述模拟加法器(1401)的另一输入端；还包括至少包含一支高阶多位分流反馈支路的分流反馈模块，所述分流反馈模块中的每一支分流反馈支路包括分流反馈数模转换器(1504)、位于数字环路滤波器(1201)内的信号分流单元(1501)、位于模拟滤波器(1001)内的模拟加法器(1505)，所述分流反馈数模转换器(1504)的输入端与所述信号分流单元(1501)相接，输出端与所述模拟滤波器(1001)内的模拟加法器(1505)相接，用于将通过所述信号分流单元(1501)从所述数字环路滤波器(1201)分流出的分流反馈信号进行数模转换后通过所述模拟滤波器(1001)内模拟加法器(1505)输入到所述模拟滤波器(1001)；

所述信号分流单元(1501)包括数字噪声整形环路(1502)和数字加法器(1503)，所述数字噪声整形环路(1502)的输入端与所述信号分流单元(1501)的输入端相连，所述数字噪声整形环路(1502)的输出端为所述信号分流单元(1501)的分流反馈信号输出端，所述数字加法器(1503)的正、负输入端分别与所述信号分流单元(1501)的输入端和所述数字噪声整形环路(1502)的输出端相连，所述数字加法器(1503)的输出端为所述信号分流单元(1501)的残余信号输出端。

2.如权利要求1所述的调制器，其特征在于，所述模拟滤波器(1001)包括至少一个第一累积子模块(1002)。

3.如权利要求2所述的调制器，其特征在于，所述第一累积子模块(1002)包括积分器或谐振器。

4.如权利要求1所述的调制器，其特征在于，所述数字环路滤波器(1201)包括至少一个第二累积子模块(1202)。

5.如权利要求4所述的调制器，其特征在于，所述第二累积子模块(1202)包括累加器或数字谐振器。

6.如权利要求1所述的调制器，其特征在于，所述高阶多位分流反馈支路为数字噪声整形环路(1502)的噪声整形阶数大于2，量化器分辨率大于1位，分流反馈数模转换器(1504)的分辨率也大于1位的分流反馈支路。

7.如权利要求1所述的调制器，其特征在于，所述分流反馈模块包括零或多支低阶单位分流反馈支路，所述低阶单位分流反馈支路为数字噪声整形环路(1502)的噪声整形阶数不超过2，量化器分辨率为1位，分流反馈数模转换器(1504)的分辨率也为1位的分流反馈支路。

8.如权利要求1所述的调制器，其特征在于，所述数字噪声整形环路(1502)为数字域Δ-Σ调制器。

9.如权利要求1所述的调制器，其特征在于，所述高阶多位分流反馈支路中的分流反馈数模转换器(1504)为多位分流反馈数模转换器，采用广义动态元件匹配技术整形元件失配噪声。