CN103732008B - 连片电路板以及连片电路板的制作方法 - Google Patents

连片电路板以及连片电路板的制作方法 Download PDF

Info

Publication number
CN103732008B
CN103732008B CN201210388118.7A CN201210388118A CN103732008B CN 103732008 B CN103732008 B CN 103732008B CN 201210388118 A CN201210388118 A CN 201210388118A CN 103732008 B CN103732008 B CN 103732008B
Authority
CN
China
Prior art keywords
circuit board
otch
stamp
full wafer
support membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210388118.7A
Other languages
English (en)
Other versions
CN103732008A (zh
Inventor
胡先钦
何明展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210388118.7A priority Critical patent/CN103732008B/zh
Priority to TW101139204A priority patent/TWI466603B/zh
Publication of CN103732008A publication Critical patent/CN103732008A/zh
Application granted granted Critical
Publication of CN103732008B publication Critical patent/CN103732008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种连片电路板的制作方法,其包括以下步骤:提供一个整片电路板,所述整片电路板包括多个电路板单元及与所述多个电路板单元相连并围绕所述多个电路板单元的废料区;提供一支撑膜,所述支撑膜呈整片状,将所述支撑膜贴合于所述整片电路板上,并使所述支撑膜与每一个电路板单元均相贴合;通过冲型在所述整片电路板上形成切口,使所述切口环绕所述电路板单元从而将所述多个电路板单元与所述废料区相分离,并使所述支撑膜仍呈整片状且与多个电路板单元相粘结,从而形成连片电路板。本发明还提供一种上述方法得到的连片电路板。

Description

连片电路板以及连片电路板的制作方法
技术领域
本发明涉及电路板制作技术,尤其涉及一种连片电路板以及连片电路板的制作方法。
背景技术
通常,电路板成品形式为单片电路板,但是,为了提高效率以及便于操作在电路板的制作过程中,一般将多个单片电路板设计于一个整片电路板上,所述整片电路板上分为多个产品区与废料区,产品区即与每个单片电路板对应的区域,废料区即产品区以外的区域。在所述电路板经过线路,电镀,化金,防焊以及印刷等流程后,通过冲型等分离工艺将多个产品区与所述非产品区分离,形成电路板成品即单片电路板。但是,经过冲型等分离工艺后的单片电路板在外观检、贴装零件等加工流程中需要一片一片拿取产品,效率较低;并且单片电路板也不便于运输及储存。
发明内容
有鉴于此,有必要提供一种将多个单片电路板连接起来的连片电路板,以便于对多个单片电路板进行加工、运输及储存。
一种连片电路板的制作方法,其包括以下步骤:提供一个整片电路板,所述整片电路板包括多个电路板单元及与所述多个电路板单元相连并围绕所述多个电路板单元的废料区;提供一支撑膜,所述支撑膜呈整片状,将所述支撑膜贴合于所述整片电路板上,并使所述支撑膜与每一个电路板单元均相贴合;通过冲型在所述整片电路板上形成切口,使所述切口环绕所述电路板单元从而将所述多个电路板单元与所述废料区相分离,并使所述支撑膜仍呈整片状且与多个电路板单元相粘结,从而形成连片电路板。
一种连片电路板,其包括支撑膜、多个电路板单元及废料区;所述多个电路板单元及废料区均粘结于所述支撑膜的同一个表面上;所述多个电路板单元呈阵列分布;每个所述电路板单元与所述废料区之间均形成有环绕所述电路板单元的切口从而将每个电路板单元与所述废料区相分离。
本技术方案的连片电路板及制作方法具有如下优点:将多个分离的电路板单元粘结在一片支撑膜上,可以使多个电路板单元通过支撑膜的作用而不相分离,进而可以方便对多个电路板单元进行加工、运输及储存;并且将多个分离的电路板单元粘结在一片支撑膜上,在对多个电路板单元加工完成需要对其单独作业时,直接将多个电路板单元从支撑膜上分离,而不用对多个电路板单元进行冲型等分离工艺,即可得到多个单独的电路板单元。
附图说明
图1是本技术方案实施例提供的整片电路板的平面示意图。
图2是本技术方案实施例提供的整片电路板沿II-II的剖面示意图。
图3是图2的整片电路板贴合于支撑膜上之后形成的叠合基板的剖面示意图。
图4是图3中的叠合基板上形成定位孔后的平面示意图。
图5是在形成定位孔后的叠合基板上形成第一切口后的平面示意图。
图6是图5的叠合基板沿VI-VI的剖面示意图。
图7是本技术方案实施例提供的冲型治具的上模板的仰视图。
图8是本技术方案实施例提供的冲型治具的剖面示意图,其中上模板的剖面图为图7的上模板沿VIII-VIII的剖面示意图。
图9是在形成第一切口后的叠合基板上形成第二切口后形成的连片电路板的平面示意图。
图10是图9的连片电路板沿X-X的剖面示意图。
主要元件符号说明
整片电路板 10
绝缘层 101
覆盖膜层 102
导电线路层 103
电路板单元 11
废料区 12
交界线 13
第一交界线 131
第二交界线 132
第三交界线 133
第四交界线 134
支撑膜 14
膜层 141
胶粘层 142
定位孔 15
第一切口 120
第二切口 121
连片电路板 30
冲型治具 20
下模板 201
上模板 202
支撑柱 203
第一板体 2011
第二板体 2021
泡棉 205
定位针 2012
第一冲头 2041
第二冲头 2042
空余区 2043
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的连片电路板及连片电路板的制作方法作进一步的详细说明。
所述连片电路板的制作方法包括以下步骤:
第一步,请参阅图1-2,提供一整片电路板10。
所述整片电路板10通过将覆铜基板加工制作形成。所述整片电路板10为完成了线路制作的待贴装零件的电路板,其还没有经过冲型等分割流程。
本实施例中,所述整片电路板10为单面电路板,其包括绝缘层101、覆盖膜层102及绝缘层101与覆盖膜层102之间的导电线路层103。
所述整片电路板10上包括多个电路板单元11及与所述多个电路板单元11相连并围绕所述多个电路板单元11的废料区12。本实施例中以一个整片电路板10上有四个电路板单元11为例进行说明。四个电路板单元11均为L形。每个电路板单元11均与废料区12形成交界线13。每条交界线13均包括外侧的L形的第一交界线131、内侧的L形的第二交界线132、连接第一交界线131及第二交界线132一端的第三交界线133以及连接第一交界线131及第二交界线132另一端的第四交界线134。所述电路板单元11两两平行设置,相邻且不平行的两个电路板单元11相对设置且形成一相扣的形状,使每个电路板单元11与废料区12的第三交界线133均朝向与该电路板单元11相对的电路板单元11。
当然,四个电路板单元11的数量可以为任意,形状可以为任意形状,而并不受上述形状限制;所述整片电路板10可以为单层或多层软性电路板、硬性电路板或软硬结合板。
第二步,请参阅图3,提供一支撑膜14,所述支撑膜14呈整片状,将所述支撑膜14贴合于所述整片电路板10上,形成层叠基板40。
本实施例中,所述支撑膜14的形状及尺寸与所述整片电路板10的形状及尺寸相同,从而使所述支撑膜14与每一个电路板单元11均相贴合。所述支撑膜14的厚度范围为50微米至200微米,优选为50微米、100微米、150微米、200微米。所述支撑膜14包括膜层141及胶粘层142。所述胶粘层142与所述整片电路板10的绝缘层101直接相贴。所述胶粘层142的粘度值范围为0.2 g/mm至1.5g/mm,以能将所述整片电路板10较牢固的与所述支撑膜14粘结,并使所述支撑膜14的胶粘层142能够与所述整片电路板10通过人工或机械方法相剥离;也即此粘度值不能太小使整片电路板10不能牢固的与支撑膜14粘结,也不能太大使在较大外力作用下也无法将整片电路板10与支撑膜14分离,从而无法得到分离的电路板单元11。
优选地,所述膜层141的材质为聚乙烯对苯二甲酸乙二醇酯(PolyethyleneTerephthalate, PET)、聚乙烯(Polyethylene,PE)或聚丙烯(Polypropylene,PP)。优选地,所述胶粘层142为无残留胶,以防止所述胶粘层142与所述整片电路板10相剥离时留下残胶污染所述整片电路板10。
第三步,请一并参阅图4,在所述层叠基板40上形成多个定位孔15。
本实施例中,通过冲孔工艺在所述整片电路板10边缘的废料区12以及对应位置的支撑膜14形成多个定位孔15。所述多个定位孔15同时贯通所述整片电路板10及所述支撑膜14。所述定位孔15用于后续步骤中对整片电路板10进行冲型时的定位。
第四步,请参阅图5-6,通过第一次冲型在所述层叠基板40中形成多个沿着每个电路板单元11的交界线13的一段或多段延伸的第一切口120。
多个所述第一切口120同时贯通所述整片电路板10及所述支撑膜14。每个所述第一切口120均沿着每个电路板单元11的交界线13的一段或多段向所述废料区12延伸。所述第一切口120并不将所述电路板单元11与所述废料区12完全分离。
本实施例中,所述第一切口120均为方形,所述第一切口120的数量为八个,每个电路板单元11边界上均设有两个第一切口120。所述第一切口120的形成方式为:沿整片电路板10上的所述第三交界线133及第四交界线134对所述层叠基板40进行第一次冲型,从而在所述整片电路板10及支撑膜14上形成多个贯通的所述第一切口120。其中,所述第一切口120在所述电路板单元11上的一条边即为所述第三交界线133或所述第四交界线134。
第五步,通过第二次冲型在所述整片电路板10上形成多个沿着每个电路板单元11的其余部分交界线13向所述废料区12延伸的第二切口121,环绕每个电路板单元11的第一切口120与第二切口121相互连通,使所述多个电路板单元11与废料区12相互分离,并使所述支撑膜14仍呈整片状且与多个电路板单元11相粘结,从而形成连片电路板30。
首先,请参阅图7-8,提供一冲型治具20。
所述冲型治具20包括一下模板201、一上模板202以及四个泡棉205。
所述下模板201包括第一板体2011及第一板体2011上延伸出的多个定位针2012,所述多个定位针2012与多个所述定位孔15的位置相对应。
所述上模板202与所述下模板201相对设置且相距一定的距离。所述上模板202包括第二板体2021、四个第一冲头2041、四个第二冲头2042以及自所述第二板体2021上延伸出的多个支撑柱203。
所述四个第一冲头2041及四个第二冲头2042均设置于所述第二板体2021的与所述第一板体2011相对的表面上。所述四个第一冲头2041及四个第二冲头2042均为L形。四个所述第一冲头2041分别与四个电路板单元11与废料区12的第一交界线131位置对应,且所述第一冲头2041的两端均稍长出所述第一交界线131,四个所述第二冲头2042分别与四个电路板单元11与废料区12的第二交界线132位置对应,且所述第二冲头2042的两端均稍长出所述第二交界线132。所述第一冲头2041及第二冲头2042均自所述第二板体2021的与所述第一板体2011相对的表面向所述第一板体2011延伸出一定的高度,定义所述高度为H2。第一冲头2041与第二冲头2042之间的所述第二板体2021上与所述电路板单元11相对应的位置形成有空余区2043。
所述多个支撑柱203自所述第二板体2021向所述第一板体2011垂直延伸,即所述第一板体2011与所述第二板体2021可以通过所述支撑柱203相间隔,所述支撑柱203的高度即为所述第一板体2011与所述第二板体2021之间可以接近的最小距离。本实施例中,所述多个支撑柱203位于所述第二板体2021的四角。定义所述支撑柱203的高度为H1,也即所述第一板体2011与所述第二板体2021之间的最小距离为H1,则,H2<H1,本实施例中,定义所述支撑膜14的厚度为L1,则,H1=H2+2/3L1
所述四个泡棉205分别设置于所述第二板体2021的空余区2043内,并且所述四个泡棉205均与所述第二板体2021的表面相贴。所述泡棉用于限制冲型的深度。定义所述泡棉205的原始厚度为L2,并定义泡棉205在冲型时被挤压后的厚度占泡棉205的原始厚度L2的比例为泡棉压缩率A,定义所述电路板单元11的厚度为L3,则L2=(H2-1/3L1-L3)/A;其中,常用的泡棉205的压缩率为1%至10%。也即,根据所述第一冲头2041及第二冲头2042自所述第二板体2021的与所述第一板体2011相对的表面向所述下模板201延伸出的高度H2、所述支撑膜14的厚度L1、所述电路板单元11的厚度L3以及泡棉205的压缩率A,即可选择合适的泡棉205的厚度。
当然,所述冲型区204与所述泡棉205的数量也可以为其他,仅需与所述电路板单元11的数量对应即可。
其次,将所述整片电路板10定位于所述下模板201上。
通过将所述多个多个定位针2012套设于与其对应的定位孔15上,将所述整片电路板10及所述支撑膜14定位于所述下模板201上,并使所述支撑膜14的膜层141与所述第一板体2011相贴。
再次,请一并参阅图9-10,使用所述冲型治具20对所述整片电路板10进行第二次冲型。
通过第二次冲型在所述整片电路板10上形成多个第二切口121,所述多个第二切口121沿着每个电路板单元11的其余部分交界线13延伸的第二切口121,环绕每个电路板单元11的第一切口120与第二切口121相互连通,使所述多个电路板单元11与废料区12相互分离,也即使所述多个电路板单元11相互分离。第二次冲型在所述支撑膜14上不形成孔,即所述支撑膜14仍呈整片状,且所述支撑膜14与多个相互分离的电路板单元11通过胶粘层相粘结,并不相分离,从而形成连片电路板30。
本实施例中,所述第二切口121均为L形,所述第二切口121的数量也为八个,每个电路板单元11与两个第二切口121相连接。第二切口121的具体形成方式为:使用所述冲型治具20沿整片电路板10上的所述第一交界线131及第二交界线132进行第二次冲型,在整片电路板10的废料区12上与所述第一冲头2041及第二冲头2042对应的位置形成多个L形第二切口121。每个所述第二切口121的内侧的L形的边即为所述第一交界线131或所述第二交界线132。每个所述第二切口121的两端分别与一个所述第一切口120的一端相连通,从而使两个第一切口120及两个第二切口121环绕一个电路板单元11。
另外,因泡棉205的厚度L2设置的为(H2-1/3L1-L3)/A,即L2*A+L3+1/3L1=H2,即压缩后的泡棉205的厚度、电路板单元11的厚度以及1/3的支撑膜14的厚度之和与所述第一冲头2041及第二冲头2042自所述第二板体2021的与所述下模板201相对的表面向所述下模板201延伸出的高度相等,即,所述第一冲头2041及第二冲头2042并没有足够的高度将所述支撑膜14冲断,故所述泡棉205可以阻挡第一冲头2041及第二冲头2042向下移动,从而使所述冲型治具20仅在所述整片电路板10上形成切口而并不能将所述支撑膜14切断,故所述支撑膜14在第二次冲型之后并未形成新的贯通所述支撑膜14的切口,即所述支撑膜14还是整片状。
第二次冲型后形成的连片电路板30包括:支撑膜14、多个电路板单元11及废料区12。所述多个电路板单元11及废料区12均粘结于所述支撑膜14的同一个表面上。所述多个电路板单元11呈阵列分布。每个所述电路板单元11与所述废料区12之间均形成多个第一切口120及第二切口121,每两第一切口120与两个第二切口121连通并环绕一个所述电路板单元11,从而使每个电路板单元11均与所述废料区12相分离。每个所述第一切口120均贯通所述支撑膜14。
其中,两次冲型的目的为:将需要冲型的部位进行拆分冲型,将原本需要的一个复杂的弯折较多的冲头拆分多个较为简单的弯折较少的冲头,从而可以简化冲型模具的冲头的结构,进而降低模具的成本。另外,也可以将精度要求不高的部位进行第一次冲型,精度要求高的部位进行第二次冲型,对第一次冲型采用较为便宜的冲头,从而也能降低模具的成本。
可以理解,也可以不进行上述第一次冲型,而只进行上述第二次冲型,从而仅通过一次冲型在所述整片电路板10上形成第一切口120及第二切口121,而不在支撑膜14上形成切口;也可以进行两次以上的冲型,即可以增加上述第一次冲型的次数,也可以增加上述第二次冲型的次数,只要使支撑膜14保持整片状即可。另外,所述第一切口120及第二切口121的数量均可以为一个或多个。
本技术方案的连片电路板30及制作方法具有如下优点:将多个分离的电路板单元11粘结在一整片状的支撑膜14上,可以使多个电路板单元11通过支撑膜14的作用而不相分离,进而方便对多个电路板单元11进行加工、运输及储存;并且将多个分离的电路板单元11粘结在一整片状的支撑膜14上,在对多个电路板单元11加工完成需要对其单独作业时,直接将多个电路板单元11与支撑膜14分离,而不用对多个电路板单元11进行冲型等分离工艺,即可得到多个单独的电路板单元11。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (7)

1.一种连片电路板的制作方法,其包括以下步骤:
提供一个整片电路板,所述整片电路板包括多个电路板单元及与所述多个电路板单元相连并围绕所述多个电路板单元的废料区;
提供一支撑膜,所述支撑膜呈整片状,将所述支撑膜贴合于所述整片电路板上,并使所述支撑膜与每一个电路板单元均相贴合;以及
通过冲型在所述整片电路板上形成切口,使所述切口环绕所述电路板单元从而将所述多个电路板单元与所述废料区相分离,并使所述支撑膜仍呈整片状且与多个电路板单元相粘结,从而形成连片电路板,通过冲型在所述整片电路板上形成多个切口的步骤包括:
提供一冲型治具,所述冲型治具包括一下模板、一上模板、以及多个泡棉;所述上模板与下模板相对设置;所述上模板上设置有多个冲头,所述电路板单元与所述废料区之间形成有交界线,所述冲头与所述交界线相对应,所述冲头用于形成所述切口;多个所述冲头之间通过空余区相间隔;
所述泡棉设置于所述空余区内并与所述上模板的与所述下模板相对的表面相贴,所述泡棉用于限制冲型的深度;以及
使用所述冲型治具对贴合在一起的所述整片电路板及支撑膜进行冲型,仅在所述整片电路板上与所述冲头对应的位置形成多个所述切口。
2.如权利要求1所述的连片电路板的制作方法,其特征在于,所述支撑膜包括膜层及胶粘层,所述胶粘层与所述电路板直接相贴,所述胶粘层的粘度值范围为0.2g/mm至1.5g/mm。
3.如权利要求2所述的连片电路板的制作方法,其特征在于,所述冲头自所述上模板的与所述下模板相对的表面向所述下模板延伸的高度定义为H2,定义所述支撑膜的厚度为L1,定义所述电路板单元的厚度为L3,定义所述泡棉的原始厚度为L2,并定义泡棉在冲型时被挤压后的厚度占泡棉的原始厚度L2的比例为泡棉压缩率A,则L2*A=H2-1/3L1-L3
4.如权利要求3所述的连片电路板的制作方法,其特征在于,所述泡棉的压缩率范围为1%至10%。
5.如权利要求1所述的连片电路板的制作方法,其特征在于,每个电路板单元均与废料区形成交界线,通过冲型在所述整片电路板上形成多个切口的步骤包括:通过第一次冲型形成贯通所述整片电路板及所述支撑膜的第一切口;每个所述第一切口均自所述电路板的交界线中的一段或多段向所述废料区延伸;通过第二次冲型在所述整片电路板上形成多个第二切口,所述多个第二切口沿着每个所述电路板单元的其余部分交界线向废料区延伸,环绕每个所述电路板单元的所述第一切口与所述第二切口相互连通,从而使所述多个电路板单元相互分离。
6.如权利要求5所述的连片电路板的制作方法,其特征在于,通过第二次冲型在所述整片电路板上形成多个第二切口的步骤包括:
提供一冲型治具,所述冲型治具包括一下模板、一上模板、以及多个泡棉;所述上模板与下模板相对设置;所述上模板上设置有多个冲头,所述电路板单元与所述废料区之间形成有交界线,所述冲头与所述交界线相对应,所述冲头用于形成所述第二切口;
多个所述冲头之间通过空余区相间隔;所述泡棉设置于所述空余区内并与所述上模板的与所述下模板相对的表面相贴,所述泡棉用于限制冲型的深度;以及
使用所述冲型治具对贴合在一起的所述整片电路板及支撑膜进行冲型,仅在所述整片电路板上与所述冲头对应的位置形成所述第二切口。
7.如权利要求6所述的连片电路板的制作方法,其特征在于,所述冲头自所述上模板的与所述下模板相对的表面向所述下模板延伸的高度定义为H2,定义所述支撑膜的厚度为L1,定义所述电路板单元的厚度为L3,定义所述泡棉的原始厚度为L2,并定义泡棉在冲型时被挤压后的厚度占泡棉的原始厚度L2的比例为泡棉压缩率A,则L2*A=H2-1/3L1-L3
CN201210388118.7A 2012-10-15 2012-10-15 连片电路板以及连片电路板的制作方法 Active CN103732008B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210388118.7A CN103732008B (zh) 2012-10-15 2012-10-15 连片电路板以及连片电路板的制作方法
TW101139204A TWI466603B (zh) 2012-10-15 2012-10-24 連片電路板以及連片電路板之製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210388118.7A CN103732008B (zh) 2012-10-15 2012-10-15 连片电路板以及连片电路板的制作方法

Publications (2)

Publication Number Publication Date
CN103732008A CN103732008A (zh) 2014-04-16
CN103732008B true CN103732008B (zh) 2017-03-01

Family

ID=50455889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210388118.7A Active CN103732008B (zh) 2012-10-15 2012-10-15 连片电路板以及连片电路板的制作方法

Country Status (2)

Country Link
CN (1) CN103732008B (zh)
TW (1) TWI466603B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793511B (zh) * 2016-12-23 2019-03-26 东莞康源电子有限公司 刚挠性板开盖工艺
CN112105170B (zh) * 2020-09-28 2021-11-23 捷卡(厦门)工业科技有限公司 小型电路硬板贴胶方法及小型电路硬板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
CN102448248A (zh) * 2010-10-14 2012-05-09 富葵精密组件(深圳)有限公司 电路板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411737B (en) * 1999-03-09 2000-11-11 Unimicron Technology Corp A 2-stage process to form micro via
TWI351245B (en) * 2008-02-15 2011-10-21 Zhen Ding Technology Co Ltd Method for manufacturing rigid-flexible printed circuit board
TWI405520B (zh) * 2010-01-11 2013-08-11 Zhen Ding Technology Co Ltd 電路板製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
CN102448248A (zh) * 2010-10-14 2012-05-09 富葵精密组件(深圳)有限公司 电路板的制作方法

Also Published As

Publication number Publication date
CN103732008A (zh) 2014-04-16
TWI466603B (zh) 2014-12-21
TW201415965A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN106954344B (zh) 柔性线路板模切生产线
CN103327756B (zh) 具有局部混合结构的多层电路板及其制作方法
CN104105363B (zh) 刚挠结合板及其制作方法
CN104735924B (zh) 用于多层阶梯状软硬结合板的开盖工艺
CN103813658B (zh) 多层厚铜电路板的制作方法及双面厚铜电路板的制作方法
CN104701443A (zh) 一种适用于简单线路cob封装形式的led基板及制备方法
CN103732008B (zh) 连片电路板以及连片电路板的制作方法
WO2016127726A1 (zh) 柔性线路板覆盖膜的预加工结构、制备方法和预加工方法
CN100527916C (zh) 一种多层柔性线路板及其制造方法
CN102387662A (zh) 刚挠性线路板及其制造方法
CN104735923B (zh) 一种刚挠结合板的制作方法
JP2013008134A (ja) タッチパネルの製造方法
CN206963187U (zh) 柔性线路板模切生产线
CN204322188U (zh) 一种胶贴膜裁切刀模组结构
CN202713773U (zh) 一种柔性线路板
CN110072350A (zh) 多层线路板加工方法
CN109152223A (zh) 一种软硬结合板的制作方法
CN101090606A (zh) 电路薄板的制造方法
CN202353922U (zh) 一种软硬结合线路板结构
CN209517628U (zh) 一种刚性无玻纤光电印制板
CN103096641B (zh) 连片电路板的制作方法
CN102573306A (zh) 一种用于生产外层半压合板的方法
CN113830609A (zh) 一种电子音频设备网纱精密对贴工艺
CN208284496U (zh) 具有堆叠芯片的封装体
CN112848624A (zh) 一种导电胶多层材料组贴工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170516

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Co-patentee before: Zhending Technology Co., Ltd.

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518105 Guangdong province Shenzhen city Baoan District Street Community Yan Luo Yan Chuan song Luo Ding way Peng Park plant to building A3 building A1

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Address before: 518105 Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee before: Peng Ding Polytron Technologies Inc

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.