CN103730442A - 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法 - Google Patents

带焊球面阵列四边无引脚封装体堆叠封装件及制备方法 Download PDF

Info

Publication number
CN103730442A
CN103730442A CN201310748369.6A CN201310748369A CN103730442A CN 103730442 A CN103730442 A CN 103730442A CN 201310748369 A CN201310748369 A CN 201310748369A CN 103730442 A CN103730442 A CN 103730442A
Authority
CN
China
Prior art keywords
chip
groove
layer
pin
bare copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310748369.6A
Other languages
English (en)
Other versions
CN103730442B (zh
Inventor
慕蔚
李习周
邵荣昌
张进兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201310748369.6A priority Critical patent/CN103730442B/zh
Publication of CN103730442A publication Critical patent/CN103730442A/zh
Application granted granted Critical
Publication of CN103730442B publication Critical patent/CN103730442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种带焊球面阵列四边无引脚封装体堆叠封装件及制备方法，包括设有多个凹坑的裸铜框架，正面倒装有带凸点IC芯片，芯片凸点与凹坑之间的填充下填料，裸铜框架上有第一凹槽，第一凹槽两侧形成互不相连的两个引脚；塑封有带凸点的IC芯片，所有引脚下面均有与该引脚相连的连接层，各连接层表面均有锡焊球；第一塑封体上粘有两层IC芯片，该两层IC芯片通过键合线相连接，并通过键合线分别与引脚相连；第二次塑封。晶圆减薄划片和对裸铜框架进行加工后，倒装上芯，涂覆钝化层、蚀刻，化学沉积等步骤，制得带焊球面阵列四边无引脚封装体堆叠封装件。该封装件产品体积更小，封装密度更高、功能更多，可以替代部分BGA封装及CSP封装。

Description

带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
技术领域
本发明属于电子信息自动化元器件技术领域，具体涉及一种带焊球面阵列四面扁平无引脚（Area Array Quad Flat No Lead Package，简称AAQFN）封装体堆叠封装（Package on Package，简称PoP）件；本发明还涉及一种该封装件的制备方法。 
背景技术
虽然近两年国内已开始研发多圈QFN，但由于框架制造工艺难度较大，只有个别国外供应商能设计、生产，但还是受相关公司专利的限制，相对引脚较少，研发周期长，并且封装多圈QFN限于引线框架制造商，不能满足短、平、快，不同芯片的灵活应用的要求。为了消除过去***引线结构的引脚限制，满足高密度，多I/O封装的需求。开发一种带锡球的面阵列四面扁平无引脚（Area Array Quad Flat No Lead Package ,简称AAQFN），虽然比不上采用基板生产锡球作为输出的BGA封装的I/O多，但相比采用基板生产锡球作为输出的BGA封装，引线框架带锡球的AAQFN封装效率高，而且成本相对低，运用灵活。并且在此基础开发面阵列QFN IC芯片堆叠封装（POP），其产品体积更小，封装密度更高、功能更多，可以替代部分BGA封装及CSP封装，降低生产成本，缩短研发周期。 
发明内容
本发明的目的是提供一种带焊球面阵列四面扁平无引脚封装体堆叠封装件，不受***引线结构的引脚限制，满足高密度，多I/O封装的要求。
本发明的另一个目的是提供一种上述封装件的制备方法。
为实现上述目的，本发明所采用的技术方案是：一种带焊球面阵列四边无引脚封装体堆叠封装件，包括裸铜框架，裸铜框架正面并排设有多个安放槽，相邻两个安放槽之间为引脚隔墙，每个凹坑的底部均为第三引脚，所有的第三引脚互不相连，引脚隔墙与第三引脚不相连，裸铜框架正面倒装有带凸点的第一IC芯片，芯片凸点分别位于不同的安放槽内，芯片凸点顶端与安放槽底部相连接，芯片凸点与安放槽之间的空隙内填充有下填料，处于两端的安放槽外侧的裸铜框架上设有第一凹槽，第一凹槽两侧形成互不相连的第一引脚和第二引脚；裸铜框架正面塑封有第一塑封体，第一IC芯片塑封于第一塑封体内；第一引脚和第二引脚上分别设有引线框架焊盘；所有第三引脚中位于两端的第三引脚通过连接体与和该第三引脚相邻的第二引脚相连接，其余的第三引脚下面均设有与该第三引脚相连的连接层，第一引脚下面设有与该第一引脚相连的连接层，每个连接层表面和每个连接体表面均设有一个锡焊球；所有的连接层和连接体互不相连，相邻连接体与连接层之间的空隙内填充有钝化体，相邻连接层之间的间隙内填充有钝化体；第一塑封体上面、从下往上依次粘贴有第二IC芯片和第三IC芯片，第二IC芯片和第三IC芯片通过键合线相连接，同时通过键合线分别与引线框架焊盘相连接；裸铜框架上塑封有第二塑封体，裸铜框架正面、第一塑封体、第二IC芯片、第三IC芯片、第一凹槽以及所有的键合线均塑封于第二塑封体内。
本发明所采用的另一个技术方案是：一种上述堆叠封装件的制备方法，具体按以下步骤进行：
步骤1：晶圆减薄划片；
步骤2：在裸铜框架正面贴干膜胶片，并在35℃～60℃温度下烘烤15±5分钟；接着进行对准曝光、显影、定影，在85℃±5℃的温度下坚膜30±5分钟；然后在裸铜框架正面蚀刻出需要的附图形的凹坑和第一凹槽，去除裸铜框架表面的干膜胶片，相邻凹坑之间有引脚隔墙；
步骤3：在已蚀刻出附图形的裸铜框架表面均匀涂覆覆盖裸铜框架正面、第一凹槽表面以及所有凹坑的第一钝化层，然后在所有凹坑底面上刻蚀出UBM1窗口，在所有凹坑中位于两端的凹坑***的裸铜框架上刻蚀出两条引线框架焊盘窗口，第一凹槽位于该两条引线框架焊盘窗口之间；
步骤4：在UBM1窗口和引线框架焊盘窗口上分别化学沉积多金属层，形成UBM1层和引线框架焊盘，去除多余的金属层，使得相邻凹坑内的UBM1层不相连，引线框架焊盘与UBM1层不相连；
步骤5：取带凸点的第一IC芯片，倒装上芯，使芯片凸点伸入凹坑内，芯片凸点与UBM1层相连接；对倒装上芯后的半成品引线框架下填充，使芯片凸点与UBM1层侧面框架通过下填料绝缘；
步骤6：采用符合欧盟Weee、ROHS标准和Sony标准的环保型塑封料进行第一次塑封，形成第一塑封体，使带凸点的第一IC芯片塑封于第一塑封体内，采用防离层工艺进行后固化；
步骤7：在第一塑封体上面堆叠第二IC芯片，烘烤，通过第一键合线连接第二IC芯片和第二引脚，通过第四键合线连接第二IC芯片和第一引脚；
步骤8：在第二IC芯片上堆叠第三IC芯片，烘烤，然后从第三IC芯片向第二IC芯片打第二键合线，再从第三IC芯片向第一引脚打第三键合线；
步骤9：采用符合欧盟Weee、ROHS标准和Sony标准环保型塑封料进行第二次塑封，形成第二塑封体，第二塑封体覆盖了第一塑封体、第二IC芯片、第三IC芯片、裸铜框架正面以及所有的键合线，第二塑封体嵌入第一凹槽内，按防离层工艺进行后固化；
步骤10：将裸铜框架背面磨削去裸铜框架厚度的1/3～1/4，清洗、烘干；
步骤11：在磨削后裸铜框架背面涂覆第二钝化层，然后曝光、显影、定影，再通过蚀刻，在第二钝化层上刻出多个第四凹槽和第五凹槽，第一凹槽下方对应有一条第四凹槽，每个引脚隔墙下方均有一条第五凹槽，第一凹槽的下方的第四凹槽与和第一凹槽相邻的引脚隔墙之间也有一条第五凹槽；沿第二钝化层上的第四凹槽和第五凹槽刻蚀裸铜框架，在第一凹槽下方刻蚀出与第一凹槽连通的第七凹槽，在每个隔墙下方刻蚀出与该隔墙连通的第八凹槽，其余位置的第八凹槽的深度与隔墙下方第八凹槽的深度相同，去除第二钝化层，露出引脚底面；
步骤12：在裸铜框架背面涂覆第三钝化层，第三钝化层同时还要填满所有的第七凹槽和所有的第八凹槽，然后在第三钝化层上刻蚀出第九凹槽，使第九凹槽与引脚底面相通；
步骤13：在第三钝化层表面化学沉积铜金属层，铜金属层同时填充第九凹槽，然后在铜金属层上刻蚀出第十凹槽，露出第三钝化层；
步骤14：在铜金属层表面涂覆第四钝化层，然后在第四钝化层上刻蚀出UBM2窗口，露出铜金属层；
步骤15：在UBM2窗口内化学沉积UBM2层，UBM2层与铜金属层相连，UBM2层的结构与UBM1层的结构相同；
步骤16：通过回流焊在UBM2层上形成锡焊球，清洗；然后打印、切割分离和测试，制得带焊球面阵列四面扁平无引脚封装体堆叠封装件。
本发明制备方法中框架背面采用磨削工艺，减薄了框架厚度，满足了超薄封装要求。本发明制备方法可以替代基板生产的部分BGA和CPS，实现IC芯片灵活应用于引线框架的CSP封装，降低生产成本，缩短研发周期。
附图说明
图1是本发明封装体堆叠封装件的结构示意图。
图2是本发明制备方法中在裸铜框架上贴干膜片、曝光显影坚膜后的剖面示意图。
图3是本发明制备方法中在裸铜框架上刻蚀出凹坑和第一凹槽的剖面示意图。
图4是本发明制备方法中在裸铜框架上涂覆第一钝化层并刻蚀出UBM1窗口及框架焊盘窗口的剖面示意图。
图5是本发明制备方法中化学沉积多金属UBM1层和引线框架焊盘后的剖面示意图。
图6是图5的P处放大图。
图7是本发明制备方法中倒装上芯及下填充后的剖面示意图。
图8是本发明制备方法中第一次塑封及后固化后的剖面示意图。
图9是本发明制备方法中堆叠第二IC芯片及第一次键合后的剖面示意图。
图10是本发明制备方法中堆叠第三IC芯片及第二次键合后的剖面示意图。
图11是本发明制备方法中第二次塑封及后固化后的剖面示意图。
图12是本发明制备方法中裸铜框架背面磨削后的剖面示意图。
图13是本发明制备方法中在裸铜框架背面涂覆第二钝化层及刻蚀第四凹槽和第五凹槽后的剖面示意图。
图14是本发明制备方法中在裸铜框架背面刻蚀出第七凹槽并去除第二钝化层后的剖面示意图。
图15是本发明制备方法中在裸铜框架背面涂覆第三钝化层并刻蚀第六凹槽后的剖面示意图。
图16是本发明制备方法中在第三钝化层上镀第四金属层并刻蚀第八凹槽后的剖面示意图。
图17是本发明制备方法中在第四金属层上涂覆第四钝化层并刻蚀UBM2窗口后的剖面示意图。
图18是本发明制备方法中在引脚底部化学沉积多层金属形成UBM2层后的剖面示意图。
图中：1.裸铜框架，2.钝化体，3.连接层，4.第一IC芯片，5.焊料，6.芯片凸点，7.引脚隔墙，8.锡焊球，9.下填料，10.引线框架焊盘，11.第一键合线，12.第二键合线，13.第三IC芯片，14.第二DAF片，15.第二IC芯片，16.第一DAF片，17.第一塑封体，18.第三键合线，19.第四键合线，20.第二塑封体，21.第一凹槽，22.第一引脚，23.第二引脚，24.第三引脚，25.连接体，26.干膜胶片，27.第二凹槽，28.第三凹槽，29.凹坑，30.第一钝化层，31.UBM1窗口，32.引线框架焊盘窗口，33.UBM1层，34.第二钝化层，35.第四凹槽，36.第五凹槽，37.第六凹槽，38.第七凹槽，39.第三钝化层，40.第九凹槽，41.铜金属层，42.第十凹槽，43.第四钝化层，44.UBM2窗口，45.UBM2层。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示，本发明封装件堆叠封装体，包括裸铜框架1，裸铜框架1正面并排设有多个安放槽，相邻两个安放槽之间为引脚隔墙7，处于两端的安放槽外侧的裸铜框架1上设有第一凹槽21，第一凹槽21两侧形成互不相连的第一引脚22和第二引脚23；每个安放槽的底部均为第三引脚24，所有的第三引脚24互不相连，引脚隔墙7与第三引脚24不相连，所有第三引脚24中位于两端的第三引脚24通过连接体25与和该第三引脚24相邻的第二引脚23相连接，其余的第三引脚24下面均设有与该第三引脚24相连的连接层3，第一引脚22下面设有一个与该第一引脚22相连的连接层3，每个连接层3表面和每个连接体25表面均设有一个锡焊球8；所有的连接层3和连接体25互不相连，相邻连接体25与连接层3之间的空隙内填充有钝化体2，相邻连接层3之间的间隙内填充有钝化体2；裸铜框架1正面倒装有带凸点的第一IC芯片4，第一IC芯片4上的芯片凸点6分别位于不同的安放槽内，芯片凸点6顶端与安放槽底部相连接，芯片凸点6与安放槽之间的空隙内填充有下填料9，裸铜框架1正面塑封有第一塑封体17，第一IC芯片4塑封于第一塑封体17内；第一引脚22和第二引脚23上分别设有引线框架焊盘10。第一塑封体17上面通过第一DAF片16粘贴有第二IC芯片15，第二IC芯片15上面通过第二DAF片14粘接有第三IC芯片13，第三IC芯片13通过第三键合线18与第一引脚22相连接，第三IC芯片13通过第二键合线12与第二IC芯片15相连接，第二IC芯片15通过第四键合线19与第一引脚22相连接，第二IC芯片15通过第一键合线11与第二引脚23相连接；裸铜框架1上塑封有第二塑封体20，裸铜框架1正面、第一塑封体17、第二IC芯片15、第一DAF片16、第二DAF片14、第三IC芯片13、第一凹槽21以及所有的键合线均塑封于第二塑封体20内。
本发明封装件的工艺流程：减薄划片→裸铜框架贴干膜胶片曝光显影坚膜及刻蚀第一凹槽21和凹坑29→涂覆第一钝化层30并刻蚀UBM1窗口31及引线框架焊盘窗口32→化学沉积多层金属形成UBM1层33和引线框架焊盘10→倒装上芯及下填充→第一次塑封及后固化→堆叠第二IC芯片15及第一次键合→堆叠第三IC芯片13及第二次键合→第二次塑封及后固化→框架背面磨削→涂覆第二钝化层34在裸铜框架1上刻蚀出第七凹槽37和第八凹槽38→涂覆第三钝化层39并刻蚀第九凹槽40→化学沉积铜金属层41并蚀刻第十凹槽42→涂覆第四钝化层43并蚀刻出UBM2窗口44→引脚底部化学沉积多层金属形成UBM2层45→印刷锡焊料及回流焊→打印→分离产品→测试。
本发明提供的一种上述封装件的制备方法，具体按以下步骤进行：
步骤1：减薄划片：
使用8吋～12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到180μm～200μm；粗磨速度6μm/s，精磨速度1.0μm/s；采用粗磨、细精磨抛光防翘曲工艺，将不带凸点芯片的晶圆减薄到50μm～75μm，粗磨速度3μm/s，精磨速度6.0μm/min；采用防止芯片翘曲工艺；
采用A-WD-300TXB划片机对减薄后的8吋到12吋晶圆进行划片，划片进刀速度≤10mm/s；
步骤2：在干膜贴片机上，在裸铜框架1正面贴上干膜胶片26，并在35℃～60℃温度下烘烤15±5分钟；接着在曝光机上对已贴干膜胶片26的裸铜框架1进行对准曝光、显影、定影，在裸铜框架1上显示出附图案第二凹槽27和第三凹槽28，如图2所示，在85℃±5℃的温度下坚膜30±5分钟；然后在蚀刻、清洗一体机上，通过向下喷淋腐蚀液（酸性腐蚀液或碱性腐蚀液），在裸铜框架1正面蚀刻出需要的附图形的凹坑29和第一凹槽21，并去除裸铜框架1表面涂覆的干膜胶片26，如图3所示，相邻凹坑29之间有引脚隔墙7；
步骤3：涂覆机内，在已蚀刻出附图形的裸铜框架1表面均匀涂覆一层第一钝化层30，第一钝化层30覆盖裸铜框架1正面、第一凹槽21表面以及所有凹坑29的表面，然后在所有凹坑29底面上刻蚀出UBM1窗口31，在所有凹坑29中位于两端的凹坑29***的裸铜框架1上刻蚀出两条引线框架焊盘窗口32，第一凹槽21位于两条引线框架焊盘窗口32之间，如图4所示；
步骤4：采用化学沉积方法在UBM1窗口31上化学沉积多金属层，形成UBM1层33，凹坑29与该凹坑29内的UBM1层33构成安放槽，在引线框架焊盘窗口32上化学沉积多金属层，形成引线框架焊盘10，然后通过光刻、蚀刻去除多余的金属层，使得相邻凹坑29内的UBM1层33不相连，引线框架焊盘10与UBM1层33不相连；引线框架焊盘10和UBM1层33均由三层金属层或者两层金属层组成，当为三层金属层时，该三层金属层为依次设置的第一金属层a、第二金属层b和第三金属层c；当为两层金属层时，该两层金属层为第一金属层a和第三金属层c；第一金属层a为Cu、Ni或Cr金属层，第二金属层b为Ni、Cr金属层，第三金属层c为Au金属层，第一金属层a与裸铜框架1相接触，如图5和图6所示；
步骤5：采用倒装上芯机，取带凸点的IC芯片，即第一IC芯片4，在芯片凸点6顶部沾上焊料5，接着在步骤4的半成品引线框架上倒装上芯，使芯片凸点6伸入凹坑29内，芯片凸点6通过焊料5与UBM1层33相连接；然后采用带真空吸附的下填充模具对倒装上芯后的半成品引线框架下填充，使芯片凸点6与安放槽侧面通过下填料9绝缘，如图7所示；
步骤6：使用全自动包封机，采用低应力（a1≤1）、低吸湿（吸水率<0.25％）的符合欧盟Weee、ROHS标准和Sony标准的环保型塑封料对倒装上芯后的半成品引线框架进行第一次塑封，形成第一塑封体17，使第一IC芯片4塑封于第一塑封体17内，如图8所示，塑封后采用防离层工艺进行后固化；
步骤7：在第一塑封体17上面堆叠第二IC芯片15，第二IC芯片15通过第一DAF片16与第一塑封体17粘接，接着烘烤，然后从第二IC芯片15上的焊盘向引线框架焊盘10打键合线，通过第一键合线11连接第二IC芯片15和位于第一凹槽21与凹坑29之间的引线框架焊盘10，通过第四键合线19连接位于第一凹槽21外侧的引线框架焊盘10，如图9所示；
步骤8：在第二IC芯片15上堆叠第三IC芯片13，第三IC芯片13通过第二DAF片14粘接于第二IC芯片15上，烘烤，然后从第三IC芯片13上的焊盘向第二IC芯片15的焊盘打第二键合线12，再从第三IC芯片13上的焊盘向位于第一凹面21外侧的引线框架焊盘10上打第三键合线18，如图10所示；
步骤9：使用全自动包封机，采用低应力（a1≤1）、低吸湿（吸水率<0.25％）的符合欧盟Weee、ROHS标准和Sony标准环保型塑封料对步骤8堆叠第三IC芯片13及第二次键合后的引线框架进行第二次塑封，形成第二塑封体20，第二塑封体20覆盖了第一塑封体17、第二IC芯片15、第三IC芯片13、第一DAF片16、第二DAF片14、第一键合线11、第二键合线12、第三键合线18、第四键合线19以及裸铜框架1正面，第二塑封体20嵌入第一凹槽21内与裸铜框架1牢固结合，如图11所示，塑封后按防离层工艺进行后固化；
步骤10：在磨削设备上，将裸铜框架1背面磨削去裸铜框架1厚度的1/3～1/4，如图12所示，清洗干净、烘干；
步骤11：采用涂覆曝光一体机，在磨削后裸铜框架1背面涂覆第二钝化层34，然后在光刻机上曝光、显影、定影，再通过蚀刻，在第二钝化层34上刻出多个第四凹槽35和第五凹槽36，第一凹槽21的下方对应有一条第四凹槽35，每个引脚隔墙7的下方均有一条第五凹槽36，第一凹槽21的下方的第四凹槽35与和第一凹槽21相邻的引脚隔墙7之间也有一条第五凹槽36，如图13所示；沿第二钝化层34上的第四凹槽35和第五凹槽36刻蚀裸铜框架1，在第一凹槽21下方刻蚀出与第一凹槽21连通的第七凹槽37，在每个隔墙7下方刻蚀出与该隔墙7连通的第八凹槽38，其余位置的第八凹槽的深度与隔墙7下方第八凹槽38的深度相同，去除第二钝化层34，露出裸铜框架1底面，该底面即为引脚底面，如图14所示；
步骤12：涂覆机上，在裸铜框架1背面涂覆第三钝化层39，第三钝化层39同时还要填满所有的第七凹槽37和所有的第八凹槽38，然后在第三钝化层39上刻蚀出第九凹槽40，使第九凹槽40与引脚底面相通，第九凹槽40的位置按需要设置，如图15所示；
步骤13：在第三钝化层39表面化学沉积金属，形成铜金属层41，铜金属层41同时填充第九凹槽40，然后在铜金属层41上刻蚀出第十凹槽42，露出第三钝化层39，如图16所示；
步骤14：在铜金属层41表面涂覆第四钝化层43，然后在第四钝化层43上刻蚀出UBM2窗口44，露出铜金属层41，如图17所示；
步骤15：在UBM2窗口44内化学沉积多层金属，形成UBM2层45，UBM2层45与铜金属层41相连，UBM2层45的结构与UBM1层33的结构相同，如图18所示；
步骤16：通过印刷机在UBM2层45上印刷焊料5和锡焊料，通过回流焊形成锡焊球8，使UBM2层45、焊料5和锡焊球8牢固结合，然后清洗干净；然后进行打印、切割分离和测试，打印、切割分离采用与QFN封装相同工序的设备及工艺，测试同BGA封装；制得图1所示的带焊球面阵列四面扁平无引脚封装体堆叠封装件。
本封装件生产中采用了芯片制造中的光刻（制版、贴干膜片、曝光、显影、坚膜）、蚀刻出凹坑29和第一凹槽21。裸铜框架1正面涂覆钝化层、蚀刻UBM1窗口，化学沉积多层金属形成UBM1层和框架焊盘。使用带凸点的第一IC芯片，采用封装工艺中的倒装上芯及下填充，第一次塑封及后固化。在第一次塑封体上，采用第一DAF片16堆叠粘接第二IC芯片15及第一次压焊、采用第二DAF片14堆叠粘接第三IC芯片13及第二次压焊、第二次塑封及后固化工艺，完成封装件正面生产。框架背面采用磨削工艺，减薄了框架厚度，满足超薄封装要求。继续采用芯片生产工艺的钝化和蚀刻工艺，通过涂覆第二钝化层34、蚀刻第四凹槽35和第五凹槽36、第四凹槽35和第五凹槽36继续蚀刻，形成与第一凹槽21连通的第七凹槽37和与隔墙7连通的第八凹槽38，并去除第二钝化层34露出引脚底面。涂覆第三钝化层39并刻蚀出第九凹槽40，化学沉积金属Cu层并刻蚀出第十凹槽42，涂覆第四钝化层43刻蚀出UBM2窗口44，化学沉积金属形成UBM2层45。采用封装的锡焊料印刷、回流焊工艺，形成锡焊球8，并与UBM2层45牢固相连。本发明制备方法可以替代基板生产的部分BGA和CPS，实现IC芯片灵活应用于引线框架的CSP封装，降低生产成本，缩短研发周期。
实施例1
使用8吋～12吋的减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到200μm，粗磨速度6μm/s，精磨速度1.0μm/s；采用粗磨、细精磨抛光防翘曲工艺，将不带凸点芯片的晶圆减薄到75μm，粗磨速度3μm/s，精磨速度6.0μm/min；采用防止芯片翘曲工艺；采用A-WD-300TXB划片机进行划片，划片进刀速度≤10mm/s。使用贴干膜片机，将干膜胶片在贴在裸铜框架正面，并且在35℃的温度下烘烤20分钟。接着在曝光机上对已贴干膜片的裸铜框架进行对准曝光、显影、定影，在裸铜框架上显示出图案，然后在85℃的温度下坚膜30分钟；接着在蚀刻、清洗一体机上，通过向下喷淋酸性腐蚀液，在裸铜框架正面蚀刻出需要的图形凹坑29和第一凹槽21，相邻凹坑29之间有引脚隔墙7，去除裸铜框架表面的干膜胶片26；涂覆机内，在裸铜框架正面均匀涂覆一层第一钝化层30，第一钝化层30覆盖裸铜框架1正面、第一凹槽21表面以及所有凹坑29的表面，然后在所有凹坑29底面上刻蚀出UBM1窗口31，在所有凹坑29中位于两端的凹坑29***的裸铜框架1上刻蚀出两条引线框架焊盘窗口32，第一凹槽21位于两条引线框架焊盘窗口32之间；采用化学沉积方法在UBM1窗口31上化学沉积多金属层，形成UBM1层33，在引线框架焊盘窗口32上化学沉积多金属层，形成引线框架焊盘10，通过光刻、蚀刻去除多余的金属层，使得相邻凹坑29内的UBM1层33不相连，引线框架焊盘10与UBM1层33不相连；引线框架焊盘10和UBM1层33均由三层金属层，该三层金属层为依次设置的第一金属层、第二金属层和第三金属层，第一金属层为Cu金属层，第二金属层为Ni金属层，第三金属层为Au金属层；该两层金属层为依次设置的第一金属层与裸铜框架1相接触，采用倒装上芯机，取带凸点的IC芯片，在芯片凸点6顶部沾上焊料5，接着在半成品引线框架上倒装上芯，使芯片凸点6伸入凹坑29内，芯片凸点6通过焊料5与UBM1层33相连接，凹坑29与该凹坑29内的UBM1层33构成安放槽；采用带真空吸附的下填充模具对倒装上芯后的半成品引线框架下填充，使芯片凸点6与安放槽侧面通过下填料9绝缘；使用全自动包封机，采用低应力（a1≤1）、低吸湿（吸水率<0.25％）的符合欧盟Weee、ROHS标准和Sony标准的环保型塑封料对倒装上芯后的半成品引线框架进行第一次塑封，形成第一塑封体17，使第一IC芯片4塑封于第一塑封体17内，塑封后采用防离层工艺进行后固化；在第一塑封体上面堆叠第二IC芯片15，第二IC芯片通过第一DAF片16与第一塑封体17粘接，烘烤，从第二IC芯片15上的焊盘向引线框架焊盘10打键合线，通过第一键合线11连接第二IC芯片15和位于第一凹槽21与凹坑29之间的引线框架焊盘10，通过第四键合线19连接位于第一凹槽21外侧的引线框架焊盘10；在第二IC芯片15上堆叠第三IC芯片13，第三IC芯片13通过第二DAF片14粘接于第二IC芯片15上，烘烤，然后从第三IC芯片13上的焊盘向第二IC芯片15的焊盘打第二键合线12，再从第三IC芯片13上的焊盘向位于第一凹槽21面外侧的引线框架焊盘10上打第三键合线18；使用全自动包封机，采用低应力（a1≤1）、低吸湿（吸水率<0.25％）的符合欧盟Weee、ROHS标准和Sony标准环保型塑封料对堆叠第三IC芯片13及第二次键合12后的引线框架1进行第二次塑封，形成第二塑封体20，第二塑封体20覆盖了第一塑封体17、第二IC芯片15、第三IC芯片13、第一DAF片16、第二DAF片14、第一键合线11、第二键合线12、第三键合线18、第四键合线19以及裸铜框架1正面，第二塑封体20嵌入第一凹槽21内与裸铜框架1牢固结合，塑封后按防离层工艺进行后固化；将裸铜框架1背面磨削去裸铜框架厚度的1/3，清洗干净、烘干；采用涂覆曝光一体机，在磨削后裸铜框架背面涂覆第二钝化层34，在光刻机上曝光、显影、定影，通过蚀刻，在第二钝化层34上刻出多个第四凹槽35和第五凹槽36，第一凹槽21的下方对应有一条第四凹槽35，每个引脚隔墙7的下方均有一条第五凹槽36，第一凹槽21的下方的第四凹槽35与和第一凹槽21相邻的引脚隔墙7之间也有一条第五凹槽36；沿第二钝化层34上的第四凹槽35和第五凹槽36刻蚀裸铜框架1，在第一凹槽21下方刻蚀出与第一凹槽21连通的第七凹槽37，在每个隔墙7下方刻蚀出与该隔墙7连通的第八凹槽38，其余位置的第八凹槽的深度与隔墙7下方第八凹槽38的深度相同，去除第二钝化层34，露出裸铜框架1底面，该底面即为引脚底面；涂覆机上，在裸铜框架1背面涂覆第三钝化层39，第三钝化层39同时还要填满所有的第七凹槽37和所有的第八凹槽38，然后在第三钝化层39上刻蚀出第九凹槽40，使第九凹槽40与引脚底面相通，第九凹槽40的位置按需要设置；在第三钝化层39表面化学沉积金属，形成铜金属层41，铜金属层41同时填充第九凹槽40，然后在铜金属层41上刻蚀出第十凹槽42，露出第三钝化层39；在铜金属层41表面涂覆第四钝化层43，然后在第四钝化层43上刻蚀出UBM2窗口44，露出铜金属层41；在UBM2窗口44内化学沉积多层金属，形成UBM2层45，UBM2层45与铜金属层41相连，UBM2层45的结构与UBM1层33的结构相同；通过印刷机在UBM2层45上印刷焊料5和锡焊料，通过回流焊形成锡焊球8，使UBM2层45、焊料5和锡焊球8牢固结合，然后清洗干净；然后进行打印、切割分离和测试，打印、切割分离采用与QFN封装相同工序的设备及工艺，测试同BGA封装；制得带焊球面阵列四面扁平无引脚封装体堆叠封装件。
实施例2
晶圆减薄划片过程中，带凸点的晶圆最终减薄厚度为180μm；不带凸点的晶圆最终减薄厚度为50μm外，其余同实施例1；干膜贴片机上，在裸铜框架1正面贴上干膜胶片26，并在60℃温度下烘烤10分钟；接着在曝光机上对已贴干膜胶片26的裸铜框架1进行对准曝光、显影、定影，在裸铜框架1上显示出附图案第二凹槽27和第三凹槽28，在80℃的温度下坚膜35分钟；然后按实施例1的方法制得由三层金属层组成的UBM1层33和引线框架焊盘10，该三层金属层为依次设置的第一金属层、第二金属层和第三金属层，第一金属层为Ni层，第二金属层Cr层，第三金属层为Au层，第一金属层与裸铜框架1相接触；再按实施例1的方法制得带焊球面阵列四面扁平无引脚封装体堆叠封装件，只是磨削裸铜框架背面时的磨削厚度为裸铜框架1厚度的1/4，UBM2层45的结构与UBM1层33的结构相同。
实施例3
晶圆减薄划片过程中，带凸点的晶圆最终减薄厚度为190μm；不带凸点的晶圆最终减薄厚度为65μm外，其余同实施例1；干膜贴片机上，在裸铜框架1正面贴上干膜胶片26，并在48℃温度下烘烤15分钟；接着在曝光机上对已贴干膜胶片26的裸铜框架1进行对准曝光、显影、定影，在裸铜框架1上显示出附图案第二凹槽27和第三凹槽28，在90℃的温度下坚膜25分钟；然后按实施例1的方法制得由三层金属层组成的UBM1层33和引线框架焊盘10，该三层金属层为依次设置的第一金属层、第二金属层和第三金属层，第一金属层为Cr层，第二金属层Au层，第三金属层为Au层，第一金属层与裸铜框架1相接触；再按实施例1的方法制得带焊球面阵列四面扁平无引脚封装体堆叠封装件，只是磨削裸铜框架1背面时的磨削厚度为裸铜框架1厚度的7/24，UBM2层45的结构与UBM1层33的结构相同。
实施例4
晶圆减薄划片过程中，带凸点的晶圆最终减薄厚度为185μm；不带凸点的晶圆最终减薄厚度为55μm外，其余同实施例1；干膜贴片机上，在裸铜框架1正面贴上干膜胶片26，并在45℃温度下烘烤13分钟；接着在曝光机上对已贴干膜胶片26的裸铜框架1进行对准曝光、显影、定影，在裸铜框架1上显示出附图案第二凹槽27和第三凹槽28，在82℃的温度下坚膜32分钟；然后按实施例1的方法制得由两层金属层组成的UBM1层33和引线框架焊盘10，该两层金属层为依次设置的Ni层和Au层，该Ni层与裸铜框架1相接触；再按实施例1的方法制得带焊球面阵列四面扁平无引脚封装体堆叠封装件，只是磨削裸铜框架1背面时的磨削厚度为裸铜框架1厚度的7/24，UBM2层45的结构与UBM1层33的结构相同。
实施例5
按实施例4的方法进行晶圆减薄划片，按实施例4的方法制得由两层金属层组成的UBM1层33和引线框架焊盘10，该两层金属层为依次设置的Cr层和Au层，该Cr层与裸铜框架1相接触；再按实施例4的方法制得带焊球面阵列四面扁平无引脚封装体堆叠封装件，只是UBM2层45的结构与UBM1层33的结构相同。
虽然结合优选实例已经示出并描述了本发明，本领域技术人员可以理解，在不违背所附权利要求限定的本发明的精神和范围的前提下，可以进行修改和变换。 

Claims (5)

1. 一种带焊球面阵列四边无引脚封装体堆叠封装件，包括裸铜框架（1），裸铜框架（1）正面并排设有多个安放槽，相邻两个安放槽之间为引脚隔墙（7），每个凹坑（29）的底部均为第三引脚（24），所有的第三引脚（24）互不相连，引脚隔墙（7）与第三引脚（24）不相连，裸铜框架（1）正面倒装有带凸点的第一IC芯片（4），芯片凸点（6）分别位于不同的安放槽内，芯片凸点（6）顶端与安放槽底部相连接，芯片凸点（6）与安放槽之间的空隙内填充有下填料（9），其特征在于，处于两端的安放槽外侧的裸铜框架（1）上设有第一凹槽（21），第一凹槽（21）两侧形成互不相连的第一引脚（22）和第二引脚（23）；裸铜框架（1）正面塑封有第一塑封体（17），第一IC芯片（4）塑封于第一塑封体（17）内；第一引脚（22）和第二引脚（23）上分别设有引线框架焊盘（10）；所有第三引脚（24）中位于两端的第三引脚（24）通过连接体（25）与和该第三引脚（24）相邻的第二引脚（23）相连接，其余的第三引脚（24）下面均设有与该第三引脚（24）相连的连接层（3），第一引脚（22）下面设有与该第一引脚（22）相连的连接层（3），每个连接层（3）表面和每个连接体（25）表面均设有一个锡焊球（8）；所有的连接层（3）和连接体（25）互不相连，相邻连接体（25）与连接层（3）之间的空隙内填充有钝化体（2），相邻连接层（3）之间的间隙内填充有钝化体（2）；第一塑封体（17）上面、从下往上依次粘贴有第二IC芯片（15）和第三IC芯片（13），第二IC芯片（15）和第三IC芯片（13）通过键合线相连接，同时通过键合线分别与引线框架焊盘（10）相连接；裸铜框架（1）上塑封有第二塑封体（20），裸铜框架（1）正面、第一塑封体（17）、第二IC芯片（15）、第三IC芯片（13）、第一凹槽（21）以及所有的键合线均塑封于第二塑封体（20）内。
2. 根据权利要求1所述带焊球面阵列四边无引脚封装体堆叠封装件，其特征在于，所述的第三IC芯片（13）通过第三键合线（18）与第一引脚（22）相连接，第三IC芯片（13）通过第二键合线（12）与第二IC芯片（15）相连接，第二IC芯片（15）通过第三键合线（19）与第一引脚（22）相连接，第二IC芯片（15）通过第一键合线（11）与第二引脚（23）相连接。
3. 一种权利要求1所述堆叠封装件的制备方法，其特征在于，该制备方法具体按以下步骤进行：
步骤1：晶圆减薄划片；
步骤2：在裸铜框架（1）正面贴干膜胶片（26），并在35℃～60℃温度下烘烤15±5分钟；接着进行对准曝光、显影、定影，在85℃±5℃的温度下坚膜30±5分钟；然后在裸铜框架（1）正面蚀刻出需要的附图形的凹坑（29）和第一凹槽（21），去除裸铜框架（1）表面的干膜胶片（26），相邻凹坑（29）之间有引脚隔墙（7）；
步骤3：在已蚀刻出附图形的裸铜框架表面均匀涂覆覆盖裸铜框架（1）正面、第一凹槽（21）表面以及所有凹坑（29）的第一钝化层（30），然后在所有凹坑（29）底面上刻蚀出UBM1窗口（31），在所有凹坑（29）中位于两端的凹坑（29）***的裸铜框架（1）上刻蚀出两条引线框架焊盘窗口（32），第一凹槽（21）位于该两条引线框架焊盘窗口（32）之间；
步骤4：在UBM1窗口（31）和引线框架焊盘窗口（32）上分别化学沉积多金属层，形成UBM1层（33）和引线框架焊盘（10），去除多余的金属层，使得相邻凹坑（29）内的UBM1层（33）不相连，引线框架焊盘（10）与UBM1层（33）不相连；
步骤5：取带凸点的第一IC芯片（4），倒装上芯，使芯片凸点（6）伸入凹坑（29）内，芯片凸点（6）与UBM1层（33）相连接；对倒装上芯后的半成品引线框架（1）下填充，使芯片凸点（6）与UBM1层（33）侧面框架（1）通过下填料（9）绝缘；
步骤6：采用符合欧盟Weee、ROHS标准和Sony标准的环保型塑封料进行第一次塑封，形成第一塑封体（17），使带凸点的第一IC芯片（4）塑封于第一塑封体（17）内，采用防离层工艺进行后固化；
步骤7：在第一塑封体（17）上面堆叠第二IC芯片（15），烘烤，通过第一键合线（11）连接第二IC芯片（15）和第二引脚（23），通过第四键合线（19）连接第二IC芯片（15）和第一引脚（22）；
步骤8：在第二IC芯片（15）上堆叠第三IC芯片（13），烘烤，然后从第三IC芯片（13）向第二IC芯片（15）打第二键合线（12），再从第三IC芯片（13）向第一引脚（22）打第三键合线（18）；
步骤9：采用符合欧盟Weee、ROHS标准和Sony标准环保型塑封料进行第二次塑封，形成第二塑封体（20），第二塑封体（20）覆盖了第一塑封体（17）、第二IC芯片（15）、第三IC芯片（13）、裸铜框架（1）正面以及所有的键合线，第二塑封体（20）嵌入第一凹槽（21）内，按防离层工艺进行后固化；
步骤10：将裸铜框架（1）背面磨削去裸铜框架（1）厚度的1/3～1/4，清洗、烘干；
步骤11：在磨削后裸铜框架（1）背面涂覆第二钝化层（34），然后曝光、显影、定影，再通过蚀刻，在第二钝化层（34）上刻出多个第四凹槽（35）和第五凹槽（36），第一凹槽（21）下方对应有一条第四凹槽（35），每个引脚隔墙（7）下方均有一条第五凹槽（36），第一凹槽（21）的下方的第四凹槽（35）与和第一凹槽（21）相邻的引脚隔墙（7）之间也有一条第五凹槽（36）；沿第二钝化层（34）上的第四凹槽（35）和第五凹槽（36）刻蚀裸铜框架（1），在第一凹槽（21）下方刻蚀出与第一凹槽（21）连通的第七凹槽（37），在每个隔墙（7）下方刻蚀出与该隔墙（7）连通的第八凹槽（38），其余位置的第八凹槽（38）的深度与隔墙（7）下方第八凹槽（38）的深度相同，去除第二钝化层（34），露出引脚底面；
步骤12：在裸铜框架（1）背面涂覆第三钝化层（39），第三钝化层（39）同时还要填满所有的第七凹槽（37）和所有的第八凹槽（38），然后在第三钝化层（39）上刻蚀出第九凹槽（40），使第九凹槽（40）与引脚底面相通；
步骤13：在第三钝化层（39）表面化学沉积铜金属层（41），铜金属层（41）同时填充第九凹槽（40），然后在铜金属层（41）上刻蚀出第十凹槽（42），露出第三钝化层(39)；
步骤14：在铜金属层（41）表面涂覆第四钝化层（43），然后在第四钝化层（43）上刻蚀出UBM2窗口（44），露出铜金属层（41）；
步骤15：在UBM2窗口（44）内化学沉积UBM2层（45），UBM2层（45）与铜金属层（41）相连，UBM2层（45）的结构与UBM1层（33）的结构相同；
步骤16：通过回流焊在UBM2层（45）上形成锡焊球（8），清洗；然后打印、切割分离和测试，制得带焊球面阵列四面扁平无引脚封装体堆叠封装件。
4. 根据权利要求3所述堆叠封装件的制备方法，其特征在于，所述步骤1中，使用8吋～12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到180μm～200μm；粗磨速度6μm/s，精磨速度1.0μm/s；采用粗磨、细精磨抛光防翘曲工艺，将不带凸点芯片的晶圆减薄到50μm～75μm，粗磨速度3μm/s，精磨速度6.0μm/min；采用防止芯片翘曲工艺；
采用A-WD-300TXB划片机对减薄后的8吋到12吋晶圆进行划片，划片进刀速度≤10mm/s。
5. 根据权利要求3所述堆叠封装件的制备方法，其特征在于，所述步骤4中的引线框架焊盘（10）和UBM1层（33）均由三层金属层或者两层金属层组成，当为三层金属层时，该三层金属层为依次设置的第一金属层、第二金属层和第三金属层；当为两层金属层时，该两层金属层为第一金属层和第三金属层；第一金属层为Cu、Ni或Cr金属层，第二金属层为Ni、Cr金属层，第三金属层为Au金属层，第一金属层与裸铜框架（1）相接触。
CN201310748369.6A 2013-12-31 2013-12-31 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法 Active CN103730442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310748369.6A CN103730442B (zh) 2013-12-31 2013-12-31 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310748369.6A CN103730442B (zh) 2013-12-31 2013-12-31 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法

Publications (2)

Publication Number Publication Date
CN103730442A true CN103730442A (zh) 2014-04-16
CN103730442B CN103730442B (zh) 2016-06-08

Family

ID=50454460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310748369.6A Active CN103730442B (zh) 2013-12-31 2013-12-31 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法

Country Status (1)

Country Link
CN (1) CN103730442B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167400A (zh) * 2014-06-23 2014-11-26 苏州日月新半导体有限公司 一种四边无引脚封装件及其封装工艺、制作工艺
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN106672888A (zh) * 2015-11-11 2017-05-17 飞思卡尔半导体公司 封装集成电路管芯的方法和器件
CN110164775A (zh) * 2019-06-04 2019-08-23 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法
CN112151489A (zh) * 2020-09-01 2020-12-29 通富微电子股份有限公司技术研发分公司 引线框架、引线框架的形成方法及引线框架封装体
CN112582333A (zh) * 2019-09-27 2021-03-30 中芯长电半导体（江阴）有限公司 一种重新布线层及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090203172A1 (en) * 2000-12-22 2009-08-13 Broadcom Corporation Enhanced Die-Up Ball Grid Array and Method for Making the Same
CN202394873U (zh) * 2011-11-25 2012-08-22 江苏长电科技股份有限公司 单基岛露出型单圈引脚球栅阵列封装结构
US20120250275A1 (en) * 2011-03-31 2012-10-04 Nobuhiro Yamamoto Electronic device, electronic component, and method of manufacturing circuit board assembly
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090203172A1 (en) * 2000-12-22 2009-08-13 Broadcom Corporation Enhanced Die-Up Ball Grid Array and Method for Making the Same
US20120250275A1 (en) * 2011-03-31 2012-10-04 Nobuhiro Yamamoto Electronic device, electronic component, and method of manufacturing circuit board assembly
CN202394873U (zh) * 2011-11-25 2012-08-22 江苏长电科技股份有限公司 单基岛露出型单圈引脚球栅阵列封装结构
CN103021994A (zh) * 2012-12-28 2013-04-03 华天科技（西安）有限公司 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167400A (zh) * 2014-06-23 2014-11-26 苏州日月新半导体有限公司 一种四边无引脚封装件及其封装工艺、制作工艺
CN104167400B (zh) * 2014-06-23 2015-04-29 苏州日月新半导体有限公司 一种四边无引脚封装件及其封装工艺、制作工艺
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN105161475B (zh) * 2015-08-19 2017-12-22 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN106672888A (zh) * 2015-11-11 2017-05-17 飞思卡尔半导体公司 封装集成电路管芯的方法和器件
CN106672888B (zh) * 2015-11-11 2022-03-11 恩智浦美国有限公司 封装集成电路管芯的方法和器件
CN110164775A (zh) * 2019-06-04 2019-08-23 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法
CN110164775B (zh) * 2019-06-04 2024-04-09 无锡中微高科电子有限公司 高功率mos芯片与控制芯片组合封装结构与封装方法
CN112582333A (zh) * 2019-09-27 2021-03-30 中芯长电半导体（江阴）有限公司 一种重新布线层及其制备方法
CN112151489A (zh) * 2020-09-01 2020-12-29 通富微电子股份有限公司技术研发分公司 引线框架、引线框架的形成方法及引线框架封装体

Also Published As

Publication number Publication date
CN103730442B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN103730442A (zh) 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
KR101615789B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
US8193024B2 (en) Manufacturing method for semiconductor devices and semiconductor device
CN107644862B (zh) 具有银纳米层的粗糙引线框
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
CN103022021A (zh) 半导体装置及其制造方法
JP2007141994A (ja) 両面電極パッケージ及びその製造方法
KR100622514B1 (ko) 회로 장치의 제조 방법
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
CN103456645B (zh) 先蚀后封三维***级芯片正装堆叠封装结构及工艺方法
CN101252108A (zh) 具有晶粒容纳通孔与连接通孔的半导体元件封装与其方法
CN109285823A (zh) 半导体元件搭载用基板以及其制造方法
CN106128965A (zh) 一种无基板封装器件的制作方法
KR100658023B1 (ko) 회로 장치의 제조 방법
KR101041228B1 (ko) 플래시 메모리 카드 상의 테스트 패드
CN103594447A (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN103730443B (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件及生产方法
CN203573966U (zh) 一种带焊球面阵列四面扁平无引脚封装件
CN203674204U (zh) 带焊球面阵列四边无引脚ic芯片堆叠封装件
CN105225972B (zh) 一种半导体封装结构的制作方法
CN203674203U (zh) 一种带焊球面阵列四边无引脚封装体堆叠封装件
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
CN201838581U (zh) 四面无引脚封装结构
CN103579012A (zh) 带焊球面阵列四面扁平无引脚封装件生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant