CN103686441B - 多格式数据传输*** - Google Patents

Abstract

多格式数据传输***，包括时钟选择控制器、并串转换控制器、数据拼接模块、数据选择控制器、数据传输电路；时钟选择控制器用于在不同的数据输出格式下对时钟信号进行选择输出，根据指令选择应用的时钟信号；并串转换控制器包括8bit并串转换单元、10bit并串转换单元和14bit并串转换单元，用于将数据进行不同位宽的并串转换；数据传输电路将不同格式的数据对应时钟和同步信号输出给下一级电路。本发明实现了应用同一接口发送多种格式的串行数据，达到了多种格式数据传输的应用要求，有效地提高了数据传输的灵活性、数据率，减少了应用接口芯片的数量和连接信号的数量，节约了成本，提高了数据传输的可靠性。

Description

多格式数据传输***

技术领域

本发明属于航天遥感器技术领域，涉及一种多格式数据传输***，可用于航天相机视频电子***的数据传输接口。

背景技术

随着遥感技术的不断发展，遥感相机的种类和数量在不断地增加，应用的CCD种类和数量也越来越多。在遥感相机性能不断提高的同时，对其数据传输速率以及传输通道的数据量的要求也越来越高。通常情况下，遥感相机的数传接口采用LVDS信号，与传统的单端信号传输相比，LVDS信号具有更高的传输能力。目前，应用LVDS传输的数据格式通常为多比特并行，需要使用大量的电缆和接口芯片，很多数据传输接口还需要主备份数据接口，这样就带来了可靠性下降和成本增加等问题。传输的数据也只有一种数据格式，不能适应不同格式数据的传输和应用。

发明内容

本发明的技术解决问题是：应用多格式数据传输***，实现了多种数据格式通过同一数据传输接口输出，输出的数据为串行格式，达到了多种格式数据传输的应用要求，有效地提高了数据传输的灵活性、数据率，减少了应用接口芯片的数量和连接信号的数量，节约了成本，提高了数据传输的可靠性。

本发明的技术解决方案是：为了解决数传接口的数据传输问题，多格式数据传输***，包括了时钟选择控制器、并串转换控制器、数据拼接模块、数据选择控制器、数据传输电路。

所述时钟选择控制器用于在不同的数据输出格式下对时钟信号进行选择输出，其接收外部控制指令，通过指令选择数传应用的时钟，两个时钟信号均为外部输入，根据实际的应用要求，时钟频率之间为1.4倍的关系。

所述并串转换控制器包括8bit并串转换单元、10bit并串转换单元和14bit并串转换单元，用于将数据进行并串转换。通过对图像数据、应用数据和辅助数据的不同位宽的并串转换，得到了3种类型的串行数据，通过不同的数据之间的组合就可以形成不同的数据格式。

所述数据拼接模块将并串转换后的数据按照不同的组合进行拼接，得到多种格式的串行数据。通过对8bit并串转换后的辅助数据和10bit并串转换后的图像数据进行拼接得到第一种格式数据，对8bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第二种格式数据，对14bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第三种格式数据。

所述数据选择控制器用于根据不同的输出要求选择输出对应格式的数据，其接收外部控制指令，通过指令选择数传应用的数据，实现根据不同的指令输出不同格式的数据。输出的数传同步信号为固定频率和占空比的周期信号，与不同格式的输出数据都能对应输出。

所述数据传输电路用于将不同格式的数据对应时钟和同步信号输出给下一级电路，其应用LVDS传输协议以及对应接口芯片进行信号发送。

本发明与现有技术相比的优点在于：

(1)通过对数据的并串转换处理，减少了输出数传接口的信号数量和应用的接口芯片数量，从而减少了成本，提高了数据传输的可靠性。

(2)通过应用同一数据传输接口，实现了多种格式数据的输出，与传统的单一数据格式传输相比，可以输出原始数据和应用数据等不同格式的数据，提高了数据传输应用的灵活性，为图像处理的验证提供了依据。

(3)通过对不同格式数据以及对应时钟的选择输出，实现了不同数据率的传输应用，从而在相同时间内，提高了数传接口的数据率。

附图说明

图1为多格式数据传输***的结构示意图；

图2为并串转换控制器的结构示意图；

图3为并串转换单元示意图；

图4为第一种输出的数据格式时序图；

图5为第二种输出的数据格式时序图；

图6为第三种输出的数据格式时序图。

具体实施方式

如图1所示为本发明多格式数据传输***的结构示意图，包括时钟选择控制器、并串转换控制器、数据拼接模块、数据选择控制器、数据传输电路；时钟选择控制器用于在不同的数据输出格式下对时钟信号进行选择输出，根据指令选择应用的时钟信号；并串转换控制器包括8bit并串转换单元、10bit并串转换单元和14bit并串转换单元，用于将数据进行不同位宽的并串转换，8bit并串转换单元用于将应用数据和辅助数据进行8位并行到1位串行的并串转换，10bit并串转换单元用于将图像数据进行10位并行到1位串行的并串转换，14bit并串转换单元用于将图像数据和应用数据进行14位并行到1位串行的并串转换；数据拼接模块将并串转换后的数据按照不同的组合进行拼接，得到多种格式的串行数据，即将8bit并串转换后的辅助数据和10bit并串转换后的图像数据进行拼接得到第一种格式数据，将8bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第二种格式数据，将14bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第三种格式数据；数据选择控制器用于根据不同的输出要求选择输出对应格式的数据，实现根据不同的指令输出不同格式数据的要求；数据传输电路将不同格式的数据对应时钟和同步信号输出给下一级电路。

如图1所示时钟选择控制器的输入包括时钟1信号、时钟2信号和选择指令信号，输出数传时钟信号。选择指令信号由外部提供，用于判断选择输出的时钟信号。时钟1和时钟2为输入时钟信号，时钟2的频率为时钟1频率的1.4倍。判断选择后得到的数传时钟传递给数据传输电路。这个过程中，时钟1和时钟2信号还要分别进行各自时钟域的并串转换以及数据拼接。并串转换控制器的输入包括应用数据1、应用数据2、图像数据、辅助数据和同步信号。在时钟1信号的时钟域，应用8bit并串转换单元和10bit并串转换单元，将辅助数据和图像数据分别进行并串转换，得到辅助数据进行8bit并串转换后的数据1信号，图像数据进行10bit并串转换后的数据2信号，以及数据对应的数据有效信号。在时钟2信号的时钟域，应用8bit并串转换单元和14bit并串转换单元，将应用数据1、应用数据2和图像数据分别进行并串转换，得到应用数据2进行8bit并串转换后的数据3信号，应用数据1进行14bit并串转换后的数据4信号，图像数据进行14bit并串转换后的数据5信号，以及数据对应的数据有效信号。这些信号传递给数据拼接模块，数据拼接模块应用时钟1和对应的数据有效信号，将数据1信号和数据2信号组合输出，输出串行数据1信号以及数据同步信号；应用时钟2和对应的数据有效信号，将数据3信号和数据5信号组合输出，输出串行数据2信号以及数据同步信号；应用时钟2和对应的数据有效信号，将数据4信号和数据5信号组合输出，输出串行数据3信号以及数据同步信号。数据选择控制器根据输入的选择指令信号，选择将输入的串行数据1、串行数据2、串行数据3中的一个和输入的数据同步一起输出，得到数传数据和数传同步信号。数据传输电路将数传时钟、数传数据和数传同步信号一起输出给下一级电路。

如图2所示，并串转换控制器包括8bit并串转换单元、10bit并串转换单元和14bit并串转换单元。输入包括辅助数据、图像数据、应用数据1、应用数据2和同步信号，还有时钟1信号和时钟2信号。同步信号包括辅助数据使能、图像数据使能和应用数据使能信号。输入的时钟2信号的频率为时钟1信号频率的1.4倍。在时钟1的时钟域，应用时钟1信号将辅助数据和图像数据进行并串转换。输入的辅助数据为8bit，其频率为时钟1频率的1/8，将其进行8bit并行到1bit串行的转换，输出得到数据1信号。输入的图像数据为14bit，其频率为时钟1频率的1/10，取其14bit中的高10bit进行10bit并行到1bit串行的转换，输出得到数据2信号。将输入同步信号中与其对应的辅助数据使能和图像数据使能进行2个时钟周期的延时，输出得到数据有效1信号。在时钟2的时钟域，应用时钟2信号将应用数据1、应用数据2和图像数据进行并串转换。输入的应用数据1和图像数据均为14bit，其频率为时钟2频率的1/14，将其进行14bit并行到1bit串行的转换，输出得到数据4和数据5信号。输入的应用数据2为8bit，其频率为时钟2频率的1/8，将其进行8bit并行到1bit串行的转换，输出得到数据3信号。将输入同步信号中与其对应的应用数据使能和图像数据使能进行2个时钟周期的延时，输出得到数据有效2信号。这里应用的8bit并串转换单元、10bit并串转换单元和14bit并串转换单元都是应用了一个基本的并串转换单元。

如图3所示，并串转换单元的输入包括时钟、并行数据、数据使能信号，输出串行数据和数据有效信号。同时还包括两个参数，数据位宽参数和输出顺序参数。数据宽度参数用于设置输入的并行数据位数，输出顺序参数用于设置输出的串行数据是高位先输出还是低位先输出。并行数据应用时钟信号进行采集交替进入数据寄存器1和数据寄存器2。同时应用一个计数器进行模值为N的循环计数，N为设置的数据位宽参数。在计数器从0到N-1的计数过程中，将并行数据依次从数据寄存器1和数据寄存器2输入。在串行数据输出部分，根据顺序选择信号，对应输出顺序参数，将对应的并行数据按位输出得到串行数据。当顺序选择信号为0时，串行数据输出的顺序为由低到高输出；当顺序选择信号为1时，串行数据输出的顺序为由高到低输出。应用时钟信号将数据使能信号延时2个时钟周期输出得到数据有效信号。

数据拼接模块将并串转换后的数据按照不同的组合进行拼接，得到3种格式的串行数据。以某相机的数据格式要求进行说明，如图4、如图5、如图6所示。如图4所示，为第一种输出的数据格式时序图。数据同步信号的行周期固定，高电平为6120个时钟1的时钟周期，低电平对应输出的有效数据。其中前320个时钟周期对应辅助数据的串行数据，是40个8bit的数据并转串之后的高位在前低位在后的数据格式；后面的120000个时钟周期对应图像数据的串行数据，是12000个10bit的数据并转串之后的高位在前低位在后的数据格式。如图5所示，为第二种输出的数据格式时序图。数据同步信号的行周期固定，高电平为8568个时钟2的时钟周期，低电平对应输出的有效数据。其中前448个时钟周期对应应用数据2的串行数据，是56个8bit的数据并转串之后的高位在前低位在后的数据格式；后面的168000个时钟周期对应图像数据的串行数据，是12000个14bit的数据并转串之后的高位在前低位在后的数据格式。如图6所示，为第三种输出的数据格式时序图。数据同步信号的行周期固定，高电平为8568个时钟2的时钟周期，低电平对应输出的有效数据。其中前448个时钟周期对应应用数据1的串行数据，是32个14bit的数据并转串之后的高位在前低位在后的数据格式；后面的168000个时钟周期对应图像数据的串行数据，是12000个14bit的数据并转串之后的高位在前低位在后的数据格式。数据选择控制器根据输入的选择指令选择数传应用的数据，选择指令为4bit。其中高2bit为00时输出第一种数据格式的数据，即串行数据1和时钟1时钟域生成数据同步信号。其中高2bit为01时，判断低2bit的选择指令。低2bit为00时，输出第二种数据格式的数据，即串行数据2和时钟2时钟域生成数据同步信号；低2bit为01时，输出第三种数据格式的数据，即串行数据3和时钟2时钟域生成数据同步信号。这个过程时钟选择控制器只需要判断选择指令的高2bit，在高2bit为00时输出时钟1信号，在高2bit为01时输出时钟2信号，就可以和对应的数据和同步，一起得到数传数据、数传同步和数传时钟信号。

Claims (3)

1.多格式数据传输***，其特征在于，包括时钟选择控制器、并串转换控制器、数据拼接模块、数据选择控制器、数据传输电路；时钟选择控制器用于在不同的数据输出格式下对时钟信号进行选择输出，根据指令选择应用的时钟信号；并串转换控制器包括8bit并串转换单元、10bit并串转换单元和14bit并串转换单元，用于将数据进行不同位宽的并串转换，8bit并串转换单元用于将应用数据和辅助数据进行8位并行到1位串行的并串转换，10bit并串转换单元用于将图像数据进行10位并行到1位串行的并串转换，14bit并串转换单元用于将图像数据和应用数据进行14位并行到1位串行的并串转换；数据拼接模块将并串转换后的数据按照不同的组合进行拼接，得到多种格式的串行数据，即将8bit并串转换后的辅助数据和10bit并串转换后的图像数据进行拼接得到第一种格式数据，将8bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第二种格式数据，将14bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第三种格式数据；数据选择控制器用于根据不同的输出要求选择输出对应格式的数据，实现根据不同的指令输出不同格式数据的要求；数据传输电路将不同格式的数据对应时钟和同步信号输出给下一级电路。

2.如权利要求1所述的多格式数据传输***，其特征在于，所述多格式数据包括将8bit并串转换后的辅助数据和10bit并串转换后的图像数据进行拼接得到第一种格式数据，将8bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第二种格式数据，将14bit并串转换后的应用数据和14bit并串转换后的图像数据进行拼接得到第三种格式数据。

3.如权利要求1所述的多格式数据传输***，其特征在于，所述数据传输电路为串行格式的数据传输。