TWI605576B - 顯示面板結構與其製造方法 - Google Patents
顯示面板結構與其製造方法 Download PDFInfo
- Publication number
- TWI605576B TWI605576B TW105133754A TW105133754A TWI605576B TW I605576 B TWI605576 B TW I605576B TW 105133754 A TW105133754 A TW 105133754A TW 105133754 A TW105133754 A TW 105133754A TW I605576 B TWI605576 B TW I605576B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric
- wafer
- display panel
- panel structure
- conductive via
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 235000012431 wafers Nutrition 0.000 claims description 135
- 239000000758 substrate Substances 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 24
- 239000003989 dielectric material Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
本發明是有關於顯示面板結構與其製造方法。
顯示器窄邊框設計為現今面板設計潮流之一。窄邊框設計技術以縮減周邊區域面積為主要設計重點，例如可將驅動掃描線積體電路(Integrated Circuit)改為在基板上設計驅動電路或者或者選用塗佈較窄、可靠度較高的阻水氧框膠材料來達成。
隨著時代發展，顯示器發展也跟著演進，無邊框顯示器成為未來顯示器的一個重要發展因子。然而，在發展無邊框顯示器的同時，卻也產生了之前沒有遭遇過的問題。舉例來說，為了使基板可以電連接位於其兩側的電子元件，可能需要在基板中製造導電通孔，但是在基板中製造導電通孔並非現有成熟之顯示器製程，因此將會提升製程的難度，並需要極高的製造成本。
為了進一步改善顯示器的各項特性，相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的顯示器，實屬當前重要研發課題之一，亦成為當前相關領域亟
需改進的目標。
本發明之一技術態樣是在提供一種顯示面板結構，以降低製程難度與製造成本。
根據本發明一實施方式，一種顯示面板結構的製造方法，包含以下步驟。首先，放置至少一導電通孔片於承載基板上。接著，形成介電質於承載基板上，並使至少一導電通孔片嵌設於介電質中，而使介電質與至少一導電通孔片形成板狀結構，其中導電通孔片裸露於介電質之外。然後，形成電晶體陣列於介電質上。再來，分離承載基板及板狀結構。最後，設置至少一晶片於導電通孔片相對於電晶體陣列之一側。
於本發明之一或多個實施方式中，在形成介電質於承載基板上的步驟中，包含以下步驟。首先，形成介電質於承載基板與導電通孔片上，其中介電質為溶液狀態。接著，移除介電質的上半部份，以裸露導電通孔片，且遺留下來的介電質與導電通孔片形成板狀結構，其中介電質的上半部份為藉由加熱揮發而移除，且遺留下來的介電質為固態。
根據本發明另一實施方式，一種顯示面板結構的製造方法，包含以下步驟。首先，設置至少一晶片於承載基板上。接著，形成介電質於承載基板上，並使晶片嵌設於介電質中，而使介電質與晶片形成板狀結構。然後，
形成電晶體陣列於介電質上，其中電晶體陣列與晶片電性連接。最後，分離承載基板及板狀結構。
於本發明之一或多個實施方式中，在形成介電質於承載基板上的步驟中，包含以下步驟。首先，形成介電質於承載基板與晶片上，其中介電質為溶液狀態。接著，移除介電質的上半部份，以裸露晶片，且遺留下來的介電質與晶片形成板狀結構，其中介電質的上半部份為藉由加熱揮發而移除，且遺留下來的介電質為固態。
根據本發明又一實施方式，一種顯示面板結構包含介電質、至少一導電通孔片、電晶體陣列以及至少一晶片。導電通孔片嵌設於介電質中。電晶體陣列係用以控制顯示面板結構的複數個畫素，且設置於導電通孔片的一側，其中電晶體陣列電性連接導電通孔片。晶片設置於導電通孔片相對於電晶體陣列的一側，晶片透過導電通孔片電性耦接電晶體陣列。
於本發明之一或多個實施方式中，介電質之材質為聚醯亞胺。
於本發明之一或多個實施方式中，導電通孔片更包含半導體基板與複數個導電通孔。導電通孔設置於半導體基板中，其中導電通孔電性連接電晶體陣列與晶片。
於本發明之一或多個實施方式中，導電通孔片的數量為複數個，晶片之數量為複數個，導電通孔片以陣列的排列方式嵌設於介電質中，晶片則分別對應設置於導電通孔片。
於本發明之一或多個實施方式中，顯示面板結構更包含黑色矩陣。黑色矩陣設置於介電質、導電通孔片以及電晶體陣列上或上方，其中導電通孔片與介電質形成板狀結構，黑色矩陣在板狀結構上的正投影與晶片在板狀結構上的正投影至少部份重疊。
根據本發明再一實施方式，一種顯示面板結構包含介電質、至少一晶片以及電晶體陣列。晶片嵌設於介電質中，其中晶片具有相對之第一面與第二面，第一面與第二面皆不被介電質覆蓋。電晶體陣列係用以控制顯示面板結構的複數個畫素，且設置於介電質上，其中電晶體陣列電性連接晶片。
於本發明之一或多個實施方式中，介電質之材質為聚醯亞胺。
於本發明之一或多個實施方式中，晶片為未封裝之晶片。
於本發明之一或多個實施方式中，晶片的厚度約等於介電質的厚度。
於本發明之一或多個實施方式中，顯示面板結構更包含黑色矩陣。黑色矩陣設置於介電質、晶片以及電晶體陣列上或上方，其中晶片與介電質形成板狀結構，黑色矩陣在板狀結構上的正投影與晶片至少部份重疊。
根據本發明再一實施方式，一種顯示面板結構包含陣列基板、電晶體陣列、至少一晶片以及對向基板。電晶體陣列係用以控制顯示面板結構的複數個畫素，且設
置於陣列基板上。晶片設置於陣列基板上，其中晶片電性連接電晶體陣列。對向基板設置於電晶體陣列、晶片以及陣列基板上方，其中對向基板具有凹槽，用以容置晶片。
本發明上述實施方式提供不同的顯示面板結構，使電晶體陣列可以直接電性連接晶片，而不需額外在邊框區設置線路，因而得以符合無邊框顯示器的設計需求。進一步來說，上述實施方式中的製造方法不需要對於板狀結構進行鑽孔製程，亦不需要進行電鍍製程與接合製程，因此將能有效降低製程的難度，並進一步降低製造成本。
100‧‧‧顯示面板結構
110‧‧‧承載基板
120‧‧‧導電通孔片
121‧‧‧半導體基板
123‧‧‧導電通孔
130‧‧‧介電質
140‧‧‧電晶體陣列
141‧‧‧金屬電極
143‧‧‧薄膜電晶體
150‧‧‧晶片
151‧‧‧第一面
153‧‧‧第二面
160‧‧‧陣列基板
170‧‧‧對向基板
171‧‧‧凹槽
180‧‧‧板狀結構
190‧‧‧黑色矩陣
191‧‧‧畫素群組
192‧‧‧閘極驅動電路
193‧‧‧資料驅動電路
199‧‧‧間隙物
M‧‧‧局部
第1~4圖繪示依照本發明一實施方式之顯示面板結構的製程各步驟的剖面圖。
第5~7圖繪示依照本發明另一實施方式之顯示面板結構的製程各步驟的剖面圖。
第8~10圖繪示依照本發明又一實施方式之顯示面板結構的製程各步驟的剖面圖。
第11圖繪示依照本發明一實施方式之顯示面板結構的上視圖。
第12圖繪示第11圖的局部M的上視圖。
以下將以圖式揭露本發明之複數個實施方
式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本揭示中所的用語一般具有其在本揭示背景領域中的通常意思，以及其在特定背景中使用時的意義。某些特定用以描述本揭示的用語將於後定義及討論，或是在說明書中的其他地方討論，以供做為本領域技術人員了解本揭示說明。除此之外，同一事物可能會以超過一種方式來說明，其意義應了解為可選擇是多種說明方式的其中之一或整體意思。因此，在本文中會使用可替換性的語言以及同義詞來表現任何一個或多個的用語，不論此用語是否有在本文中進行精闢的闡述或是討論，使用可替換性的語言以及同義詞均不具特定意義。本揭示提供某些用語的同義詞。一或多個常用的同義詞並不排除其他同義詞的使用。本說明書中任何部分所提到的例子，包含所討論的任何用語的例子，均僅用來說明，並無限制本揭示的範圍及意義或是任何當作例子來說明的用語。同樣地，本揭示也不受限於本說明書所提供的各種實施例。
可被理解的是，當稱一元件(電性)耦接於另一元件時，其可為直接(電性)耦接其他元件、或介於其中間之元件可出現在其間。相反地，當稱一元件直接(電性)
耦接於另一元件時，並無介於中間之元件出現。其實際解讀，應根據發明本質而定。舉例來說，兩元件之中，可能可以加入其他中繼元件，但仍不跳脫內文所揭示之一元件(電性)耦接於另一元件設置之精神。
另一可被理解的是，本文對於訊號傳遞或提供的描述，經傳輸的訊號可能會產生衰減或失真，但仍與傳輸之前的訊號具有對應的關係，通常不因傳輸過程中產生的衰減或失真情形而排除訊號發射端與訊號接收端兩訊號的對應關係。除此之外，訊號的傳遞以及接收端之間也可以具有訊號的緩衝及/或訊號的強化單元，以補償訊號的衰減，但此並不影響訊號發射端與訊號接收端兩訊號的對應關係。
可被理解的是，如於本文所使用，用語「和/或」包含一個或多個相關之列出項目的任一與所有組合，也就是說，其指稱的為多個元件以「和」，還有以「或」連結之態樣。
另一可被理解的是，當稱一元件位於另一元件上(on,above)時，其可為直接位於其他元件上、或介於其中間之元件可出現在其間。相反地，當稱一元件直接位於另一元件上時，並無介於中間之元件出現。
另一可被理解的是，雖然在本揭示使用「第一」、「第二」和「第三」等用語來描述各種元件、零件、區域、層和/或部分，但此些用語不應限制此些元件、零件、區域、層和/或部分。此些用語僅用以區別一元件、
零件、區域、層和/或部分與另一元件、零件、區域、層和/或部分。因此，可在不偏離本揭示所教示的情況下，將以下討論之第一元件、零件、區域、層和/或部分稱為第二元件、零件、區域、層和/或部分。
於本文所使用之用語僅用於描述特定實施例之目的，並非用以限制本揭示。如於本文所使用，除非內容清楚指定，單數形式「一」與「該」亦欲包含複數形式。將進一步了解的是，用語「包含」或「具有」應用在說明書中時，明確說明所述特徵、區域、整體、步驟、操作、元素、及/或構件的存在，但並未排除一或更多其他特徵、區域、整體、步驟、操作、元件、零件及/或其族群的存在或加入。
此外，相對用語例如「下」或「底部」、「上」或「頂部」、和「左」或「右」，於本文中可用以描述如圖中所繪示的一元件與另一元件的關係。可被理解的是，除了圖中所描繪的方位外，相對用語意欲包含元件的不同方位。例如：若圖中的元件翻轉，被描述為在此另一元件之「下」側的元件接下來將位於此另一元件之「上」側的方位。因此，例示性用語「下」根據圖之特定方位可包含「下」和「上」的兩方位。相同地，若圖中的元件翻轉，被描述為在另一元件「之下」或「下方」的元件接下來將位於此另一元件「上方」的方位。因此，例示性用語「之下」或「下方」可包含上方和下方的兩方位。
若本文中無額外指明，在本文中所使用的用
語「大約」、「約」或「近乎」應大體上意指在給定值或範圍的百分之二十以內，較佳為在百分之十以內，更佳為在百分之五以內。在此所提供的數量為近似，意指若無特別陳述，可以用語「大約」、「約」或「近乎」加以表示。
如在申請專利範圍中以”動詞”來限定裝置請求項，在特定情形下，依照本領域通常知識者之理解，類似限定可理解為對於結構上的描述而非屬於方法得限定。舉例而言：第一元件「焊接」於第二元件、第一元件「設置」於第二元件之上、第一元件「形成」於第二元件、「接地」導線、「經扭曲」的柱體、基板「塗佈」有印刷材料以及導電通孔(via or through hole)「暴露」其下之金屬電極。
如在本文中所使用的用語「暴露」、「裸露」或「露出」並非意指述元件或結構露出於外部空間中，而可能僅指所述元件或結構未完全被覆蓋於其上的另一元件給完全覆蓋。
在本文中所使用的用語「包圍」、「圍繞」或類似用語，並不表示圍繞物必須完整圍繞被圍繞物。
在本文中所使用的用語使用的用語「相鄰」、「鄰近」或類似用語，並不表示兩「相鄰」、「鄰近」的元件之間完全沒有其他中間元件。
以下若使用「系統」、「模組」、「功能單元」、「運算單元」以及「處理單元」或類似用語，其可用以指稱特定應用積體電路(Application Specific
Integrated Circuit,ASIC)、電子電路、電子電路之整體、邏輯電路之組合、現場可程式邏輯陣列(Field Programmable Gate Array,FPGA)、具有處理指令能力之處理器或者是其他適以執行上述元件之功能的硬體結構，並且也可以用以指稱以上列舉之各種態樣之組合、其部分或是包含上述列舉之各種態樣的結構，例如系統晶片。「系統」、「模組」、「功能單元」、「運算單元」以及「處理單元」或類似用語所指稱之結構，也可以包含記憶體，用以儲存處理器所執行之指令或編碼。
在設計無邊框顯示器的時候，為了使薄膜電晶體陣列可以直接電性連接相關的電子元件(例如驅動集成電路)，而不需額外在邊框區設置線路以連接這些電子元件，通常需要有相對應的特殊結構設計。本發明不同實施方式提供不同的顯示面板結構，以符合無邊框顯示器的設計需求。
第1圖至第4圖繪示依照本發明一實施方式之顯示面板結構100的製程各步驟的剖面圖。首先，如第1圖所繪示，放置至少一導電通孔片120於承載基板110上。
具體而言，導電通孔片120包含半導體基板121與至少一導電通孔123。導電通孔123設置於半導體基板121中，用以電性連接位於導電通孔片120之兩側的電子元件。
在本實施方式中，半導體基板121的材質為矽。應了解到，以上所舉之半導體基板121的材質僅為例
示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇半導體基板121的材質。
接著，如第2圖與第3圖所繪示，形成介電質130於承載基板110上，並使導電通孔片120嵌設於介電質130中，因而使介電質130與導電通孔片120形成板狀結構180(見第3圖)，其中導電通孔片120裸露於介電質130，導電通孔片120可以例如為矽導電通孔片(Through silicon via)。導電通孔片120裸露於介電質130意指導電通孔片120並未完全被介電質130所覆蓋。且在本文之中，若有提及”裸露”、”暴露”及”露出”或類似的用語，其應具有相同的義旨。
具體而言，如第2圖所繪示，首先形成介電質130於承載基板110與導電通孔片120上，其中介電質130為溶液狀態。
接著，如第3圖所繪示，移除介電質130的上半部份，以裸露導電通孔片120，且遺留下來的介電質130與導電通孔片120形成板狀結構180，其中介電質130的上半部份為藉由加熱揮發而移除，且遺留下來的介電質130因為加熱而成為固態。
在本實施方式中，介電質130的材質首先為溶液狀態的聚醯亞胺(Polyimide，PI)，在加熱製程後介電質130的材質為固態的聚醯亞胺，因此介電質130具有可撓性。應了解到，以上所舉之介電質130的材質僅為例示，
並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇介電質130的材質。
然後，形成電晶體陣列140於導電通孔片120與介電質130上。
在一些實施方式中，形成電晶體陣列140的細部製程為依序形成第一電極層、第一圖案化介電層、圖案化半導體主動層、第二圖案化介電層與第二電極層。
形成第一電極層的細部製程包含以下步驟。首先，沉積第一金屬層於導電通孔片120與介電質130上。之後，進行沉積、曝光與顯影光阻的製程，以形成圖案化光阻。接著，進行蝕刻製程，以形成第一電極層，並移除圖案化光阻(形成圖案化光阻的製程與蝕刻製程可以統合稱為圖案化製程)。
形成第一圖案化介電層的細部製程包含以下步驟。首先，沉積第一介電層於導電通孔片120、介電質130與第一電極層上。之後，進行圖案化製程，以形成第一圖案化介電層。
形成圖案化半導體主動層的細部製程包含以下步驟。首先，沉積半導體主動層於導電通孔片120、介電質130與第一圖案化介電層上。之後，進行圖案化製程，以形成圖案化半導體主動層。
形成第二圖案化介電層的細部製程包含以下步驟。首先，沉積第二介電層於導電通孔片120、介電質130、第一圖案化介電層與圖案化半導體主動層上。之後，
進行圖案化製程，以形成第二圖案化介電層。
形成第二電極層的細部製程包含以下步驟。首先，沉積第二金屬層於導電通孔片120、介電質130與第二圖案化介電層上。之後，進行圖案化製程，以形成第二電極層。
如第3圖與第4圖所繪示，分離承載基板110及板狀結構180。
具體而言，承載基板110可為藉由雷射剝離(Laser lift-off，LLO)而移除。應了解到，以上所舉之承載基板110的移除方法僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇承載基板110的移除方法。
最後，設置至少一晶片150於導電通孔片120相對於電晶體陣列140之一側，並形成顯示面板結構100。具體而言，晶片150電性連接導電通孔片120的導電通孔123。電晶體陣列140可以用來控制面板結構100的複數個畫素(圖未示)。
在本實施方式中，晶片150為驅動集成電路。應了解到，以上所舉之晶片150的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150的具體實施方式。
藉由前述的製造方法，將能形成晶片150與電晶體陣列140於板狀結構180的兩側，並且藉由導電通孔
片120的導電通孔123電性連接晶片150與電晶體陣列140。於是，可降低顯示面板結構100在週邊邊框區域電路配置空間的需求。
第5圖至第7圖繪示依照本發明另一實施方式之顯示面板結構100的製程各步驟的剖面圖。首先，如第5圖所繪示，設置至少一晶片150於承載基板110上。
具體而言，晶片150為未封裝之晶片，且晶片150為驅動集成電路，所謂未封裝可以理解為晶片的晶粒(Die)未被以封裝材料(如樹脂或陶瓷)包覆的狀態。應了解到，以上所舉之晶片150的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150的具體實施方式。
接著，如第6圖與第7圖所繪示，形成介電質130於承載基板110上，並使晶片150嵌設於介電質130中，因而使介電質130與晶片150形成板狀結構180。
具體而言，如第6圖所繪示，首先形成介電質130於承載基板110與晶片150上，其中介電質130為溶液狀態。在此，溶液狀態的介電質130並不一定要完全覆蓋晶片150。
接著，如第7圖所繪示，移除介電質130的上半部份，以裸露晶片150，且遺留下來的介電質130與晶片150形成板狀結構180，其中介電質130的上半部份為藉由加熱揮發而移除，且遺留下來的介電質130為固態。
在本實施方式中，介電質130的材質首先為溶
液狀態的聚醯亞胺(Polyimide，PI)，在加熱製程後介電質130的材質為固態的聚醯亞胺，因此介電質130具有可撓性。應了解到，以上所舉之介電質130的材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇介電質130的材質。
然後，如第7圖所繪示，形成電晶體陣列140於晶片150與介電質130上，其中電晶體陣列140與晶片150電性連接。
在一些實施方式中，形成電晶體陣列140的細部製程為依序形成第一電極層、第一圖案化介電層、圖案化半導體主動層、第二圖案化介電層與第二電極層。形成第一電極層、第一圖案化介電層、圖案化半導體主動層、第二圖案化介電層與第二電極層的細部製程類似於前述，故不再贅述。
最後，分離承載基板110(見第6圖)及板狀結構180，並形成顯示面板結構100。
具體而言，承載基板110可為藉由雷射剝離而移除。應了解到，以上所舉之承載基板110的移除方法僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇承載基板110的移除方法。
前述的製造方法與第1圖至第4圖的製造方法類似，因此可以產生類似的功效，可降低顯示面板結構100在週邊邊框區域電路配置空間的需求。
進一步來說，在本實施方式中，因為晶片150為嵌設於板狀結構180中，而非設置於板狀結構180之一側，因此將能更進一步地減少整體結構的厚度。
第8圖至第10圖繪示依照本發明又一實施方式之顯示面板結構100的製程各步驟的剖面圖。如第8圖所繪示，形成電晶體陣列140於陣列基板160上。
在一些實施方式中，形成電晶體陣列140的細部製程為依序形成第一電極層、第一圖案化介電層、圖案化半導體主動層、第二圖案化介電層與第二電極層。形成第一電極層、第一圖案化介電層、圖案化半導體主動層、第二圖案化介電層與第二電極層的細部製程類似於前述，故不再贅述。
在本實施方式中，電晶體陣列140包含金屬電極141與薄膜電晶體143。應了解到，以上所舉之電晶體陣列140的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇電晶體陣列140的具體實施方式。
接著，如第9圖所繪示，放置至少一晶片150於陣列基板160上，其中晶片150電性連接電晶體陣列140。具體而言，金屬電極141電性連接晶片150與薄膜電晶體143。
然後，如第10圖所繪示，設置對向基板170於電晶體陣列140、晶片150以及陣列基板160上方，其中對向基板170具有凹槽171，用以容置晶片150。
在一些實施方式中，對向基板170包含玻璃基板、彩色濾光片以及黑色矩陣。彩色濾光片與黑色矩陣設置於玻璃基板上。彩色濾光片與黑色矩陣為交錯設置。
藉由前述的製造方法，將能形成晶片150與電晶體陣列140於陣列基板160的同一側，且晶片150將相鄰於電晶體陣列140。於是，顯示面板結構100將能符合無邊框顯示器的設計需求而不需額外在邊框區設置線路。
進一步來說，前述的製造方法不需要對於陣列基板160進行鑽孔製程，亦不需要進行電鍍製程與接合(Bonding)製程，因此將能有效降低製程的難度，並進一步製造成本。
如第4圖所繪示，本發明再一實施方式提供一種顯示面板結構100，包含介電質130、至少一導電通孔片120、電晶體陣列140以及至少一晶片150。導電通孔片120嵌設於介電質130中。電晶體陣列140設置於導電通孔片120的一側，其中電晶體陣列140電性連接導電通孔片120。晶片150設置於導電通孔片120相對於電晶體陣列140的一側，晶片150透過導電通孔片120電性耦接電晶體陣列140。
具體而言，介電質130之材質可為聚醯亞胺，因此介電質130具有可撓性。應了解到，以上所舉之介電質130之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇介電質130之材質。
具體而言，導電通孔片120更可包含半導體基板121與複數個導電通孔123。導電通孔123設置於半導體基板121中，其中導電通孔123電性連接電晶體陣列140與晶片150。
具體而言，半導體基板121的材質可為矽。應了解到，以上所舉之半導體基板121的材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇半導體基板121的材質。
具體而言，電晶體陣列140可包含金屬電極141與薄膜電晶體(Thin-Film Transistor，TFT)143。金屬電極141電性連接導電通孔片120的導電通孔123與薄膜電晶體143。
具體而言，晶片150可為驅動集成電路。應了解到，以上所舉之晶片150的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150的具體實施方式。
如第7圖所繪示，本發明再一實施方式提供一種顯示面板結構100，包含介電質130、至少一晶片150以及電晶體陣列140。晶片150嵌設於介電質130中，其中晶片150具有相對之第一面151與第二面153，第一面151與第二面153皆裸露於介電質130。電晶體陣列140設置於介電質130與晶片150的第一面151上，其中電晶體陣列140電性連接晶片150。
具體而言，介電質130之材質可為聚醯亞胺，
因此介電質130具有可撓性。應了解到，以上所舉之介電質130之材質僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇介電質130之材質。
具體而言，電晶體陣列140可包含金屬電極141與薄膜電晶體143。金屬電極141電性連接晶片150與薄膜電晶體143。
具體而言，晶片150可為未封裝之晶片，且晶片150可為驅動集成電路。應了解到，以上所舉之晶片150的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150的具體實施方式。
具體而言，晶片150的厚度可約等於介電質130的厚度。因為晶片150可為未封裝之晶片，因此晶片150的整體尺寸可以較小，同時因為晶片150的厚度約等於介電質130的厚度，因此顯示面板結構100的整體尺寸將能有效減少。
如第10圖所繪示，本發明再一實施方式提供一種顯示面板結構100，包含陣列基板160、電晶體陣列140、至少一晶片150以及對向基板170。電晶體陣列140設置於陣列基板160上。晶片150設置於陣列基板160上，其中晶片150電性連接電晶體陣列140。對向基板170設置於電晶體陣列140、晶片150以及陣列基板160上方，其中對向基板170具有凹槽171，用以容置晶片150。
具體而言，電晶體陣列140可包含金屬電極141與薄膜電晶體143。金屬電極141電性連接晶片150與薄膜電晶體143。
具體而言，晶片150可為驅動集成電路。應了解到，以上所舉之晶片150的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150的具體實施方式。
具體而言，顯示面板結構100更可包含複數個間隙物199。間隙物199設置於陣列基板160與對向基板170之間，間隙物199用以分隔陣列基板160與對向基板170。
具體而言，陣列基板160與對向基板170之間的距離可為約3.5μm，晶片150的厚度可為約300μm。應了解到，以上所舉之晶片150、陣列基板160與對向基板170的具體實施方式僅為例示，並非用以限制本發明，本發明所屬技術領域中具有通常知識者，應視實際需要，彈性選擇晶片150、陣列基板160與對向基板170的具體實施方式。
前述實施方式中的顯示面板結構100皆可適用於大尺寸的面板(面板的尺寸可以大於或等於65吋)，以下將介紹顯示面板結構100為大尺寸的面板的情況。
第11圖繪示依照本發明一些實施方式之顯示面板結構100的上視圖。第12圖繪示第11圖的局部M的上視圖。如第11圖與第12圖所繪示，顯示面板結構100包含複數個畫素群組191、複數個閘極驅動電路192、複數個資料驅動電路193。每個畫素群組191包含複數個畫素(未繪示)。晶片
150之數量為複數個，晶片150以陣列的排列方式設置於板狀結構180之一側或板狀結構180中，具體可以參考上述各實施例晶片150的設置方式。每個晶片150、每個閘極驅動電路192以及每個資料驅動電路193分別對應於每個畫素群組191。閘極驅動電路192用以提供畫素脈波以致能更新畫素群組191的畫素。資料驅動電路193用以在更新畫素群組191的畫素時提供畫素相對應之畫素資料。此外，閘極驅動電路192以及資料驅動電路193也可以整合於晶片150之中，並且根據上述各實施例所揭示的實施方式設置。
換句話說，顯示面板結構100以區域驅動的方式分別驅動各個畫素群組191，藉此驅動顯示面板結構100的所有畫素。藉由區域驅動的方式，將可有效降低RC負載(Resistor-Capacitor Loading)，進而避免大尺寸的面板中可能有的不易充電的問題。
具體而言，每一晶片150還更可包含無線傳輸模組(未繪示)，用以傳送與接收顯示面板的中央控制模組(未繪示)的訊號。於是，因為顯示面板的中央控制模組可以藉由無線傳輸模組控制每個晶片150，因此將可使不同畫素群組191的畫素所接收到的資料同步。
第11圖與第12圖所繪示的顯示面板結構100可以分別對應於第4圖、第7圖與第10圖的顯示面板結構100，以下將分別介紹。
首先介紹第4圖的顯示面板結構100對應於第11圖與第12圖的顯示面板結構100的情況。如第4圖、第11
圖與第12圖所繪示，導電通孔片120的數量為複數個，導電通孔片120以陣列的排列方式嵌設於介電質130中，晶片150則分別對應設置於導電通孔片120。
電晶體陣列140更包含閘極驅動電路192與資料驅動電路193。顯示面板結構100更包含黑色矩陣190。黑色矩陣190設置於介電質130、導電通孔片120、電晶體陣列140上或上方，其中黑色矩陣190在板狀結構180上的正投影與晶片150在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與閘極驅動電路192在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與資料驅動電路193在板狀結構180上的正投影至少部份重疊。
接下來介紹第7圖的顯示面板結構100對應於第11圖與第12圖的顯示面板結構100的情況。如第7圖、第11圖與第12圖所繪示，閘極驅動電路192與資料驅動電路193為電晶體陣列140的一部份。顯示面板結構100更包含黑色矩陣190。黑色矩陣190設置於介電質130、晶片150、電晶體陣列140上或上方，其中黑色矩陣190在板狀結構180上的正投影與晶片150在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與閘極驅動電路192在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與資料驅動電路193在板狀結構180上的正投影至少部份重疊。
最後介紹第10圖的顯示面板結構100對應於第
11圖與第12圖的顯示面板結構100的情況。如第10圖、第11圖與第12圖所繪示，陣列基板160為板狀結構180。閘極驅動電路192與資料驅動電路193為電晶體陣列140的一部份。顯示面板結構100更包含黑色矩陣190。黑色矩陣190設置於板狀結構180、晶片150、電晶體陣列140上或上方，其中黑色矩陣190在板狀結構180上的正投影與晶片150在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與閘極驅動電路192在板狀結構180上的正投影至少部份重疊，黑色矩陣190在板狀結構180上的正投影與資料驅動電路193在板狀結構180上的正投影至少部份重疊。
本發明上述實施方式提供不同的顯示面板結構100，使電晶體陣列140可以直接電性連接晶片150，於是可降低顯示面板結構100在週邊邊框區域電路配置空間的需求。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧顯示面板結構
120‧‧‧導電通孔片
121‧‧‧半導體基板
123‧‧‧導電通孔
130‧‧‧介電質
140‧‧‧電晶體陣列
141‧‧‧金屬電極
143‧‧‧薄膜電晶體
150‧‧‧晶片
180‧‧‧板狀結構
Claims (14)
- 一種顯示面板結構的製造方法，包含：放置至少一導電通孔片於一承載基板上；形成一介電質於該承載基板上，並使該至少一導電通孔片嵌設於該介電質中，而使該介電質與該至少一導電通孔片形成一板狀結構，其中該至少一導電通孔片裸露於該介電質之外；形成一電晶體陣列於該介電質上；分離該承載基板及該板狀結構；以及設置至少一晶片於該至少一導電通孔片相對於該電晶體陣列之一側。
- 如請求項1所述之製造方法，其中在形成該介電質於該承載基板上的步驟中，包含：形成該介電質於該承載基板與該至少一導電通孔片上，其中該介電質為溶液狀態；以及移除該介電質的上半部份，以裸露該至少一導電通孔片，且遺留下來的該介電質與該至少一導電通孔片形成該板狀結構，其中該介電質的上半部份為藉由加熱揮發而移除，且遺留下來的該介電質為固態。
- 一種顯示面板結構的製造方法，包含：設置至少一晶片於一承載基板上；形成一介電質於該承載基板上，並使該至少一晶片嵌設 於該介電質中，而使該介電質與該至少一晶片形成一板狀結構；形成一電晶體陣列於該介電質上，其中該電晶體陣列與該至少一晶片電性連接；以及分離該承載基板及該板狀結構。
- 如請求項3述之製造方法，其中在形成該介電質於該承載基板上的步驟中，包含：形成該介電質於該承載基板與該至少一晶片上，其中該介電質為溶液狀態；以及移除該介電質的上半部份，以裸露該至少一晶片，且遺留下來的該介電質與該至少一晶片形成該板狀結構，其中該介電質的上半部份為藉由加熱揮發而移除，且遺留下來的該介電質為固態。
- 一種顯示面板結構，包含：一介電質；至少一導電通孔片，嵌設於該介電質中；一電晶體陣列，用以控制該顯示面板結構的複數個畫素，且設置於該至少一導電通孔片的一側，其中該電晶體陣列電性連接該至少一導電通孔片；以及至少一晶片，設置於該至少一導電通孔片相對於該電晶體陣列的一側，該至少一晶片透過該至少一導電通孔片電性耦接該電晶體陣列。
- 如請求項5所述之顯示面板結構，其中該介電質之材質為聚醯亞胺。
- 如請求項5或6所述之顯示面板結構，其中該至少一導電通孔片更包含：一半導體基板；以及複數個導電通孔，設置於該半導體基板中，其中該些導電通孔電性連接該電晶體陣列與該至少一晶片。
- 如請求項5或6所述之顯示面板結構，其中該至少一導電通孔片的數量為複數個，該至少一晶片之數量為複數個，該些導電通孔片以陣列的排列方式嵌設於該介電質中，該些晶片則分別對應設置於該些導電通孔片。
- 如請求項8所述之顯示面板結構，更包含：一黑色矩陣，設置於該介電質、該些導電通孔片以及該電晶體陣列上或上方，其中該些導電通孔片與該介電質形成一板狀結構，該黑色矩陣在該板狀結構上的正投影與該些晶片在該板狀結構上的正投影至少部份重疊。
- 一種顯示面板結構，包含：一介電質；至少一晶片，嵌設於該介電質中，其中該至少一晶片具 有相對之一第一面與一第二面，該第一面與該第二面不被該介電質覆蓋；以及一電晶體陣列，用以控制該顯示面板結構的複數個畫素，且設置於該介電質上，其中該電晶體陣列電性連接該至少一晶片。
- 如請求項10所述之顯示面板結構，其中該介電質之材質為聚醯亞胺。
- 如請求項10或11所述之顯示面板結構，其中該至少一晶片為未封裝之晶片。
- 如請求項10或11所述之顯示面板結構，其中該至少一晶片的厚度約等於該介電質的厚度。
- 如請求項13所述之顯示面板結構，更包含：一黑色矩陣，設置於該介電質、該些晶片以及該電晶體陣列上或上方，其中該些晶片與該介電質形成一板狀結構，該黑色矩陣在該板狀結構上的正投影與該些晶片至少部份重疊。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105133754A TWI605576B (zh) | 2016-10-19 | 2016-10-19 | 顯示面板結構與其製造方法 |
| CN201611096290.XA CN106783874B (zh) | 2016-10-19 | 2016-12-02 | 显示面板结构与其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105133754A TWI605576B (zh) | 2016-10-19 | 2016-10-19 | 顯示面板結構與其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI605576B true TWI605576B (zh) | 2017-11-11 |
| TW201816992A TW201816992A (zh) | 2018-05-01 |
Family
ID=58884170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105133754A TWI605576B (zh) | 2016-10-19 | 2016-10-19 | 顯示面板結構與其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106783874B (zh) |
| TW (1) | TWI605576B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107123656B (zh) * | 2017-07-03 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201319668A (zh) * | 2011-11-10 | 2013-05-16 | Au Optronics Corp | 顯示面板 |
| TW201407731A (zh) * | 2012-08-14 | 2014-02-16 | Bridge Semiconductor Corp | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 |
| TW201413329A (zh) * | 2012-09-21 | 2014-04-01 | Au Optronics Corp | 液晶顯示裝置 |
| TW201445228A (zh) * | 2013-05-16 | 2014-12-01 | Au Optronics Corp | 顯示面板與其製造方法 |
| TWM503591U (zh) * | 2015-02-25 | 2015-06-21 | Au Optronics Corp | 顯示面板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7939392B2 (en) * | 2008-10-06 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
| TWI504972B (zh) * | 2013-11-20 | 2015-10-21 | Au Optronics Corp | 顯示面板 |
-
2016
- 2016-10-19 TW TW105133754A patent/TWI605576B/zh active
- 2016-12-02 CN CN201611096290.XA patent/CN106783874B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201319668A (zh) * | 2011-11-10 | 2013-05-16 | Au Optronics Corp | 顯示面板 |
| TW201407731A (zh) * | 2012-08-14 | 2014-02-16 | Bridge Semiconductor Corp | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 |
| TW201413329A (zh) * | 2012-09-21 | 2014-04-01 | Au Optronics Corp | 液晶顯示裝置 |
| TW201445228A (zh) * | 2013-05-16 | 2014-12-01 | Au Optronics Corp | 顯示面板與其製造方法 |
| TWM503591U (zh) * | 2015-02-25 | 2015-06-21 | Au Optronics Corp | 顯示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201816992A (zh) | 2018-05-01 |
| CN106783874A (zh) | 2017-05-31 |
| CN106783874B (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533132B2 (ja) | 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法 | |
| JP4473236B2 (ja) | ゲートインパネル構造の液晶表示装置及びその製造方法 | |
| EP2660650B1 (en) | Liquid crystal display device and method of fabricating the same | |
| EP2023194B1 (en) | Liquid crystal display device and method of manufacturing the liquid crystal display device | |
| US9478565B2 (en) | Array substrate and method for fabricating the same, and display panel | |
| JP6497876B2 (ja) | 液晶表示パネル、及びその製造方法 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| KR100530644B1 (ko) | 전기 광학 장치와 그 제조 방법 및 전자 기기 | |
| JP2005181988A (ja) | 液晶表示装置及びその製造方法 | |
| WO2020210939A1 (zh) | 触控显示基板及其制作方法、显示装置 | |
| EP3021166B1 (en) | Display device and method for fabricating the same | |
| KR20140095797A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20110115765A1 (en) | Display apparatus with uniform cell gap | |
| KR102059788B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| TWI467522B (zh) | 積體顯示模組 | |
| TWI605576B (zh) | 顯示面板結構與其製造方法 | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| JP2008058468A (ja) | ディスプレイ基板およびディスプレイ基板の製造方法 | |
| US20210159303A1 (en) | Display panel, manufacturing method thereof, and display device | |
| US8501512B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| CN107436517B (zh) | 液晶显示设备及其制造方法 | |
| KR20030051918A (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| US11668987B2 (en) | Display device and method for manufacturing display device | |
| US20140124785A1 (en) | Semiconductor device and method for manufacturing same | |
| US20060046374A1 (en) | Conducting line terminal structure for display device |