CN103594395A - 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 - Google Patents
纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 Download PDFInfo
- Publication number
- CN103594395A CN103594395A CN201310508206.0A CN201310508206A CN103594395A CN 103594395 A CN103594395 A CN 103594395A CN 201310508206 A CN201310508206 A CN 201310508206A CN 103594395 A CN103594395 A CN 103594395A
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- sintering
- end cover
- template
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
- H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种纳米银焊膏粘接大面积芯片的加压辅助烧结的模块及方法,包括螺钉、上端盖、模板和下端盖;模板根据粘接芯片的基板尺寸设置,使连接芯片的基板镶嵌在模板中间的凹槽中,并且模板的厚度与基板相同;模板置于下端盖和上端盖之间,上下端盖通过螺钉连接。本发明解决了在使用纳米银焊膏粘接大面积芯片过程中,由于芯片的遮挡而导致的焊膏层有机成分挥发不完全,从而在连接层中产生气泡或气道,形成不可靠粘接的问题。
Description
技术领域
本发明涉及一种纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法,具体涉及一种为连接大面积芯片与基板的新型绿色高效纳米银焊膏提供压力辅助烧结的模块,及采用纳米银焊膏压力辅助烧结连接大面积芯片与基板的方法。
背景技术
近年来,高温功率电子器件的不断发展,对电子封装的连接材料提出了更高的可靠性要求。纳米银焊膏作为新一代的可替代传统焊料的新型优质芯片级连接材料,其导电导热效率较高,熔点高,工作时抗电迁移能力强。因此,低温烧结纳米银焊膏将可广泛应用于连接例如大功率LED和功率电子模块等需要高温下工作的高密度功率电子,解决由于芯片不断集成化带来的散热问题。然而,高温功率电子器件的集成化使得芯片的尺寸不断增大。根据研究表明,当芯片面积大于25mm2后,在纳米银焊膏应用于大面积芯片粘接过程中,由于芯片的遮挡,焊膏中的有机成分在烧结过程中不易挥发完全,从而形成空洞甚至产生气道。并且,随着粘接芯片面积增大,焊膏中间部分的有机物不能与氧接触,不易挥发,这些因素都将导致银层很难达到良好的烧结效果,使粘接质量降低。因此,在烧结过程中原有纳米银焊膏烧结粘接芯片工艺已不再适用,为了使纳米银焊膏在大面积芯片粘接中充分发挥其优势,实现大面积功率电子芯片与基板的可靠连接,亟待需要一种简便的辅助装置和方法。
发明内容
本发明提出一种结构灵活、工艺简单的纳米银焊膏粘接大面积芯片的加压辅助烧结的模块,和一种加压辅助烧结纳米银焊膏的方法。
本发明的技术方案如下:
一种纳米银焊膏粘接大面积芯片的加压辅助烧结的模块,包括螺钉、上端盖、模板和下端盖;模板根据粘接芯片的基板尺寸设置,使连接芯片的基板镶嵌在模板中间的凹槽中,并且模板的厚度与基板相同;模板置于下端盖和上端盖之间,上下端盖通过螺钉连接。
上下端盖通过四枚不锈钢内六角圆柱头螺钉连接。
利用本发明的模块制备纳米银焊膏粘接大面积芯片的方法,步骤如下:
1)选定芯片与基板后,根据芯片尺寸,在基板上粘贴高温胶带,模拟丝网印刷的原理在基板上印刷焊膏,然后将印刷好焊膏的基板放在加热板上或烧结炉内进行第一层烧结;
2)烧结后,利用第一层焊膏与高温胶带的厚度差再印刷第二层焊膏;
3)第二层焊膏印刷后,移去高温胶带,将基板置于加压模块的模板中,然后拾取芯片,放置于焊膏中部;将镶嵌有芯片基板的模板放置于加压模块的下端盖上,然后盖上上端盖,并用螺钉连接;
4)将模块的整体置于加热板上或烧结炉内进行烧结;烧结后将螺钉旋出,将加压模块的上端 盖取下,取出连接有芯片的基板,得到采用纳米银焊膏粘接的大面积芯片与基板的致密纯银接头。
本发明的有益效果是:解决了在使用纳米银焊膏粘接大面积芯片过程中,由于芯片的遮挡而导致的焊膏层有机成分挥发不完全,从而在连接层中产生气泡或气道,形成不可靠粘接的问题。具体有益效果分别为:
首先,本发明采用分层烧结,即第一层主体焊膏烧结的过程中,不遮盖芯片,此过程中,焊膏中的有机成分充分挥发。相比于传统的一层焊膏烧结的办法,相对大幅度的降低在遮盖芯片后焊膏内部的有机物含量,从而减少了因为芯片面积的增加而带来的有机物挥发不完全,最终使焊接质量降低的问题。
其次,本发明采用第二层加压模块辅助烧结的办法。第一层焊膏烧结后,印刷第二层焊膏并拾取芯片置于焊膏之上。第二层焊膏烧结过程中,采用加压模块使芯片的第二层烧结在压力辅助下进行。第二层烧结有压力的存在,较没有加压的情况增大了纳米银焊膏烧结过程中的驱动力,使银层在芯片与基板间的纯银接头更致密、可靠。
第三,本发明中所述的加压模块,设计简明,结构简单,体积小巧,操作方便,适用于各种烧结装置。相比现有的压力辅助烧结装置,本烧结模块更加方便灵活,不需要辅助设备,成本低廉,简单实用。最大的优点在于可以将多个模块同时置于烧结炉中进行烧结,很好的解决生产效率的问题。
用此方法前的照片(下图5a)为文献Effect of interconnection area on shear strength of sintered joint with nano-silver paste中,为6×6mm2芯片覆盖烧结得到的光学显微照片;采用此方法后烧结的图片(下图5b)为13.5×13.5mm2芯片覆盖烧结得到的超声扫描照片。从图中给对比可以看出,采用此方法后,虽然芯片面积更大,但没有出现采用以前工艺烧结后的气孔和气道。
附图说明
图1为发明外观示意图。
图2为第一层焊膏烧结过程示意图。
图3为第一层焊膏烧结曲线。
图4为第二层焊膏印刷过程示意图。
图5a为采用一般方法得到6×6mm2芯片覆盖烧结纳米银接头的光学显微照片。
图5b为采用此方法得到13.5×13.5mm2芯片覆盖烧结纳米银接头的超声扫描照片。
具体实施方式
如图1所示,本发明纳米银焊膏粘接大面积芯片的加压辅助烧结模块,包括螺钉(1),上端盖(2),模板(3)和下端盖(4)四部分。所述的模板(3)需要根据粘接芯片的基板尺寸设计加工,使连接芯片的基板可以镶嵌在模板(3)中间的凹槽中,并且模板(3)的厚度与基板相同。使用过程中模板置于下端盖(4)之上,上端盖(2)与下端盖(4)通过四枚不 锈钢内六角圆柱头螺钉(1)连接,通过使用扭力扳手控制不同的螺钉扭紧力矩M,达到给芯片提供一定烧结辅助压力P的目的。
螺钉(1)在拧紧的过程中,拧紧扭矩需要克服螺旋副相对运动的螺纹阻力矩M1和螺钉头部与承压面间的摩擦阻力矩M2。
在此过程中,螺旋副间的摩擦阻力矩M1为:
接触面间的摩擦阻力矩M2为:
其中,tanρυ=μcosβ
式中:
F’——螺钉轴向力;
d2——螺纹中径;
ρv——当量摩擦角;
μc——螺钉头部端面与被连接件接触面的摩擦因数;
D1,d0——螺钉头部端面与被连接件接触面的外径与内径;
μ——螺旋副的摩擦因数;
β——牙型斜角。
因此,螺钉(1)在拧紧过程中,承受的扭紧力矩M为:
由于螺钉(1)承受轴向力F’与为粘接芯片提供的烧结辅助压力P之间的关系为:
式中:A为所粘结芯片的面积。
螺钉(1)的扭紧力矩M与芯片烧结辅助压力P之间的关系为:
从而,在纳米银焊膏粘接大面积芯片的加压辅助烧结过程中,便可以根据预期为芯片提供的辅助压力P,调节加压辅助烧结模块使用过程中螺钉(1)的扭紧力矩M的大小。模块加工好以后,选定某种螺钉,以上公式中的系数便可以根据标准查出,从而确定一个固定常系数。使用过程中所控制的扭紧力矩,便只根据芯片的面积和所需的辅助压力大小来调节。
(1)第一层焊膏烧结。
第一层焊膏烧结的具体过程如图2所示。首先使用无水乙醇将待连接的基板(5)清洗干净,然后再选择合适厚度的高温胶带capton tape(6)并根据芯片尺寸将其粘贴在基板(5)上。焊膏涂抹于贴好高温胶带capton tape(6)的基板(5)上,然后模拟丝网印刷将其印刷在基板(5)上,此时焊膏层(7)的厚度即为高温胶带capton tape(6)的厚度。随后将印刷好焊膏的基板(5)放在加热板上或烧结炉内进行第一层烧结,具体的烧结工艺曲线如图3所示。此步骤中,焊膏表面没有任何覆盖,焊膏内部的有机物成分可以在烧结过程中自由挥发,第一层烧结后形成致密银层(8)。经过一次烧结后,由于有机物的挥发,焊膏的厚度收缩,此时致密银层(8)的厚度约为高温胶带capton tape(6)厚度的80%。
(2)第二层焊膏烧结:
第一步:如图4所示,利用第一层焊膏烧结后的致密银层(8)与高温胶带capton tape(6)间的厚度差,重复以上焊膏印刷过程,印刷第二层焊膏(9),然后将基板上粘贴的高温胶带capton tape(6)揭下。
第二步:将印刷好第二层焊膏的基板(5)置于加压模块的模板(3)中,然后用尖头镊子拾取芯片,将其放置于第二层焊膏(9)中部。将镶嵌有基板(5)的模板(3)放置于加压模块的下端盖(4)上,然后盖上上端盖(2),并用螺钉(1)连接,根据需要给芯片施加的压力P换算出作用在各个螺钉(1)上的扭紧力矩M,采用扭力扳手,分别将四个螺钉(1)扭紧。采用加压模块给芯片施加一定的压力后,将加压模块的整体置于加热板上或烧结炉内以5℃/min加热至280℃进行烧结,烧结时间为10分钟。烧结后将螺钉(1)旋出后将加压模块的上端盖(2)取下,取出连接有芯片的基板,得到采用纳米银焊膏粘接的大面积芯片与基板的致密纯银接头。
本发明的纳米银焊膏粘接大面积芯片的加压辅助烧结方法采用双层烧结的办法。首先,第一层焊膏烧结的具体过程如图2所示。在选定芯片与基板后,首先使用无水乙醇将待连接的基板(5)清洗干净,然后再选择合适厚度的高温胶带capton tape(6)并根据芯片尺寸将其粘贴在基板(5)上。焊膏涂抹于贴好高温胶带capton tape(6)的基板(5)上,然后模拟丝网印刷将其印刷在基板(5)上,此时焊膏层(7)的厚度即为高温胶带capton tape(6)的厚度。随后将印刷好焊膏的基板(5)放在加热板上或烧结炉内进行第一层烧结,具体的烧结工艺曲线如图3所示。此步骤中,焊膏表面没有任何覆盖,焊膏内部的有机物成分可以在烧结过程中自由挥发,第一层烧结后形成致密银层(8)。经过一次烧结后,由于有机物的挥发,焊膏的厚度收缩,此时致密银层(8)的厚度约为高温胶带capton tape(6)厚度的80%。利用第一层焊膏烧结后的致密银层(8)与高温胶带capton tape(6)间的厚度差,按照如图4所示,重复以上焊膏印刷过程,印刷第二层焊膏(9),然后将基板上粘贴的高温胶带capton tape(6)揭下。将印刷好第二层焊膏的基板(5)置于加压模块的模板(3)中,然后用尖头镊子拾取芯片,将其放置于第二层焊膏(9)中部。将镶嵌有基板(5)的模板(3)放置于加压模块的下端盖(4)上,然后盖上上端盖(2),并用螺钉(1)连接,根据需要给芯片施加的压力P换算出作用在各个螺钉(1)上的扭紧力矩M,采用扭力扳手,分别将四个螺钉(1)扭 紧。采用加压模块给芯片施加一定的压力后,将加压模块的整体置于加热板上或烧结炉内以5℃/min加热至280℃进行烧结,烧结时间为10分钟。烧结后将螺钉(1)旋出后将加压模块的上端盖(2)取下,取出连接有芯片的基板,得到采用纳米银焊膏粘接的大面积芯片与基板的致密纯银接头。
以上只是对本发明进行了示例性说明,本发明的具体实现方式并不局限于此。任何采用本发明的构思和技术方案进行的非实质性修改,均在本发明的保护范围之内。
Claims (3)
1.一种纳米银焊膏粘接大面积芯片的加压辅助烧结的模块,包括螺钉、上端盖、模板和下端盖;其特征是模板根据粘接芯片的基板尺寸设置,使连接芯片的基板镶嵌在模板中间的凹槽中,并且模板的厚度与基板相同;模板置于下端盖和上端盖之间,上下端盖通过螺钉连接。
2.如权利要求1所述的模块,其特征是上下端盖通过四枚不锈钢内六角圆柱头螺钉连接。
3.权利要求1的模块的制备方法,其特征是步骤如下:
1)选定芯片与基板后,根据芯片尺寸,在基板上粘贴高温胶带,模拟丝网印刷的原理在基板上印刷焊膏,然后将印刷好焊膏的基板放在加热板上或烧结炉内进行第一层烧结;
2)烧结后,利用第一层焊膏与高温胶带的厚度差再印刷第二层焊膏;
3)第二层焊膏印刷后,移去高温胶带,将基板置于加压模块的模板中,然后拾取芯片,放置于焊膏中部;将镶嵌有芯片基板的模板放置于加压模块的下端盖上,然后盖上上端盖,并用螺钉连接;
4)将模块的整体置于加热板上或烧结炉内进行烧结;烧结后将螺钉旋出,将加压模块的上端盖取下,取出连接有芯片的基板,得到采用纳米银焊膏粘接的大面积芯片与基板的致密纯银接头。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310508206.0A CN103594395A (zh) | 2013-10-24 | 2013-10-24 | 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310508206.0A CN103594395A (zh) | 2013-10-24 | 2013-10-24 | 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103594395A true CN103594395A (zh) | 2014-02-19 |
Family
ID=50084481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310508206.0A Pending CN103594395A (zh) | 2013-10-24 | 2013-10-24 | 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103594395A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392942A (zh) * | 2014-11-05 | 2015-03-04 | 天津大学 | 无压低温烧结纳米银焊膏封装大功率igbt器件的方法 |
CN105489507A (zh) * | 2015-12-09 | 2016-04-13 | 天津大学 | 一种igbt芯片与直接覆铜基板的快速烧结连接方法及装置 |
CN107871675A (zh) * | 2017-10-13 | 2018-04-03 | 天津大学 | 一种纳米银焊膏连接裸铜dbc的功率模块制作方法 |
CN107887368A (zh) * | 2017-10-13 | 2018-04-06 | 天津大学 | 采用低温烧结纳米银的双面互连硅基igbt模块的方法 |
CN107910324A (zh) * | 2017-10-13 | 2018-04-13 | 天津大学 | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 |
CN109342176A (zh) * | 2018-11-06 | 2019-02-15 | 西北工业大学 | 一种烧结纳米银受压试件制备装置 |
CN109659240A (zh) * | 2018-11-28 | 2019-04-19 | 天津大学 | 低压辅助纳米银焊膏连接大面积基板和散热装置的方法 |
CN112053973A (zh) * | 2020-08-25 | 2020-12-08 | 深圳第三代半导体研究院 | 一种用于功率器件封装的夹具*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020058151A1 (en) * | 2000-09-21 | 2002-05-16 | Tdk Corporation | Surface electrode structure on ceramic multi-layer substrate and process for producing the same |
CN102420158A (zh) * | 2011-11-04 | 2012-04-18 | 天津大学 | 一次性烧结多个不同厚度芯片的装置 |
CN102522695A (zh) * | 2011-12-23 | 2012-06-27 | 天津大学 | 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法 |
-
2013
- 2013-10-24 CN CN201310508206.0A patent/CN103594395A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020058151A1 (en) * | 2000-09-21 | 2002-05-16 | Tdk Corporation | Surface electrode structure on ceramic multi-layer substrate and process for producing the same |
CN102420158A (zh) * | 2011-11-04 | 2012-04-18 | 天津大学 | 一次性烧结多个不同厚度芯片的装置 |
CN102522695A (zh) * | 2011-12-23 | 2012-06-27 | 天津大学 | 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392942A (zh) * | 2014-11-05 | 2015-03-04 | 天津大学 | 无压低温烧结纳米银焊膏封装大功率igbt器件的方法 |
CN105489507A (zh) * | 2015-12-09 | 2016-04-13 | 天津大学 | 一种igbt芯片与直接覆铜基板的快速烧结连接方法及装置 |
CN105489507B (zh) * | 2015-12-09 | 2018-06-19 | 天津大学 | 一种igbt芯片与直接覆铜基板的快速烧结连接方法及装置 |
CN107871675A (zh) * | 2017-10-13 | 2018-04-03 | 天津大学 | 一种纳米银焊膏连接裸铜dbc的功率模块制作方法 |
CN107887368A (zh) * | 2017-10-13 | 2018-04-06 | 天津大学 | 采用低温烧结纳米银的双面互连硅基igbt模块的方法 |
CN107910324A (zh) * | 2017-10-13 | 2018-04-13 | 天津大学 | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 |
CN109342176A (zh) * | 2018-11-06 | 2019-02-15 | 西北工业大学 | 一种烧结纳米银受压试件制备装置 |
CN109659240A (zh) * | 2018-11-28 | 2019-04-19 | 天津大学 | 低压辅助纳米银焊膏连接大面积基板和散热装置的方法 |
CN112053973A (zh) * | 2020-08-25 | 2020-12-08 | 深圳第三代半导体研究院 | 一种用于功率器件封装的夹具*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103594395A (zh) | 纳米银焊膏粘接大面积芯片的加压辅助烧结模块及方法 | |
US20170092611A1 (en) | Porous metallic film as die attach and interconnect | |
WO2008105426A1 (ja) | ボンディング装置及びボンディング方法 | |
JP4246134B2 (ja) | 半導体素子の実装方法、及び半導体素子実装基板 | |
TW201347054A (zh) | 半導體裝置之製造方法及半導體裝置之製造裝置 | |
EP2396814A2 (de) | Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren | |
JPH11274224A (ja) | フリップチップ実装方法 | |
IN2014MN01199A (zh) | ||
JP5329028B2 (ja) | 電子部品実装構造体の製造方法 | |
EP2413353A3 (en) | Heat sink device and method of repairing semiconductor device | |
CN103022333B (zh) | 一种led芯粒的固晶方法 | |
JP2003197853A5 (zh) | ||
JP5020629B2 (ja) | 電子部品の接続方法 | |
JP5660740B2 (ja) | 電子部品の接合方法 | |
WO2008139701A1 (ja) | 電子部品実装体及びハンダバンプ付き電子部品並びにそれらの製造方法 | |
CN105489507A (zh) | 一种igbt芯片与直接覆铜基板的快速烧结连接方法及装置 | |
TW200642556A (en) | Soldering method, electronic part, and part-exchanging method | |
DE102007022336A1 (de) | Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu | |
TW200628035A (en) | Interposer bonding method and electronic component manufactured using the same | |
WO2009041235A1 (ja) | 電子部品の実装方法及び実装装置 | |
KR20120135860A (ko) | 후면전극형 태양전지 모듈 및 그 제조방법 | |
JP2010177235A (ja) | 基板モジュールおよびその製造方法 | |
JP4147229B2 (ja) | 複合電子部品の製造方法 | |
JP2009032845A (ja) | 熱圧着装置及び電気部品の実装方法 | |
WO2019105033A1 (zh) | 埋置元件电路板的制作方法及埋置元件电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140219 |
|
RJ01 | Rejection of invention patent application after publication |