CN103572259A - 成膜装置和成膜方法 - Google Patents

成膜装置和成膜方法 Download PDF

Info

Publication number
CN103572259A
CN103572259A CN201310306141.1A CN201310306141A CN103572259A CN 103572259 A CN103572259 A CN 103572259A CN 201310306141 A CN201310306141 A CN 201310306141A CN 103572259 A CN103572259 A CN 103572259A
Authority
CN
China
Prior art keywords
mentioned
film
gas
universal stage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310306141.1A
Other languages
English (en)
Other versions
CN103572259B (zh
Inventor
加藤寿
三浦繁博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103572259A publication Critical patent/CN103572259A/zh
Application granted granted Critical
Publication of CN103572259B publication Critical patent/CN103572259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供成膜装置和成膜方法。一边使旋转台旋转，一边重复进行向晶圆供给处理气体而形成反应层的步骤和利用等离子体来对该反应层进行改性的步骤，从而形成薄膜。并且，在形成该薄膜之后，停止处理气体的供给，并使用加热灯将晶圆加热到比成膜温度高的温度而进行薄膜的改性。

Description

成膜装置和成膜方法
本申请基于2012年7月20日向日本国专利厅提出申请的日本专利申请2012－161817号主张优先权，在此引用日本专利申请2012－161817号的全部内容。
技术领域
本发明涉及在基板上形成薄膜的成膜装置和成膜方法。
背景技术
作为在半导体晶圆等基板（以下称作“晶圆”）上形成例如氧化硅膜（SiO2）等薄膜的方法，公知有例如使用了日本特开2011－40574所记载的装置的ALD（Atomic Layer Deposition：原子层沉积）法。在该装置中，使五张晶圆在旋转台上沿着周向排列，并将多个气体喷嘴配置在该旋转台的上方侧。而且，按顺序对正在公转的各个晶圆供给互相反应的多种反应气体而层叠反应生成物。另外，在周向上与气体喷嘴分开的位置设置用于进行等离子体改性的构件，通过对层叠于晶圆之上的各个反应生成物进行等离子体改性处理来谋求薄膜的致密化。
然而，根据应用这样的氧化硅膜的器件的种类的不同，即使进行等离子体改性，有时也不能形成致密的程度满足所要求的规格的薄膜。具体而言，在晶圆的表面上形成有例如具有几十到超过一百的较大的深径比的孔、槽（沟槽）等凹部的情况下，该凹部的深度方向上的改性的程度有可能产生偏差。即，当如此形成有深径比较大的凹部时，等离子体（详细而言是氩离子）不易进入凹部内。另外，由于在真空容器内进行等离子体改性处理并且进行成膜处理，因此，该真空容器内的处理压力比能够使等离子体良好地维持活性的真空气氛的压力高。因此，在等离子体与凹部的内壁面相接触时，该等离子体容易失活，因此，这也容易使凹部的深度方向上的改性程度产生偏差。
在日本特开2010－245448中，记载了以下结构，即，在这样的成膜装置中，在旋转台的周向上与各喷嘴分开的位置设有用于进行退火处理的加热灯，但没有研究薄膜的具体的膜质。在日本特开平10－79377中，记载了进行成膜处理并且进行改性处理的装置，但没有记载上述问题。
发明内容
本发明是考虑到这样的情况而做成的，其目的在于提供成膜装置和成膜方法，在使用处理气体对利用旋转台进行公转的基板形成薄膜时，即使在基板的表面上形成有凹部的情况下，也能够在该凹部的整个深度方向上形成优质的薄膜。
本发明的一技术方案的成膜装置提供一种用于在真空容器内对基板进行成膜处理的成膜装置，其中，该成膜装置包括：
旋转台，其用于使载置基板的基板载置区域公转；
处理气体供给部，为了随着上述旋转台的旋转而在基板上依次层叠分子层或原子层以形成薄膜，该处理气体供给部在处理区域向基板供给处理气体；
加热部，其用于将基板加热到形成薄膜的成膜温度；
等离子体处理部，其在上述旋转台的旋转方向上与上述处理气体供给部分开地设置，用于利用使等离子体产生用气体等离子体化而生成的等离子体来对基板上的分子层或原子层进行改性；
加热灯，其以与上述旋转台上的基板的通过区域相对的方式设于该旋转台的上方侧，用于向该基板照射基板的吸收波长区域的光而将基板加热到比上述成膜温度高的温度，从而对薄膜进行改性；以及
控制部，其用于输出控制信号，以便在重复进行通过上述旋转台的旋转来形成分子层或原子层的步骤和利用等离子体来对分子层或原子层进行改性的步骤之后，停止处理气体的供给，利用上述加热灯来加热基板。
本发明的一技术方案提供一种用于在基板上形成薄膜的成膜方法，其中，该成膜方法包括以下工序：
将在表面形成有凹部的基板载置于被设置在真空容器内的旋转台上的基板载置区域，并使该基板载置区域公转；
将上述旋转台上的基板加热到形成薄膜的成膜温度；
接着，重复进行自处理气体供给部对上述旋转台上的基板供给处理气体而在该基板上形成分子层或原子层的步骤和向上述真空容器内供给等离子体产生用气体并利用等离子体处理部使该等离子体产生用气体等离子体化而利用等离子体来进行基板上的分子层或原子层的改性的步骤，从而形成薄膜；以及
然后，将基板加热到比上述成膜温度高的温度而对上述薄膜进行改性。
附图说明
图1是表示本发明的成膜装置的一个例子的纵剖视图。
图2是表示上述成膜装置的立体图。
图3是表示上述成膜装置的横剖俯视图。
图4是表示上述成膜装置的横剖俯视图。
图5是表示上述成膜装置的等离子体处理部的分解立体图。
图6是表示用于容纳上述成膜装置的等离子体处理部、加热灯的框体的立体图。
图7是表示上述加热灯的纵剖视图。
图8是对沿周向剖切上述成膜装置后的情况进行示意性表示的纵剖视图。
图9是表示供给到上述成膜装置的真空容器内的各气体的分布的示意图。
图10是表示上述成膜装置的作用的示意图。
图11是表示上述成膜装置的作用的示意图。
图12是表示上述成膜装置的作用的示意图。
图13是表示上述成膜装置的作用的示意图。
图14是表示上述成膜装置的作用的示意图。
图15是表示上述作用的流程的流程图。
图16是表示上述成膜装置的另一例子的顺序的概略图。
图17是表示在本发明中进行的实验的结果的特性图。
图18是表示在本发明中进行的实验的结果的特性图。
具体实施方式
参照图1～图9说明本发明的实施方式的成膜装置的一个例子。如图1～图4所示，该装置包括俯视形状为大致圆形的真空容器1和由石英构成的旋转台2，该旋转台2设置在该真空容器1内并在俯视时在该真空容器1的中心具有旋转中心，该成膜装置对由硅（Si）构成的晶圆W进行薄膜的成膜处理。并且，如后面详细叙述地那样，该成膜装置构成为，即使在晶圆W的表面形成有具有例如几十到超过一百的深径比的凹部，也能够在该凹部的整个深度方向上形成致密且均质的薄膜。接着，以下说明该成膜装置的各部分。
真空容器1包括顶板11和容器主体12，构成为顶板11能够相对于容器主体12装卸。在顶板11的上表面侧的中央部连接有分离气体供给管51，该分离气体供给管51用于供给氮（N2）气体来作为分离气体，以便抑制相互不同的处理气体彼此在真空容器1内的中心部区域C混合。在图1中，附图标记13是呈环状设置于容器主体12的上表面的周缘部的密封构件、例如O形密封圈。另外，在图2中，附图标记10a是用于对经由后述的输送口15输入到真空容器1内的输送臂10b上的晶圆W进行检测的照相机单元。另外，虽在各图中省略了图示，但顶板11上的沿周向与该照相机单元10a分开的位置处设有由例如放射温度计等构成的温度检测部，该温度检测部用于隔着被嵌入于该顶板11的透明窗等来对旋转台2上的晶圆W的温度进行检测。
旋转台2在中心部固定于大致圆筒形状的芯部21，旋转台2借助与该芯部21的下表面相连接并且沿铅垂方向延伸的旋转轴22而绕铅垂轴线、在该例子中顺时针自由旋转。在图1中，附图标记23是用于使旋转轴22绕铅垂轴线旋转的驱动部（旋转机构），附图标记20是用于容纳旋转轴22和驱动部23的壳体。该壳体20的上表面侧的凸缘部分气密地安装于真空容器1的底面部14的下表面。另外，在该壳体20上连接有用于向旋转台2的下方区域供给氮气作为吹扫气体的吹扫气体供给管72。真空容器1的底面部14中的处于芯部21的外周侧的部分以从下方侧接近旋转台2的方式形成为环状而构成了突出部12a。
如图1所示，在真空容器1的底面部14的上方侧设置有作为加热部的加热器单元7，该加热器单元7构成为隔着旋转台2将旋转台2上的晶圆W加热到成膜温度、例如300℃～650℃。在图1中，附图标记71a是设置于加热器单元7的侧方侧的罩构件、附图标记7a是覆盖加热器单元7的上方侧的覆盖构件。另外，在底面部14，在加热器单元7的下方侧，在整个周向上的多个部位设有用于对加热器单元7的配置空间进行吹扫的吹扫气体供给管73。
如图3和图4所示，为了放入晶圆W并保持该晶圆W，在旋转台2的表面部设有作为基板载置区域的圆形的凹部24，该凹部24沿着该旋转台2的旋转方向（周向）形成在多处例如五处。在与凹部24的通过区域分别相对的位置配置有由例如石英构成的5个喷嘴31、32、34、41、42，该各个喷嘴31、32、34、41、42在真空容器1的周向上相互隔开间隔地呈放射状配置。上述各个喷嘴31、32、34、41、42分别以例如从真空容器1的外周壁朝向中心部区域C与晶圆W相对且水平地延伸的方式安装。在该例子中，从后述的输送口15观察时等离子体产生用气体喷嘴34、分离气体喷嘴41、第1处理气体喷嘴31、分离气体喷嘴42以及第2处理气体喷嘴32按照等离子体产生用气体喷嘴34、分离气体喷嘴41、第1处理气体喷嘴31、分离气体喷嘴42以及第2处理气体喷嘴32的顺序顺时针（旋转台2的旋转方向）排列。
处理气体喷嘴31、32分别构成第1处理气体供给部和第2处理气体供给部，等离子体产生用气体喷嘴34构成等离子体产生用气体供给部。另外，分离气体喷嘴41、42分别构成分离气体供给部。另外，图3表示为了能看到喷嘴34、42而将后述的等离子体处理部80、框体90以及加热灯120拆卸后的状态，图4表示安装了上述等离子体处理部80、框体90以及加热灯120后的状态。
各喷嘴31、32、34、41、42经由流量调整阀分别与以下的各气体供给源（未图示）连接。即，第1处理气体喷嘴31与含Si（硅）的第1处理气体、例如BTBAS（双叔丁基氨基硅烷、SiH2（NH－C（CH3）3）2）气体等的供给源连接。第2处理气体喷嘴32与第2处理气体、例如臭氧（O3）气体同氧气（O2）的混合气体的供给源（详细而言是设有臭氧发生器的氧气供给源）连接。等离子体产生用气体喷嘴34例如与由氩气（Ar）和氧气的混合气体构成的等离子体产生用气体的供给源连接。分离气体喷嘴41、42分别与作为分离气体的氮气的气体供给源连接。在上述气体喷嘴31、32、34、41、42的例如下表面侧分别形成有气体喷射孔33，该气体喷射孔33沿着旋转台2的半径方向例如以等间隔配置于多个部位。在图3中，附图标记31a是设于第1处理气体喷嘴31的上方侧的喷嘴罩，该喷嘴罩构成为使自该喷嘴31喷射出的处理气体沿着旋转台2上的晶圆W的表面流通。
处理气体喷嘴31的下方区域作为用于使第1处理气体吸附于晶圆W的第1处理区域（成膜区域）P1，处理气体喷嘴32的下方区域作为用于使吸附于晶圆W的第1处理气体的成分与第2处理气体发生反应的第2处理区域P2。等离子体产生用气体喷嘴34的下方侧的区域作为用于对晶圆W进行等离子体改性处理的改性区域P3。即，如图1、图4以及图5所示，为了使由该喷嘴34供给的气体等离子体化，在等离子体产生用气体喷嘴34的上方侧设有等离子体处理部80，该等离子体处理部80是通过将由金属线构成的天线83卷绕成线圈状而构成的。另外，在图2中，省略了等离子体处理部80的描画。
如图4所示，该天线83配置为在俯视时从旋转台2的中央部侧到外周部侧整个范围地跨越晶圆W的通过区域，并以围绕沿着旋转台2的半径方向延伸的带状的区域的方式构成大致8边形。另外，该天线83经由匹配器84而与频率是例如13.56MHz且输出功率是例如5000W的高频电源85连接，并且以与真空容器1的内部区域被气密地划分开的方式配置。
即，顶板11的位于等离子体产生用气体喷嘴34的上方侧的部分开口为俯视时呈大致扇形，且被由例如石英等构成的框体90气密地封堵起来。该框体90以其周缘部在整个周向上呈凸缘状水平伸出、并且中央部朝向真空容器1的内部区域而凹陷的方式形成，在该框体90的内侧容纳有上述天线83。在图1中，附图标记11a是设于框体90与顶板11之间的密封构件，附图标记91是用于朝向下方侧按压框体90的周缘部的按压构件。另外，图1中的附图标记86是用于将等离子体处理部80与匹配器84及高频电源85电连接起来的连接电极。
为了阻止氮气、臭氧气体等进入到该框体90的下方区域中，如图1和图6所示，框体90的下表面的外缘部在整个周向上向下方侧（旋转台2侧）铅垂地伸出而构成气体限制用的突起部92。并且，在由该突起部92的内周面、框体90的下表面和旋转台2的上表面围成的区域内容纳有上述等离子体产生用气体喷嘴34。
如图1、图4以及图5所示，在框体90与天线83之间配置有上表面侧开口的大致箱型的法拉第屏蔽件95，该法拉第屏蔽件95接地且由作为导电性的板状体的金属板构成。为了阻止在天线83中产生的电场和磁场（电磁场）中的电场成分朝向下方的晶圆W去并使磁场达到晶圆W，在该法拉第屏蔽件95的底面形成有狭缝97。该狭缝97形成为在与天线83的卷绕方向正交的方向上延伸，且以沿着天线83的方式在整个周向上形成在天线83的下方位置。为了使上述法拉第屏蔽件95与天线83之间绝缘，在法拉第屏蔽件95与天线83之间夹设有由例如石英构成的绝缘板94。另外，在图4中。省略了狭缝97。
分离气体喷嘴41、42用于分别形成将第1处理区域P1和第2处理区域P2分离的分离区域D。首先说明上述分离气体喷嘴41、42中的分离气体喷嘴41，如图3和图4所示，在顶板11的位于该分离气体喷嘴41的上方侧的部分设有大致扇形的凸状部4。并且，分离气体喷嘴41容纳于沿着旋转台2的半径方向形成在该凸状部4的下表面的槽部43内。因而，如图8所示，在分离气体喷嘴41的在旋转台2的周向上的两侧，为了阻止各处理气体彼此的混合，配置有作为上述凸状部4的下表面的较低的顶面44，在该顶面44的上述周向两侧配置有比该顶面高的顶面45。为了阻止各处理气体彼此混合，凸状部4的周缘部（真空容器1的外缘侧的部位）以与旋转台2的外端面相对且与容器主体12略微分开的方式朝下方侧弯曲成直角。另外，在图8中，简化地描绘出了等离子体处理部80。
接着，说明分离气体喷嘴42。在该分离气体喷嘴42的上方侧设有利用上述等离子体处理部80说明了的框体90。即，顶板11的位于分离气体喷嘴42的上方侧的部分在俯视时呈大致扇形开口，且被框体90气密地封堵起来。并且，该框体90的下表面侧的外缘部也在整个周向上朝向旋转台2铅垂地伸出而构成气体限制用的突起部92。因而，从分离气体喷嘴42看去，在旋转台2的旋转方向上游侧和下游侧、中心部区域C侧以及旋转台2的外缘侧分别配置有突起部92。因此，当自该分离气体喷嘴42喷射分离气体时，与真空容器1内的其他区域相比，框体90的下方侧的区域成为正压，从而能够防止第1处理气体自旋转台2的旋转方向上游侧进入到框体90的下方侧的区域中以及第2处理气体自旋转台2的旋转方向下游侧进入到框体90的下方侧的区域中。
从分离气体喷嘴42看去，在框体90的的上方侧设有用于对晶圆W进行改性（热退火）处理的作为加热机构的加热灯120。该加热灯120用于通过向晶圆W照射可透射由石英构成的构件（框体90和旋转台2）且会被该晶圆W吸收的波长的光（例如0.5μm～3μm的红外线）来将晶圆W加热到比上述成膜温度高的退火温度、例如650℃～900℃，该加热灯120设置在多个部位。即，晶圆W在旋转台2上公转，晶圆W的圆周速度在旋转台2的旋转中心侧和外缘侧不同，因此，为了使晶圆W的加热温度在旋转台2的半径方向上一致，调整了加热灯120的配置个数和布局。具体而言，加热灯120沿着旋转台2的旋转方向呈圆弧状配置于多个部位，且该圆弧状的排列以在旋转台2的半径方向上彼此分开的方式呈同心圆状排列多圈、在该例子中为5圈。
此处，将上述圆弧状的排列称作“灯组”，并且，如图4所示，若自旋转台2的旋转中心侧朝向外周侧对各个灯组分别标注“121”、“122”、“123”、“124”以及“125”这样的附图标记，则上述灯组121～灯组125中的各个加热灯120以自旋转台2的旋转中心侧朝向外周部侧去而数量逐渐增加的方式配置，具体而言分别为两个、3个、4个、5个以及6个。另外，旋转台2的旋转中心侧的灯组121以位于旋转台2上的晶圆W的该旋转中心侧的外缘的上方侧的方式配置。旋转台2的外周侧的灯组125以位于旋转台2上的晶圆W的该外周侧的外缘的上方侧的方式配置。并且，灯组122～灯组124以沿着旋转台2的半径方向互相等间隔的方式配置于旋转中心侧的灯组121与外周侧的灯组125之间。
简单说明各个加热灯120，如图7所示，通过在呈大致圆筒状沿上下方向延伸的玻璃等光透射件131的内部封入用于构成辐射源的光源132而将上述加热灯120分别构成为卤素灯。并且，为了使自光源132向上方侧和侧方侧照射的红外线向下方侧反射，以覆盖光透射件131的上方侧和侧周面的方式设有下方侧开口的大致圆锥形状的反射构件133。因而，作为辐射热量自光源132照射的红外线朝向下方侧汇集且透射光透射件131、框体90而被旋转台2上的晶圆W吸收。并且，如上所述，由于旋转台2如上述那样由石英构成，因此，加热灯120利用辐射热量仅对晶圆W局部地进行加热。这样，如上所述，分离气体喷嘴42的下方侧的区域构成分离区域D且构成用于对旋转台2上的晶圆W进行退火处理的加热区域P4。
在图7中，附图标记134是用于向各个加热灯120供电的电源部，为了将晶圆W在整个面内加热至均匀的温度，电源部134构成为能够在例如300W以下的范围内针对各个灯组121～灯组125分别调整供电量。另外，在图1中，附图标记135是下表面侧开口的大致箱型的容纳构件，各个加热灯120构成为其上端部支承于该容纳构件135的内部且利用各个加热灯120使红外线的照射位置整齐。另外，在图1中，示出了一部分的反射构件133的纵截面，另外，在图5中，省略了加热灯120、位于该加热灯120的下方侧的框体90。
图9示意性表示被供给以上说明的各气体的区域，在分别被供给第1处理气体和第2处理气体的处理区域P1、P2之间设有分别被供给分离气体的分离区域D。并且，改性区域P3位于处理区域P2的下游侧的分离区域D与该处理区域P2之间，并且，在旋转台2的周向上与该分离区域D分开地配置的另一个分离区域D如上所述那样构成加热区域P4。
在旋转台2的外周侧，在比该旋转台2略微靠下的位置配置有环状的侧环100，在该侧环100的上表面以相互在周向上分开的方式形成有两处排气口61、62。换言之，在真空容器1的底面部14形成有两个排气口，在侧环100的与上述排气口对应的位置处形成有排气口61、62。当将上述两个排气口61、62中的一个称为第1排气口61、将另一个称为第2排气口62时，第1排气口61形成在第1处理气体喷嘴31与比该第1处理气体喷嘴31靠旋转台的旋转方向下游侧的分离区域D之间的、偏向该分离区域D侧的位置。第2排气口62形成在等离子体产生用气体喷嘴34与比该等离子体产生用气体喷嘴34靠旋转台的旋转方向下游侧的分离区域D之间的、偏向该分离区域D侧的位置。
第1排气口61用于排出第1处理气体和分离气体，第2排气口62除了用于排出第2处理气体和分离气体之外，还用于排出等离子体产生用气体。并且，对于两个框体90、90中的、位于等离子体产生用气体喷嘴34的上方侧的框体90，在侧环100的上表面中的处于该框体90的外侧的部分形成有用于使气体以避开该框体90的方式流通到第2排气口62的槽状的气体流路101。如图1所示，利用分别夹设有蝶形阀等压力调整部65的排气管63来使上述第1排气口61及第2排气口62与作为真空排气机构的例如真空泵64连接。
如图3等所示，在顶板11的下表面的中央部设有突出部5，该突出部5与凸状部4的在中心部区域C侧的部位连续且在整个周向上形成为大致环状，并且，突出部5的下表面与凸状部4的下表面形成为相同的高度。在比该突出部5靠旋转台2的旋转中心侧的芯部21的上方侧，配置有用于抑制第1处理气体与第2处理气体在中心部区域C中发生互相混合的迷宫式结构部110。该迷宫式结构部110采用了以下结构：第1壁部111、第2壁部112在旋转台2的半径方向上交替配置，该第1壁部111在整个周向上从旋转台2侧朝向顶板11侧铅垂地延伸，该第2壁部112在整个周向上从顶板11侧朝向旋转台2铅垂地延伸。
如图2～图4所示，在真空容器1的侧壁上形成有输送口15，该输送口15用于在外部的输送臂10b与旋转台2之间进行晶圆W的交接，该输送口15构成为利用闸阀G气密地开闭自由。另外，在旋转台2的下方侧的面对该输送口15的位置设有升降销（均未图示），该升降销用于经由旋转台2的贯通口而从背面侧抬起晶圆W。
另外，在该成膜装置中，设有用于控制整个装置的动作的由计算机构成的控制部200，在该控制部200的存储器内存储有用于进行后述的成膜处理、改性处理以及退火处理的程序。该程序为了执行后述的装置的动作而编入有步骤组，自硬盘、光盘、光磁盘、存储卡、软盘等作为存储介质的存储部201安装到控制部200内。
下面，说明上述实施方式的作用，根据图10～图14和图15的流程图来进行说明。首先，打开闸阀G，一边使旋转台2间歇地旋转，一边利用输送臂10b经由输送口15将例如五张晶圆W载置到旋转台2上。如图10所示，在各个晶圆W的表面形成有由槽、孔等构成的凹部10，该凹部10的深径比（凹部10的深度尺寸÷凹部10的宽度尺寸）为例如几十到超过一百的大小。接着，关闭闸阀G，利用真空泵64使真空容器1内为排空的状态，并且使旋转台2例如以2rpm～240rpm进行顺时针旋转。并且，利用加热器单元7将晶圆W加热到例如300℃左右（步骤S11）。
接着，从处理气体喷嘴31、32分别喷射第1处理气体和第2处理气体，并且从等离子体产生用气体喷嘴34喷射等离子体产生用气体。另外，从分离气体喷嘴41、42以规定的流量喷射分离气体，还从分离气体供给管51和吹扫气体供给管72、73以规定的流量喷射氮气。并且，利用压力调整部65将真空容器1内调整至预先设定了的处理压力。
如图11所示，在第1处理区域P1中，在晶圆W的表面上吸附第1处理气体的成分而生成吸附层300（步骤S12）。接着，如图12所示，在第2处理区域P2中，晶圆W上的吸附层300被氧化而形成1层或多层的作为薄膜成分的氧化硅膜（SiO2）的分子层，从而形成作为反应生成物的反应层301（步骤S13）。在该反应层301中，例如由于第1处理气体中含有的残留基，因此有时残留有水分（OH基）、有机物等杂质。
在等离子体处理部80中，利用从高频电源85供给的高频电力而产生电场和磁场。上述电场和磁场中的电场被法拉第屏蔽件95反射或吸收（衰减），从而阻碍该电场达到真空容器1内。另一方面，由于在法拉第屏蔽件95上形成有狭缝97，因此，磁场通过狭缝97并经由框体90的底面达到真空容器1内的改性区域P3。
因而，从等离子体产生用气体喷嘴34喷射的等离子体产生用气体如图13所示那样在磁场的作用下活化而生成例如离子（氩离子：Ar＋）、自由基等等离子体。如上所述，由于以围绕沿旋转台2的半径方向延伸的带状体区域的方式配置有天线83，因此，在天线83的下方侧，该等离子体以沿旋转台2的半径方向延伸的方式成为大致线状。当该等离子体与晶圆W相接触时，进行反应层301的改性处理（步骤S14）。具体而言，通过使等离子体与晶圆W的表面相碰撞，从而使水分、有机物等杂质自反应层301放出，或者使反应层301内的元素重排列而谋求该反应层301的致密化（高密度化）。
这样，在通过旋转台2的旋转而多次（n次，n：自然数）重复进行以上说明的吸附层300的成膜处理、基于吸附层300的氧化进行的反应层301的形成处理以及反应层301的等离子体改性处理之后，层叠n层反应层301而形成薄膜。即，在上述控制部200中，在进行了吸附层300的形成、反应层301的形成以及等离子体改性处理之后，对旋转台2是否已经旋转了n次、换言之反应层301的层叠数是否达到了n层进行判断（步骤S15）。在反应层301没有达到n层的情况下，继续进行旋转台2的旋转和各气体的供给、向高频电源85的供电。
此处，如上所述，由于在晶圆W的表面上形成有深径比极大的凹部10，因此，等离子体不易进入该凹部10内。另外，在真空容器1内，由于进行等离子体改性处理并且进行成膜处理，因此，该真空容器1内的处理压力成为比易于良好地保持等离子体的活性的压力高的压力。因此，在等离子体朝向凹部10的底面向凹部10进入时，若等离子体与例如凹部10的内壁面相接触，则该等离子体会失活。因而，如图13所示，在凹部10内，由于等离子体改性处理的程度随着朝向底面去而逐渐变小，因此形成膜厚自上方侧朝向下方侧去而变大的膜厚梯度。换言之，在晶圆W的表面（彼此相邻的凹部10、10之间的水平面）良好地进行等离子体改性处理而形成致密的薄膜，另一方面，随着朝向凹部10的底面去而成为密度较低（稀疏的）的薄膜。因此，为了在凹部10的整个深度方向上形成致密的薄膜，在上述步骤S15中，在判断层叠了n层的反应层301而完成了薄膜的成膜的情况下，如下那样通过退火处理进行薄膜的改性处理。
具体而言，停止各气体（第1处理气体、第2处理气体、等离子体产生用气体以及分离气体）的供给，并且停止向高频电源85供电（步骤S16）。然后，在完成将各气体自真空容器1内排出之后、即使真空容器1内的压力减压至例如133Pa～1333Pa（1Torr～10Torr）之后，当自电源部134分别对各加热灯120供电（接通加热灯120）时，自上述加热灯120朝向下方侧照射红外线。如上所述，该红外线透射框体90和旋转台2，另一方面，该红外线被晶圆W吸收。因此，正在利用旋转台2进行公转的各个晶圆W被局部且急速地加热至上述退火温度。因而，能够抑制旋转台2等真空容器1内的其他构件的升温。
这样，在旋转台2旋转的期间，在利用加热灯120对各个晶圆W加热例如5秒～120秒后，在晶圆W的整个厚度方向上达到上述退火温度，因此，如图14所示，能够将在凹部10的内部残留在薄膜内的上述水分等杂质自该薄膜去除，从而能够获得在凹部10的整个深度方向上均质且致密的薄膜（步骤S17）。因而，薄膜的膜厚在凹部10的整个深度方向上也变得均匀。在进行以上的退火处理的期间，由于旋转台2与晶圆W相接触，因此，旋转台2因来自该晶圆W的输入热量而升温。然而，由于旋转台2由相对于红外线而言透明的石英构成，并且，退火处理如上所述那样在短时间内完成，因此，旋转台2的升温量极小。另外，在以上说明的图11～图14中，示意性描绘了凹部10的尺寸、各膜（吸附层300、反应层301）的尺寸。
另外，在进行以上的一系列的工艺的期间，由于在侧环100上形成有气体流路101，因此，各气体会以避开位于该气体流路101的上方侧的框体90的方式通过该气体流路101而被排出。并且，由于在各个框体90的下端侧周缘部设有突起部92，因此能够抑制氮气、各处理气体进入到各框体90内。
另外，由于氮气被供给到第1处理区域P1与第2处理区域P2之间，因此，以第1处理气体与第2处理气体以及等离子体产生用气体不会互相混合的方式排出各气体。另外，向旋转台2的下方侧供给有吹扫气体，因此，欲向旋转台2的下方侧扩散的气体被上述吹扫气体挤回到排气口61、62侧。
采用上述实施方式，一边使旋转台2旋转，一边重复进行形成反应层301的步骤和利用等离子体来对该反应层301进行改性的步骤而形成薄膜，之后，停止各气体的供给，并且将晶圆W加热到比薄膜形成时的温度高的温度来对薄膜进行改性。因此，即使在晶圆W的表面上如上述那样形成有深径比较大的凹部10，也能够在该凹部10的整个深度方向上形成均质且致密的（优质的）薄膜。
此处，对利用以上说明的顺序来进行等离子体改性处理并且进行退火处理的理由进行详细叙述。如后述的实施例所示，当使用ALD法在例如300℃左右或650℃左右的低温的成膜温度下仅进行由氧化硅膜构成的薄膜的成膜时，与热氧化膜（一边加热硅基板一边对硅基板进行氧化处理而获得的氧化膜）相比，氢氟酸（氟化氢水溶液）对该薄膜的蚀刻率较快。因而，可以说，利用ALD法形成的氧化硅膜的膜密度低于热氧化膜的膜密度。作为用于提高这样的薄膜的膜密度的技术，如背景技术中所述那样，公知有等离子体改性处理。于是，通过在每次形成反应层301时中对该反应层301进行改性，即通过在周向上与各处理区域P1、P2分开的位置配置等离子体处理部80，即使是如上所述那样在低温下形成的薄膜，也能够获得良好的膜密度。然而，若在晶圆W的表面形成有凹部10，则等离子体不易达到该凹部10的底面附近，因此膜密度会在凹部10的深度方向上产生偏差。
另一方面，作为与等离子体改性处理同样地提高薄膜的膜密度的技术，公知有在比成膜温度高的高温下加热晶圆W的方法、即退火处理。若采用这样的退火处理，由于能够在晶圆W的整个厚度方向上加热该晶圆W，因此，即使如上述那样形成有凹部10，也能够在该凹部10的整个深度方向上均匀地进行热处理。然而，如后述的实施例所示，仅靠退火处理不能够获得充分的膜密度。
因此，在本发明中，如已经详细叙述那样，在旋转台2每次旋转时进行等离子体改性处理并多层层叠反应层301而形成薄膜，之后进行退火处理。即，采用以下方法：在每次形成反应层301时进行等离子体改性处理，而在薄膜的形成后，一并进行退火处理。因而，在与等离子体改性处理组合地进行退火处理的情况下，从获得的薄膜的膜质这方面来看，以及从装置的耐热构造这方面来看，乃至从生产率的观点来看，本发明的方法均是极为有效的方法。即，作为薄膜的膜质，由后述的实施例可知，即使不在每次形成反应层301时进行退火处理，也能够仅靠在薄膜的形成后一并进行退火处理来获得足够优质的膜质。因此，无需对加热灯120经常通电，从而从成本方面考虑也有利。
另外，对于装置的耐热构造，由于如上所述那样在薄膜的形成后一并进行退火处理并且利用加热灯120来局部地加热晶圆W，因此，退火处理所需要的时间（对加热灯120通电的时间）为几十秒左右的短时间即可。因此，在这样的短时间的退火处理中，与晶圆W相比，真空容器1内的旋转台2等构件基本上不会升温。因而，对于真空容器1与顶板11及框体90之间的密封构造、将旋转台2固定于芯部21的部位处的耐热构造等而言，只要为能够经受住进行成膜处理的成膜温度（例如300℃～650℃）那样程度的耐热构造即可。即，对于装置而言，即使其不采用能够经受住退火温度的耐热程度的耐热构造、换言之即使是经受不住退火温度的耐热构造的装置，也能够进行退火温度那样的高温的退火处理。
因而，从装置厂商的立场考虑，在仅进行成膜处理、等离子体改性的装置中与如上述那样在除了进行上述成膜处理、等离子体改性之外还进行退火处理的装置中，能够实现除了加热灯120、顶板11（框体90）这样结构以外的构件（加热器单元7的加热机构等）的通用化。即，只要预先构成用于进行利用了ALD法的成膜处理和等离子体改性处理的装置，则能够仅靠设置加热灯120、框体90就能够进行高温的退火处理。因而，可以说，装置的通用性变高，能够在制造该装置时谋求降低成本。
列举出使用这样的装置形成的氧化硅膜的应用例的一个例子，在作为用于对晶圆W进行蚀刻的硬掩模而形成氧化硅膜时，由于该氧化硅膜在之后要被去除，因此，对其致密性并不要求那么高的等级。因而，在这样的情况下，使用没有设置加热灯120的装置。另一方面，例如在作为之后埋入到凹部内的铜布线的阻挡膜而沿着该凹部的内壁面形成氧化硅膜时，由于该氧化硅膜在器件的形成后仍要残留，因此，要求该氧化硅膜尽量致密。因而，在该情况下，使用具有加热灯120的装置。这样，能够根据应用氧化硅膜的器件、即氧化硅膜的致密性的要求等级来选择所应用的装置。
并且，除了将各喷嘴31、32、41、42和等离子体处理部80组装于一个共用的真空容器1之外，还将加热灯120组装于该一个共用的真空容器1，由此能够在所谓的现场（in situ）进行退火处理。因此，例如，与在进行了成膜处理和等离子体改性处理之后利用另一热处理装置来进行热处理的情况相比，由于不需要将晶圆W自真空容器1向上述另一热处理装置输送，因此能够谋求与晶圆W的输送所需要的时间相应地将生产率提高。
另外，在真空容器1内进行退火处理时，如上所述，退火处理中的晶圆W的加热温度为650℃～900℃，这高于成膜时的温度。并且，该退火温度高于作为第1处理气体的BTBAS气体的热分解温度（例如550℃）、作为第2处理气体的臭氧的热分解温度（例如600℃）。并且，对于被加热灯120加热到退火温度的晶圆W，即使到达后段侧的第1处理区域P1、第2处理区域P2，由于旋转台2以高速进行旋转，因此，该晶圆也基本上没有降温。因此，若欲一边供给各气体一边进行退火处理，则在各处理气体与这样的高温的晶圆W相接触时，各气体热分解，从而不能再良好地进行第1处理气体的吸附、吸附层300的氧化。因此，在本发明中，在进行退火处理时，在停止各气体的供给并将上述气体自真空容器1内排出的基础上进行退火处理。因而，能够一边抑制各处理气体的热分解，一边良好地进行退火处理。另外，为了获得例如氧等离子体来作为即使在退火处理中也不发生热分解的第2处理气体，需要高频电源等附带设备，但通过将臭氧气体用作该第2处理气体，从而不需要这样的附带设备，进而不需要用于驱动该附带设备的电力。
并且，对于加热灯120，将其配置于用于将第1处理区域P1和第2处理区域P2分离的分离区域D的上方侧，譬如说，将该分离区域D和用于进行退火处理的加热区域P4彼此兼用。因此，即使在顶板11上沿周向配置有等离子体处理部80、照相机单元10a以及晶圆W的温度检测部且在真空容器1内沿周向配置有各气体喷嘴31、32、34、41、42的、基本上没有空置空间的上述装置中，也能够在抑制该装置的大型化的同时进行退火处理。
也可以将加热灯120设于分离气体喷嘴41的上方侧等。
在以上的例子中，在层叠n层的反应层301而形成薄膜后，进行了退火处理，但除了在形成薄膜后进行退火处理之外，也可以在该薄膜的成膜途中进行退火处理。具体而言，如图16所示，与上述例子同样地形成了m层（m为小于n且为1以上的自然数）的反应层301并且进行了各个反应层301的等离子体改性处理（步骤S21），之后，停止各气体的供给和向高频电源85的供电（步骤S22）。接着，使用加热灯120来进行m层的反应层301的退火处理（步骤S23）。接着，在反应层301的层叠数没有达到n层的情况下（步骤S24），在仍然停止供给第1处理气体、第2处理气体以及等离子体产生用气体的状态下，向真空容器1内供给例如分离气体，将晶圆W冷却到加热器单元7所加热的成膜温度（步骤S25）。然后，再次一边进行等离子体改性处理一边层叠m层的反应层301，之后，同样地停止各气体并进行退火处理。通过这样重复进行反应层301的层叠、退火处理以及晶圆W的冷却，能够与上述例子同样地层叠n层的反应层301。在这样的顺序中，也能够获得与上述例子同样的效果。在图16中，在多次重复进行由步骤S21～S23构成的顺序时，作为步骤S21中的反应层301的层叠数m，也可以在某一顺序中与在另一序列中设为相互不同的值。另外，对于上述层叠数m，也可以在每一次、即在每次形成反应层301时进行退火处理。另外，图16中的步骤S21相当于上述图15中的步骤S11～S15。
在以上的各例子中，若进行退火处理的时间（向加热灯120通电的时间）太短，则晶圆W的热处理不充分，若该时间太长，则旋转台2因来自晶圆W的输入热量而过于升温，从而有可能对装置的耐热构造造成损伤，因此，进行退火处理的时间优选为5秒～120秒。而且，向加热灯120供电时，停止各气体的供给并对真空容器1内进行了真空排气，但若进行退火处理的时刻的真空容器1内的真空度过低，则有可能在真空容器1内还残留有处理气体，而若该真空度过高，则会导致生产率的降低，因此，该真空度优选为133Pa～1333Pa（1Torr～10Torr）左右。另外，也可以是，在进行退火处理之前，对真空容器1内进行真空排气和向该真空容器1内供给分离气体，以进行气氛气体的置换，在上述真空度以上的压力下进行退火处理。
并且，对于等离子体改性处理，也可以在每形成多层例如10层～100层的反应层301时进行等离子体改性处理。具体而言，在成膜开始时，预先停止向高频电源85供电，使旋转台2旋转与反应层301的层叠数相应的次数，之后，停止向喷嘴31、32供给气体，并对高频电源85供电而进行等离子体改性。之后，再次重复反应层301的层叠和等离子体改性。另外，本发明不仅应用于形成有上述凹部10的晶圆W，而且也可以应用于没有形成这样的凹部10的平坦的晶圆W。
另外，在以上所述的各例子中，作为等离子体处理部80，卷绕天线83而产生了电感耦合型的等离子体（ICP：Inductively coupledplasma），但也可以产生电容耦合型的等离子体（CCP：CapacitivelyCoupled Plasma）。在该情况下，在相对于等离子体产生用气体喷嘴34而言靠旋转台2的旋转方向下游侧的位置配置作为平行电极的未图示的一对电极。于是，在上述电极之间将等离子体产生用气体等离子体化。
另外，在真空容器1内，除了进行了成膜处理和等离子体改性处理之外，还进行了退火处理，但也可以利用另一热处理装置（加热机构）来进行退火处理。具体而言，也可以使用立式热处理装置来对完成了成膜处理和等离子体改性处理的处理完成后的晶圆W一并进行退火，该纵向热处理装置包括：晶圆舟皿，其用于将多张例如100张左右的晶圆W保持为多层状；以及反应管，其用于从下方侧气密地容纳该晶圆舟皿。
作为在进行以上说明的氧化硅膜的成膜时使用的第1处理气体，也可以使用以下的表1的化合物。另外，在以下的各表中，“原料A区域”表示第1处理区域P1，“原料B区域”表示第2处理区域P2。另外，以下的各气体是一个例子，也一并记载已经说明过的气体。
表1
Figure BDA00003537710000221
当将3DMAS或4DMAS用作第1处理气体时，该第1处理气体的热分解温度高于BTBAS的热分解温度和退火温度。
另外，作为用于将表1的第1处理气体氧化的第2处理气体，也可以使用表2的化合物。
表2
Figure BDA00003537710000222
另外，该表2中的“等离子体＋O2”、“等离子体＋O3”是指，在例如第2处理气体喷嘴32的上方侧设置等离子体处理部80或使用上述平行电极，将上述氧气、臭氧气体等离子体化后使用。在将氧气的等离子体用作第2处理气体的情况下，该第2处理气体的热分解温度高于上述臭氧气体的热分解温度，且为退火温度以上。
另外，也可以将上述表1的化合物用作第1处理气体并将由表3的化合物构成的气体用作第2处理气体来形成硅氮化膜（SiN膜）。
表3
Figure BDA00003537710000231
另外，该表3中的“等离子体”也与表2同样地继续使用“等离子体”这样的用语，其是指将各气体等离子体化后使用。
并且，也可以将由表4的化合物构成的气体分别用作第1处理气体和第2处理气体来进行碳化硅（SiC）膜的成膜。
表4
Figure BDA00003537710000232
另外，也可以使用以上列举的表4的第1处理气体来进行硅膜（Si膜）的成膜。即，在该情况下，不设置第2处理气体喷嘴32，旋转台2上的晶圆W交替地通过隔着分离区域D的第1处理区域（成膜区域）P1和改性区域P3。并且，在第1处理区域P1中，当在晶圆W的表面上吸附有第1处理气体的成分而形成吸附层300时，在晶圆W借助旋转台2而旋转的期间，吸附层300因加热器单元7的热而在晶圆W的表面发生热分解，从而使氢、氯等杂质脱离。因而，通过吸附层300的热分解反应来形成反应层301。
然而，由于旋转台2绕铅垂轴线旋转，因此，旋转台2上的晶圆W在通过第1处理区域P1后到达改性区域P3为止的这段时间、即用于将杂质自吸附层300排出的时间极短。因此，在即将达到改性区域P3之前的晶圆W的反应层301中依然含有杂质。因此，通过在改性区域P3中向晶圆W供给例如氩气的等离子体，能够将杂质自反应层301去除而获得良好膜质的反应层301。通过这样使晶圆W交替地通过区域P1、P3来层叠多层的反应层301，从而形成硅膜。之后，通过停止处理气体的供给并进行退火处理，能够在凹部10的整个深度方向上获得均匀且优质的薄膜。因而，在本发明中，所谓的“等离子体改性处理”除了将杂质自反应层301去除来进行该反应层301的改性的处理之外，还包括用于使吸附层300发生反应（热分解反应）的处理。
作为在硅膜的等离子体处理中使用的等离子体产生用气体，能够使用用于产生对晶圆W施加离子的能量的等离子体的气体。具体而言，除了上述氩气之外，还能够使用氦（He）气等稀有气体或氢气等。
另外，在形成硅膜的情况下，也可以将表5的掺杂材料用作第2处理气体而向该硅膜掺杂硼（B）、磷（P）。
表5
另外，也可以通过将由以下的表6所示的化合物构成的气体用作第1处理气体并使用上述第2处理气体来形成金属氧化膜、金属氮化膜、金属碳化膜或High－k膜（高介电常数膜）。
表6
Figure BDA00003537710000252
另外，作为等离子体改性用气体或连同该等离子体改性用气体一起使用的等离子体离子注入气体，也可以使用由以下的表7的化合物构成的气体的等离子体。
表7
Figure BDA00003537710000253
Figure BDA00003537710000261
另外，在该表7中，也可以将含有氧元素（O）的等离子体、含有氮元素（N）的等离子体以及含有碳元素（C）的等离子体分别仅用于进行氧化膜、氮化膜以及碳化膜的成膜的工艺。
同样，在进行以上所述的各种薄膜的成膜时，既可以在薄膜的形成后进行退火处理，也可以在薄膜的成膜途中或在每次形成反应层301时进行退火处理。另外，在进行退火处理时，停止各气体的供给和向高频电源85的供电，但由于分离气体的供给和等离子体产生用气体的供给、以及向高频电源85的供电（等离子体产生用气体的等离子体化）不会对退火处理造成特别的不良影响，因此，在进行该退火处理时也可以进行上述供给、供电。
实施例
接着，说明本发明所进行的实施例。
实验例1
首先，说明对利用成膜温度为600℃的ALD法进行由氧化硅膜构成的薄膜的成膜时（没有等离子体改性处理和退火处理）和对该薄膜进行等离子体改性处理、退火处理时的薄膜的膜质进行评价的实验。在图17中，对于在以下的表8的各条件下分别进行了成膜、后处理后的薄膜，示出了测定氢氟酸对该薄膜的湿蚀刻率的结果，将作为参考例的热氧化膜的湿蚀刻率标准化为1。另外，在该实验中，对于没有形成凹部的硅晶圆，形成了薄膜，在上述真空容器1内分别进行成膜处理和等离子体改性处理，在薄膜的成膜后，将晶圆自真空容器1取出，利用另一热处理装置进行了退火处理。
表8
Figure BDA00003537710000271
其结果，在实验例1－1、1－4、1－5、1－6中，可知，与均没有进行作为后处理的等离子体改性处理和退火处理的情况相比，通过进行退火处理来使薄膜致密化，退火温度越高，致密化程度越高。然而，即使进行温度高达850℃的高温的退火处理，薄膜的致密性也为比热氧化膜低2.5倍左右那样较低（不良）的值。
另一方面，将实验例1－1、1－2、1－3的结果相比较时，可知，能够通过进行等离子体改性处理来获得致密的薄膜。并且，由实验例1－1、1－7、1－8可知，通过在等离子体改性处理之外还进行退火处理，获得了极为接近热氧化膜的膜特性。然而，对于致密化因退火处理而发生的进展程度，通过将实验例1－1、1－6的差异和实验例1－2（1－3）、1－7（1－8）的差异进行比较可知，在进行退火处理之前进行了等离子体改性处理时的致密化的进展程度小于不进行等离子体改性处理就进行了退火处理时的致密化的进行程度。因此，根据该实验例1的结果，可以说，在没有形成凹部的情况下，即使在等离子体改性处理之后接着进行退火处理，由该退火处理产生的致密化的效果也较小。
实验例2
因此，对于形成有凹部的晶圆，进行了以下实验：与实验例1同样地形成薄膜，接着进行了作为后处理的等离子体改性处理、退火处理，此时，凹部的深度方向上的膜质（氢氟酸对薄膜的湿蚀刻率）因该后处理而具有怎样的倾向。该湿蚀刻率是通过以下方式测定的：在将各个晶圆浸渍于氢氟酸后，沿板厚方向切割晶圆，对晶圆的在彼此相邻的凹部之间的表面（水平面）、凹部内的侧面、凹部的底面附近处的侧面分别进行了测定。在该实验中，凹部的深度尺寸为1.7μm，“凹部内”和“凹部的底面附近”分别是指距离晶圆的表面150nm和1.7μm的部位。该凹部的开口直径为0.1μm。将实验例2的结果表示在表9和图18中。另外，在实验例2中，也将针对热氧化膜得到的湿蚀刻率的结果标准化为1。另外，对于实验例2，退火处理也是利用真空容器1之外的另一热处理装置进行的。
表9
Figure BDA00003537710000281
在上述表9和图18中，在“RF0”（无等离子体改性处理）的结果中，在退火温度为750℃、800℃以及850℃中的任一条件下，均是在凹部的整个深度方向上大致均匀的膜质。然而，如用上述实验例1说明的那样，仅靠退火温度，不能获得相当良好的膜质。
另一方面，在“RF5000”（存在等离子体改性处理，向高频电源85的供电为5000W）的情况下，在不进行退火处理时，自晶圆的表面起越朝向凹部的底面去，膜质越恶化。但是，通过进行等离子体改性处理并且进行退火处理，能够在凹部的整个深度方向上获得致密且均质的薄膜，此时的湿蚀刻率为与热氧化膜的湿蚀刻率的值大致相同的值。因而，可知，与仅进行等离子体改性处理和退火处理中的一个处理的情况相比，通过在等离子体改性处理后接着进行退火处理，即使在晶圆的表面形成有凹部，也能够获得具有良好膜质的薄膜。
在本发明中，一边使旋转台旋转，一边重复进行向基板供给处理气体而形成分子层或原子层的步骤和利用等离子体来对上述分子层或原子层进行改性的步骤，从而形成薄膜。并且，在形成了该薄膜之后，停止处理气体的供给，并将基板加热到比薄膜形成时的温度高的温度而对薄膜进行改性。因此，即使在基板的表面形成有凹部，也能够在该凹部的整个深度方向上形成具有优良且均匀的膜质的薄膜。

Claims (9)

1.一种成膜装置，其用于在真空容器内对基板进行成膜处理，其中，
该成膜装置包括：
旋转台，其用于使载置基板的基板载置区域公转；
处理气体供给部，为了随着上述旋转台的旋转而在基板上依次层叠分子层或原子层以形成薄膜，该处理气体供给部在处理区域向基板供给处理气体；
加热部，其用于将基板加热到形成薄膜的成膜温度；
等离子体处理部，其在上述旋转台的旋转方向上与上述处理气体供给部分开地设置，用于利用使等离子体产生用气体等离子体化而生成的等离子体来对基板上的分子层或原子层进行改性；
加热灯，其以与上述旋转台上的基板的通过区域相对的方式设于该旋转台的上方侧，用于向该基板照射基板的吸收波长区域的光而将基板加热到比上述成膜温度高的温度，从而对薄膜进行改性；以及
控制部，其用于输出控制信号，以便在重复进行通过上述旋转台的旋转来形成分子层或原子层的步骤和利用等离子体来对分子层或原子层进行改性的步骤之后，停止处理气体的供给，利用上述加热灯来加热基板。
2.根据权利要求1所述的成膜装置，其中，
上述加热部设于上述旋转台的下方侧。
3.根据权利要求1所述的成膜装置，其中，
基板的在利用上述加热灯来对薄膜进行改性时的温度为处理气体发生热分解的温度以上的温度。
4.根据权利要求1所述的成膜装置，其中，
该成膜装置包括：
另一处理气体供给部，其在上述旋转台的旋转方向上与上述处理气体供给部分开地设置，用于向上述基板载置区域供给与自该处理气体供给部供给的处理气体发生反应的气体；以及
分离气体供给部，为了将被自上述处理气体供给部和上述另一处理气体供给部分别供给气体的处理区域彼此分离，该分离气体供给部用于向设于上述处理区域彼此之间的分离区域分别供给分离气体，
上述加热灯设于上述分离区域的上方侧。
5.一种成膜方法，其用于在基板上形成薄膜，其中，
该成膜方法包括以下工序：
将在表面形成有凹部的基板载置于被设置在真空容器内的旋转台上的基板载置区域，并使该基板载置区域公转；
将上述旋转台上的基板加热到形成薄膜的成膜温度；
接着，重复进行自处理气体供给部对上述旋转台上的基板供给处理气体而在该基板上形成分子层或原子层的步骤和向上述真空容器内供给等离子体产生用气体并利用等离子体处理部使该等离子体产生用气体等离子体化而利用等离子体来进行基板上的分子层或原子层的改性的步骤，从而形成薄膜；以及
然后，将基板加热到比上述成膜温度高的温度而对上述薄膜进行改性。
6.根据权利要求5所述的成膜方法，其中，
对上述薄膜进行改性的工序是使用加热灯来进行的工序，该加热灯用于自上方侧向基板照射该基板的吸收波长区域的光，
上述处理气体供给部、上述等离子体处理部以及上述加热灯配置为俯视时在上述旋转台的周向上互相分开，
形成上述薄膜的工序和对上述薄膜进行改性的工序是通过使上述旋转台旋转而进行的，
对上述薄膜进行改性的工序是在停止处理气体的供给后进行的。
7.根据权利要求5所述的成膜方法，其中，
对上述基板进行加热的工序是自上述旋转台的下方侧隔着该旋转台对上述基板进行加热的工序。
8.根据权利要求5所述的成膜方法，其中，
上述进行改性的工序是将基板加热到处理气体发生热分解的温度以上的工序。
9.根据权利要求5所述的成膜方法，其中，
上述形成薄膜的工序是通过自另一处理气体供给部供给与上述处理气体供给部的处理气体发生反应的气体来进行的工序，该另一处理气体供给部在上述旋转台的旋转方向上与上述处理气体供给部分开设置，
为了将被自上述处理气体供给部和上述另一处理气体供给部分别供给气体的处理区域彼此分离，进行向设于上述处理区域彼此之间的分离区域分别供给分离气体的工序，
上述进行改性的工序是通过设于上述分离区域的上方侧的上述加热灯来进行的工序。
CN201310306141.1A 2012-07-20 2013-07-19 成膜装置和成膜方法 Active CN103572259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012161817A JP6040609B2 (ja) 2012-07-20 2012-07-20 成膜装置及び成膜方法
JP2012-161817 2012-07-20

Publications (2)

Publication Number Publication Date
CN103572259A true CN103572259A (zh) 2014-02-12
CN103572259B CN103572259B (zh) 2017-03-01

Family

ID=49946895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310306141.1A Active CN103572259B (zh) 2012-07-20 2013-07-19 成膜装置和成膜方法

Country Status (5)

Country Link
US (1) US9466483B2 (zh)
JP (1) JP6040609B2 (zh)
KR (1) KR101676083B1 (zh)
CN (1) CN103572259B (zh)
TW (1) TWI513849B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180077A1 (zh) * 2014-05-28 2015-12-03 王东君 一种辅助增强原子层沉积方法
CN108570663A (zh) * 2017-03-10 2018-09-25 东京毅力科创株式会社 成膜装置
CN114245832A (zh) * 2019-06-07 2022-03-25 朗姆研究公司 原子层沉积期间的膜特性的原位控制

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5396264B2 (ja) * 2009-12-25 2014-01-22 東京エレクトロン株式会社 成膜装置
TWI509695B (zh) 2010-06-10 2015-11-21 Asm Int 使膜選擇性沈積於基板上的方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
JP5953994B2 (ja) * 2012-07-06 2016-07-20 東京エレクトロン株式会社 成膜装置及び成膜方法
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
TWI686499B (zh) 2014-02-04 2020-03-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US20150252477A1 (en) * 2014-03-06 2015-09-10 Applied Materials, Inc. In-situ carbon and oxide doping of atomic layer deposition silicon nitride films
JP2015180768A (ja) 2014-03-06 2015-10-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びに記録媒体
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
JP6243290B2 (ja) * 2014-05-01 2017-12-06 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6418631B2 (ja) * 2014-06-17 2018-11-07 株式会社アルバック 透明導電性基板およびその製造方法、並びにタッチパネル
JP2016012609A (ja) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 エッチング方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
JP6388553B2 (ja) * 2015-03-03 2018-09-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6524753B2 (ja) * 2015-03-30 2019-06-05 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP6447393B2 (ja) * 2015-07-06 2019-01-09 東京エレクトロン株式会社 成膜処理装置、成膜処理方法及び記憶媒体
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
KR102358566B1 (ko) * 2015-08-04 2022-02-04 삼성전자주식회사 물질막 형성 방법
US20210140048A1 (en) * 2015-08-04 2021-05-13 Samsung Electronics Co., Ltd. Semiconductor manufacturing apparatus
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
JP6547650B2 (ja) * 2016-02-05 2019-07-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
JP6584355B2 (ja) * 2016-03-29 2019-10-02 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
CN109314045B (zh) * 2016-04-18 2023-08-04 Asm Ip 控股有限公司 于基底上形成定向自组装层的方法
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
CN109314046A (zh) 2016-09-23 2019-02-05 株式会社国际电气 基板处理装置、半导体装置的制造方法以及记录介质
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
CN108690965B (zh) * 2017-03-31 2020-06-30 芝浦机械电子装置株式会社 等离子体处理装置
JP6754493B2 (ja) * 2017-04-19 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6817883B2 (ja) * 2017-04-25 2021-01-20 東京エレクトロン株式会社 成膜方法
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
WO2018213018A1 (en) 2017-05-16 2018-11-22 Asm Ip Holding B.V. Selective peald of oxide on dielectric
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
KR102307233B1 (ko) * 2017-08-01 2021-09-30 어플라이드 머티어리얼스, 인코포레이티드 금속 산화물 후처리를 위한 방법들
JP6906439B2 (ja) * 2017-12-21 2021-07-21 東京エレクトロン株式会社 成膜方法
WO2019168535A1 (en) * 2018-03-01 2019-09-06 Lam Research Corporation Silicon-based deposition for semiconductor processing
JP7144219B2 (ja) * 2018-03-22 2022-09-29 芝浦メカトロニクス株式会社 真空処理装置及びトレイ
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP7249744B2 (ja) * 2018-08-02 2023-03-31 東京エレクトロン株式会社 成膜装置及び成膜方法
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
KR20200086582A (ko) * 2019-01-09 2020-07-17 삼성전자주식회사 원자층 증착 장치 및 이를 이용한 박막 형성 방법
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11352698B2 (en) 2019-04-25 2022-06-07 Samsung Electronics Co., Ltd. Atomic layer deposition apparatus and methods of fabricating semiconductor devices using the same
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
JP7353199B2 (ja) * 2020-02-06 2023-09-29 東京エレクトロン株式会社 成膜装置
CN113265626B (zh) * 2020-02-14 2023-06-16 芝浦机械电子装置株式会社 成膜装置及成膜装置的水分去除方法
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
CN111564525B (zh) * 2020-05-11 2023-06-13 江西昌大高新能源材料技术有限公司 一种晶体硅太阳电池用氧化硅-掺杂多晶硅复合薄膜的制备方法
US11834745B2 (en) * 2020-06-20 2023-12-05 Tokyo Electron Limited Spatial atomic layer deposition
JP2023103851A (ja) 2022-01-14 2023-07-27 東京エレクトロン株式会社 成膜装置及び成膜方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007244A1 (en) * 2000-01-06 2001-07-12 Kimihiro Matsuse Film forming apparatus and film forming method
US20040035362A1 (en) * 2000-08-09 2004-02-26 Chul-Ju Hwang Atomic layer deposition method and semiconductor device fabricating apparatus having rotatable gas injectors
WO2006042074A2 (en) * 2004-10-04 2006-04-20 Atomicity Systems, Inc. Multi-zone atomic layer deposition apparatus and method
US20070015374A1 (en) * 2002-12-05 2007-01-18 Granneman Ernst H A Apparatus and method for atomic layer deposition on substrates
CN101859694A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 成膜装置和成膜方法
CN102002685A (zh) * 2009-09-01 2011-04-06 东京毅力科创株式会社 成膜装置和成膜方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062116B2 (ja) 1996-07-12 2000-07-10 東京エレクトロン株式会社 成膜・改質集合装置
JP2007035740A (ja) * 2005-07-25 2007-02-08 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
JP5423205B2 (ja) * 2008-08-29 2014-02-19 東京エレクトロン株式会社 成膜装置
JP2010087467A (ja) * 2008-09-04 2010-04-15 Tokyo Electron Ltd 成膜装置、基板処理装置、成膜方法及びこの成膜方法を実行させるためのプログラムを記録した記録媒体
US9297072B2 (en) * 2008-12-01 2016-03-29 Tokyo Electron Limited Film deposition apparatus
JP5056735B2 (ja) * 2008-12-02 2012-10-24 東京エレクトロン株式会社 成膜装置
JP5287592B2 (ja) 2009-08-11 2013-09-11 東京エレクトロン株式会社 成膜装置
US8034723B2 (en) * 2009-12-25 2011-10-11 Tokyo Electron Limited Film deposition apparatus and film deposition method
JP2012054508A (ja) * 2010-09-03 2012-03-15 Tokyo Electron Ltd 成膜装置
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
JP5644719B2 (ja) * 2011-08-24 2014-12-24 東京エレクトロン株式会社 成膜装置、基板処理装置及びプラズマ発生装置
JP5953994B2 (ja) * 2012-07-06 2016-07-20 東京エレクトロン株式会社 成膜装置及び成膜方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010007244A1 (en) * 2000-01-06 2001-07-12 Kimihiro Matsuse Film forming apparatus and film forming method
US20040035362A1 (en) * 2000-08-09 2004-02-26 Chul-Ju Hwang Atomic layer deposition method and semiconductor device fabricating apparatus having rotatable gas injectors
US20070015374A1 (en) * 2002-12-05 2007-01-18 Granneman Ernst H A Apparatus and method for atomic layer deposition on substrates
WO2006042074A2 (en) * 2004-10-04 2006-04-20 Atomicity Systems, Inc. Multi-zone atomic layer deposition apparatus and method
CN101859694A (zh) * 2009-04-09 2010-10-13 东京毅力科创株式会社 成膜装置和成膜方法
CN102002685A (zh) * 2009-09-01 2011-04-06 东京毅力科创株式会社 成膜装置和成膜方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180077A1 (zh) * 2014-05-28 2015-12-03 王东君 一种辅助增强原子层沉积方法
CN108570663A (zh) * 2017-03-10 2018-09-25 东京毅力科创株式会社 成膜装置
CN108570663B (zh) * 2017-03-10 2023-02-21 东京毅力科创株式会社 成膜装置
CN114245832A (zh) * 2019-06-07 2022-03-25 朗姆研究公司 原子层沉积期间的膜特性的原位控制

Also Published As

Publication number Publication date
KR20140011989A (ko) 2014-01-29
JP2014022653A (ja) 2014-02-03
KR101676083B1 (ko) 2016-11-14
US9466483B2 (en) 2016-10-11
TWI513849B (zh) 2015-12-21
TW201420802A (zh) 2014-06-01
CN103572259B (zh) 2017-03-01
JP6040609B2 (ja) 2016-12-07
US20140024200A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103572259A (zh) 成膜装置和成膜方法
KR102628080B1 (ko) 실리콘 옥사이드를 증착하기 위한 방법들
JP5423205B2 (ja) 成膜装置
KR101885411B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101407112B1 (ko) 반도체 처리용 성막 장치
CN102953052B (zh) 成膜装置、基板处理装置及等离子体产生装置
CN102978586B (zh) 成膜装置和成膜方法
KR101324367B1 (ko) 성막 장치, 성막 방법 및 컴퓨터 판독 가능 기억 매체
TWI464801B (zh) 基板處理裝置、基板處理方法及記憶媒體
KR20200104923A (ko) 실리콘 질화물 박막들을 위한 처리 방법들
US20140123895A1 (en) Plasma process apparatus and plasma generating device
US10550467B2 (en) Film formation apparatus
CN103526183A (zh) 成膜装置和成膜方法
KR101582720B1 (ko) 성막 장치 및 성막 방법
CN102732854A (zh) 成膜装置和成膜方法
US8642487B2 (en) Film deposition method and film deposition apparatus
KR101846848B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN103866297A (zh) 成膜装置、基板处理装置及成膜方法
CN103966575A (zh) 基板处理装置及成膜方法
CN104109846A (zh) 半导体器件的制造方法及衬底处理装置
KR20160104562A (ko) 실리콘 함유막의 성막 방법
JP2015181149A (ja) 基板処理装置及び半導体装置の製造方法並びに記録媒体
KR20170076571A (ko) 성막 장치
JP5549754B2 (ja) 成膜装置
CN102776491B (zh) 成膜装置和成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant