CN103531523A - 浅沟槽隔离结构制备方法 - Google Patents

浅沟槽隔离结构制备方法 Download PDF

Info

Publication number
CN103531523A
CN103531523A CN201310530791.4A CN201310530791A CN103531523A CN 103531523 A CN103531523 A CN 103531523A CN 201310530791 A CN201310530791 A CN 201310530791A CN 103531523 A CN103531523 A CN 103531523A
Authority
CN
China
Prior art keywords
isolation structure
annealing
fleet plough
silicon dioxide
plough groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310530791.4A
Other languages
English (en)
Inventor
江润峰
戴树刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310530791.4A priority Critical patent/CN103531523A/zh
Publication of CN103531523A publication Critical patent/CN103531523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体技术领域，公开了一浅沟槽隔离结构制备方法，包括步骤：提供半导体基底，其表面覆盖有二氧化硅层；刻蚀在半导体基底中形成沟槽；氧化所述沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；在上述沟槽结构表面形成线性氮化硅层；在所述线性氮化硅层表面形成线性二氧化硅层；沉积二氧化硅填充层，对沟槽进行填充；退火。与现有技术相比，致密、稳定的氮化硅层的引入，能够阻止水汽或氧气分子的扩散，有效防止了高温湿法退火导致的硅损失，同时，氮化硅层的引入也可以提高退火温度，从而改善高深宽比工艺过程中的填充缝隙，以获得高质量的浅沟槽隔离结构。

Description

浅沟槽隔离结构制备方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体工艺中的浅沟槽隔离结构制备方法。
背景技术
随着半导体技术的飞速发展，半导体器件特征尺寸显著减小，对芯片制造工艺也相应地提出了更高的要求。其中一个具有挑战性的课题就是绝缘介质在各个薄膜层之间或沟槽中均匀无孔的填充以提供充分有效地隔离保护。
在制造工艺进入深亚微米技术节点之后，改进的LOCOS结构存在严重的鸟嘴效应和场氧减薄效应，于是出现了浅沟槽隔离（STI）技术，浅沟槽隔离结构的形成首先需要在衬底中刻蚀出沟槽，再利用化学气相淀积在浅沟槽中填入介电质，例如氧化硅，再利用化学机械抛光的方法使晶片表面平坦化。与LOCOS结构相比，浅沟槽隔离表面积显著减小，与CMP技术兼容，能够适用于更小的线宽和更高的集成度要求，是一种更有效的隔离技术。因此，在0.25μm，特别是0.13μm以下工艺技术中，浅沟槽隔离技术得到了广泛应用。
现有技术中，65nm及以上器件的浅沟槽隔离结构主要采用高浓度等离子流（HDP）来淀积SiO2薄膜，这是由于高浓度等离子流具有良好的填充能力、更好的淀积薄膜特性以及更高的产量。而随着特征尺寸的进一步缩小，半导体结构深宽比不断增大，在45nm及以下技术节点，更多采用具有更高填充能力的高深宽比（HARP）工艺填充取代高浓度等离子流填充，并采用后续的退火工艺使填充致密化。
图1为现有技术中浅沟槽隔离结构制备方法步骤流程图。
图2a～图2f为现有技术中浅沟槽隔离结构制备方法各步骤结构示意图。
如图1及图2a～2f所示，现有技术中，采用高深宽比工艺实现浅沟槽隔离结构制备的方法步骤如下：
1）提供半导体基底100：该步骤中，如图2a所示，该半导体基底100表面依次覆盖有二氧化硅层110和氮化硅层120；
2）刻蚀在半导体基底100中形成沟槽200：该步骤中，如图2b所示，依次刻蚀氮化硅层120、二氧化硅层110并在半导体基底100中形成沟槽200；
3）氧化修复沟槽200刻蚀过程中的硅损伤：该步骤中，如图2c所示，氧化在沟槽200底部及侧壁形成覆盖其表面的一薄二氧化硅层130，用以修复沟槽200刻蚀过程中对半导体基底100的硅损伤，同时修复尖角，使沟槽200底面及侧壁更平滑，有利于后续填充的充分进行；
4）采用高深宽比工艺进行沟槽填充：该步骤中，如图2d所示，采用高深宽比工艺在沟槽200中填充二氧化硅140，此时，覆盖半导体基底100表面的二氧化硅层厚度为a’，半导体基底100上的沟槽200中高深宽比工艺填充二氧化硅140形成的浅沟槽隔离结构上表面宽度为b’；
5）退火：该步骤中，传统浅槽隔离制备的退火工艺中，采用湿法退火，引入蒸汽，蒸汽在高温产生氧化活性的氢氧根（-OH），氢氧根（-OH）很容易穿透二氧化硅层110/130，来氧化半导体基底100中的活性硅，生成二氧化硅：2H2O+Si→SiO2+2H2，从而导致半导体基底100中硅的损失。如图2e所示，退火工艺后，覆盖半导体基底100表面的二氧化硅层厚度变为a，半导体基底100上的沟槽200中高深宽比工艺填充二氧化硅140形成的浅沟槽隔离结构上表面宽度变为b，且a＞a’，b＞b’。
现有技术中，浅沟槽隔离结构的制备还包括后续的平坦化等过程，从而实现如图2f所示的浅沟槽隔离结构。
在上述浅沟槽隔离结构制备方法中，后续退火过程中的退火条件对高深宽比工艺填充能力有较大影响。由于在干法退火后高深宽比工艺填充的二氧化硅大量收缩，会在沟槽200内部产生裂缝或粉红色的细小缝隙。现有技术中，通常引入蒸汽退火来使高深宽比工艺填充的薄膜收缩减少，从而获得更好的填充效果。然而，蒸汽在高温产生氧化活性的氢氧根（-OH），氢氧根很容易穿透二氧化硅层（SiO2）氧化活性硅，即：蒸汽退火将会导致活性硅损耗。避免或减轻该问题可以通过降低蒸汽退火的温度或减少退火时间来实现，但同时又会影响高深宽比工艺填充的薄膜收缩和缝隙的愈合，成为现有浅沟槽隔离技术中难以调和的矛盾问题。
发明内容
本发明所要解决的技术问题是，提供一浅沟槽隔离结构制备方法，能够满足先进工艺节点下、高深宽比半导体结构中高质量浅沟槽隔离结构的制备要求，并避免活性硅损耗。
为解决上述技术问题，本发明提供了一种浅沟槽隔离结构制备方法，包括步骤：
提供半导体基底，其表面覆盖有二氧化硅层；
刻蚀在半导体基底中形成沟槽；
氧化所述沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；
在上述沟槽结构表面形成线性氮化硅层；
在所述线性氮化硅层表面形成线性二氧化硅层；
沉积二氧化硅填充层，对沟槽进行填充；
退火。
作为可选择的技术方案，所述半导体基底表面的二氧化硅层表面，还覆盖有氮化硅层。
作为可选择的技术方案，所述沟槽底部及侧壁的氧化采用干氧氧化工艺，所述线性氮化硅层采用化学气相沉积方法形成，所述线性二氧化硅层采用低压自由基氧化法形成，所述二氧化硅填充层采用高深宽比工艺形成，且所述线性氮化硅层和所述线性二氧化硅层的厚度均为
Figure BDA0000404692480000041
作为可选择的技术方案，本发明提供的浅沟槽隔离结构制备方法中，退火步骤进一步包括：湿法退火和干法退火步骤，所述湿法退火温度为400～800℃，所述干法退火温度为1000～1200℃。进一步地，所述湿法退火后、干法退火前，还包括通入N2排除多余水汽的过程。
本发明的优点在于，所提供的浅沟槽隔离结构制备方法中，通过氧化所述沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜，对沟槽刻蚀过程中产生的硅损伤进行修复，同时修复沟槽尖角，使沟槽更平滑，有利于沟槽的充分填充；通过在沟槽结构表面形成线性氮化硅层，有效阻止退火过程中水汽或氧气分子的扩散；通过在线性氮化硅层表面进一步形成作为沟槽填充过渡层的线性二氧化硅层，使高深宽比填充工艺表面沉积变慢，防止V型或U型沟槽填充过程中由于表面沉积速度较快造成的沟槽上端边角堵塞，并有效防止退火后形成锁眼或沟槽内形成裂缝。
与现有技术相比，致密、稳定的氮化硅层的引入，能够阻止水汽或氧气分子的扩散，有效防止了高温湿法退火导致的硅损失，同时，氮化硅层的引入也可以提高退火温度，从而改善高深宽比工艺过程中的填充缝隙，以获得高质量的浅沟槽隔离结构。
附图说明
图1为现有技术中浅沟槽隔离结构制备方法步骤流程图；
图2a～图2f为现有技术中浅沟槽隔离结构制备方法各步骤结构示意图；
图3为本发明提供的浅沟槽隔离结构制备方法步骤流程图；
图4a～图4h为本发明提供的浅沟槽隔离结构制备方法各步骤结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
图3为本发明提供的浅沟槽隔离结构制备方法步骤流程图。
如图3所示，本具体实施方式提供的浅沟槽隔离结构制备方法，包括步骤：
步骤S1：提供半导体基底400。
该步骤中，所述半导体基底400可以为原始或外延的半导体材料晶圆，如单晶硅/锗硅/锗或其他公知的III-V族半导体材料晶圆、带有绝缘埋层的单晶硅/锗硅/应变硅/锗/或其他公知的III-V族半导体材料晶圆（SOI/SGOI/sSOI/GOI晶圆）等，且所述原始或外延的半导体材料晶圆表面还可以包括半导体掺杂的阱区或有源区。作为优选实施例，半导体基底为硅衬底或SOI衬底。
该步骤中，如图4a所示，半导体基底400表面覆盖有二氧化硅层410，在后续工艺过程中，对半导体基底400表面起到保护作用。作为最佳实施例，二氧化硅层410表面还覆盖有氮化硅层420。二氧化硅层410和氮化硅层420的制备均采用本领域技术人员熟知的氧化及化学气相沉积工艺，在此不作赘述。
步骤S2：刻蚀在半导体基底400中形成沟槽500。
该步骤中，如图4b所示，依次刻蚀覆盖半导体基底400表面的二氧化硅层410和氮化硅层420，直至在半导体基底400中形成沟槽500，用以形成浅沟槽隔离结构。
本具体实施方式中，刻蚀形成的沟槽500为V型或U型槽，当半导体基底400为SOI衬底时，刻蚀至暴露出SOI衬底绝缘埋层，在顶层硅中形成沟槽500。
步骤S3：氧化所述沟槽500底部及侧壁形成覆盖其表面的二氧化硅薄膜430。
该步骤中，沟槽500底部及侧壁的氧化采用干氧氧化工艺，通常在常压下通入O2或N2稀释的O2，在800～1000℃高温下进行氧化形成二氧化硅薄膜430。如图4c所示，覆盖沟槽500底部及侧壁的二氧化硅薄膜430用以修复步骤S2刻蚀过程中对半导体基底400的硅损伤，同时修复沟槽500尖角，使沟槽500更为平滑，有利于后续对沟槽500的充分填充。
步骤S4：在步骤S3形成的结构表面形成线性氮化硅层440。
该步骤中，线性氮化硅层440的形成采用化学气相沉积方法实现，在600～800℃温度下通入SiH2Cl2和NH3气体，在0.2～0.4torr腔体压力下发生反应：SiH2Cl2+NH3→Si3N4+副产物，从而在步骤S3得到的结构表面，特别是凹槽500的二氧化硅薄膜430表面，沉积线性氮化硅层440。
本具体实施方式中，如图4d所示，由于氮化硅结构为一个氮原子周围连接有三个硅原子，不同于一个氧原子周围连接两个硅原子的二氧化硅结构，氮化硅为一种更致密、稳定的结构，其覆盖在沟槽结构表面，能够有效阻止后续湿法退火过程中水汽或氧气分子的扩散。
作为较佳实施例，线性氮化硅层440的厚度为
Figure BDA0000404692480000071
最优地，线性氮化硅层440厚度为
Figure BDA0000404692480000072
步骤S5：在所述线性氮化硅层440表面形成线性二氧化硅层450。
该步骤中，所形成的线性二氧化硅层450结构如图4e所示。线性二氧化硅层450的形成采用低压自由基氧化法（Low Pressure Radical Oxidation，LPRO）实现，以一定配比的氧气和氢气直接通入高温、低压的炉管，经过初级反应，产生高氧化活性的自由基（O*、H*、OH*），反应过程主要包括：H2+O2→2OH*，H2+OH*→H2O+H*，O2+H*→OH+O*，H2+O*→OH+H*，氧化活性的自由基与氮化硅反应生成二氧化硅，生成1nm的二氧化硅大约消耗0.7nm氮化硅，具体反应过程为：Si3N4+O*，OH*→SiO2+副产物。
作为较佳实施例，该步骤中，低压自由基氧化法的氧化温度为900～1000℃，炉管压力为0.1～0.35Torr，氧化生成的线性二氧化硅层450厚度为作为最佳实施例，该步骤生成的线性二氧化硅层450厚度为
Figure BDA0000404692480000074
本具体实施方式中，线性二氧化硅层450的引入，可以使后续填充过程中二氧化硅填充工艺的表面沉积变慢，也可以作为过渡层，防止湿法、干法退火过程中及退火后形成锁眼，并防止沟槽500内形成裂缝。
步骤S6：沉积二氧化硅填充层460，对沟槽500进行填充。
该步骤中，采用高深宽比（HARP）工艺对沟槽500进行填充，能够保持优良的浅沟槽隔离结构填充能力。填充后的浅沟槽隔离结构如图4f所示，此时，半导体基底400表面覆盖的二氧化硅层410厚度为A’，半导体基底400上的浅沟槽500填充后表面沟槽宽度为B’。
步骤S7：退火。
该步骤中，进一步包括：
步骤S71：湿法退火。
该步骤中，退火过程通入水汽，退火温度较低，为低温退火。作为较佳实施例，退火温度为400～800℃，较佳的，湿法退火过程在400℃环境下开始通入水汽，并以10℃/分钟升温至600～750℃，保持0～60分钟进行退火。
步骤S72：通入N2，以排除多余的水汽。
作为最佳实施例，N2通入时间为0～60分钟，该步骤中，退火温度保持不变。
步骤S73：干法退火。
该步骤中，干法退火的温度问1000～1200℃，退火过程中，持续通入N2。
作为较佳实施例，在步骤S72或/及步骤S73过程中，退火温度上升至1050℃，并保持30～60分钟。
退火后得到的浅沟槽隔离结构如图4g所示，本具体实施方式中，退火过程包括低温的湿法退火和高温的干法退火两步：低温的湿法退火过程中-OH的引入，可以使高深宽比填充工艺中的小缝隙得到愈合，后续含N2的高温干法退火，则使高深宽比工艺填充致密化。因此，退火后，半导体基底400表面覆盖的二氧化硅层410厚度为A，且A≈A’，半导体基底400上的浅沟槽500填充后表面沟槽宽度为B，且B≈B’。
需要指出的是，本具体实施方式提供的浅沟槽隔离结构制备方法，还包括后续平坦化至氮化硅层420或二氧化硅层410的平坦化过程，及清洗等常规步骤，最终得到如图4h所示的浅沟槽隔离结构。上述工艺均为本领域技术人员所熟知的加工过程，在此不作赘述。
本具体实施方式所提供的浅沟槽隔离结构制备方法中，通过氧化所述沟槽500底部及侧壁形成覆盖其表面的二氧化硅薄膜430，对沟槽500刻蚀过程中产生的硅损伤进行修复，同时修复沟槽尖角，使沟槽更平滑，有利于沟槽500的充分填充；通过在沟槽结构表面形成线性氮化硅层440，有效阻止退火过程中水汽或氧气分子的扩散；通过在线性氮化硅层440表面进一步形成作为沟槽填充过渡层的线性二氧化硅层450，使高深宽比填充工艺表面沉积变慢，防止V型或U型沟槽填充过程中由于表面沉积速度较快造成的沟槽上端边角堵塞，并有效防止退火后形成锁眼或沟槽内形成裂缝。
除此之外，致密、稳定的氮化硅层440的引入，能够阻止水汽或氧气分子的扩散，有效防止了高温湿法退火导致的硅损失，同时，氮化硅层440的引入也可以提高退火温度，从而改善高深宽比工艺过程中的填充缝隙，以获得高质量的浅沟槽隔离结构。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种浅沟槽隔离结构制备方法，包括步骤：
提供半导体基底，其表面覆盖有二氧化硅层；
刻蚀在半导体基底中形成沟槽；
氧化所述沟槽底部及侧壁形成覆盖其表面的二氧化硅薄膜；
在上述沟槽结构表面形成线性氮化硅层；
在所述线性氮化硅层表面形成线性二氧化硅层；
沉积二氧化硅填充层，对沟槽进行填充；
退火。
2.根据权利要求1所述的浅沟槽隔离结构制备方法，其特征在于，所述半导体基底表面的二氧化硅层表面，还覆盖有氮化硅层。
3.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述沟槽底部及侧壁的氧化采用干氧氧化。
4.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述线性氮化硅层采用化学气相沉积方法形成。
5.根据权利要求4所述的浅沟槽隔离结构制备方法，其特征在于，所述线性氮化硅层厚度为
Figure FDA0000404692470000011
6.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述线性二氧化硅层采用低压自由基氧化法形成。
7.根据权利要求6所述的浅沟槽隔离结构制备方法，其特征在于，所述线性二氧化硅层厚度为
Figure FDA0000404692470000012
8.根据权利要求2所述的浅沟槽隔离结构制备方法，其特征在于，所述二氧化硅填充层采用高深宽比工艺形成。
9.根据权利要求1所述的浅沟槽隔离结构制备方法，其特征在于，所述退火进一步包括步骤：
湿法退火；
干法退火。
10.根据权利要求9所述的浅沟槽隔离结构制备方法，其特征在于，所述湿法退火温度为400～800℃，所述干法退火温度为1000～1200℃。
11.根据权利要求9所述的浅沟槽隔离结构制备方法，其特征在于，所述湿法退火后、干法退火前，还包括通入N2排除多余水汽的过程。
CN201310530791.4A 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法 Pending CN103531523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310530791.4A CN103531523A (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310530791.4A CN103531523A (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Publications (1)

Publication Number Publication Date
CN103531523A true CN103531523A (zh) 2014-01-22

Family

ID=49933422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310530791.4A Pending CN103531523A (zh) 2013-10-30 2013-10-30 浅沟槽隔离结构制备方法

Country Status (1)

Country Link
CN (1) CN103531523A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN105448802A (zh) * 2014-06-09 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制作方法
CN106356281A (zh) * 2015-07-16 2017-01-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN111029295A (zh) * 2019-11-18 2020-04-17 上海集成电路研发中心有限公司 一种具有浅沟槽隔离的soi结构及制备方法
CN114758981A (zh) * 2021-01-08 2022-07-15 和舰芯片制造(苏州)股份有限公司 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461937B1 (en) * 1999-01-11 2002-10-08 Samsung Electronics Co., Ltd. Methods of forming trench isolation regions having recess-inhibiting layers therein that protect against overetching
US20040266133A1 (en) * 2003-06-30 2004-12-30 Jae-Hong Kim Method for manufacturing shallow trench isolation in semiconductor device
CN1905154A (zh) * 2005-07-28 2007-01-31 联华电子股份有限公司 次常压化学气相沉积技术形成无缝浅沟渠绝缘区域的工艺
CN101325170A (zh) * 2007-06-15 2008-12-17 中芯国际集成电路制造(上海)有限公司 动态随机存取存储器的浅沟隔离制作方法
CN101416296A (zh) * 2006-04-07 2009-04-22 应用材料股份有限公司 使膜层紧密及改善间隙填充效果的多步骤硬化膜层方法
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461937B1 (en) * 1999-01-11 2002-10-08 Samsung Electronics Co., Ltd. Methods of forming trench isolation regions having recess-inhibiting layers therein that protect against overetching
US20040266133A1 (en) * 2003-06-30 2004-12-30 Jae-Hong Kim Method for manufacturing shallow trench isolation in semiconductor device
CN1905154A (zh) * 2005-07-28 2007-01-31 联华电子股份有限公司 次常压化学气相沉积技术形成无缝浅沟渠绝缘区域的工艺
CN101416296A (zh) * 2006-04-07 2009-04-22 应用材料股份有限公司 使膜层紧密及改善间隙填充效果的多步骤硬化膜层方法
CN101325170A (zh) * 2007-06-15 2008-12-17 中芯国际集成电路制造(上海)有限公司 动态随机存取存储器的浅沟隔离制作方法
CN101515560A (zh) * 2008-02-18 2009-08-26 台湾积体电路制造股份有限公司 形成浅槽隔离区的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H.LIU等: "采用先进STI技术的45nm器件工艺研究", 《半导体制造》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448802A (zh) * 2014-06-09 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制作方法
CN105448802B (zh) * 2014-06-09 2018-05-15 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制作方法
CN104157602A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN104157602B (zh) * 2014-08-27 2019-11-22 上海华力微电子有限公司 浅沟槽隔离结构的制备方法
CN106356281A (zh) * 2015-07-16 2017-01-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN106356281B (zh) * 2015-07-16 2019-10-25 中芯国际集成电路制造(上海)有限公司 二氧化硅介电薄膜制备方法
CN111029295A (zh) * 2019-11-18 2020-04-17 上海集成电路研发中心有限公司 一种具有浅沟槽隔离的soi结构及制备方法
CN111029295B (zh) * 2019-11-18 2023-09-05 上海集成电路研发中心有限公司 一种具有浅沟槽隔离的soi结构及制备方法
CN114758981A (zh) * 2021-01-08 2022-07-15 和舰芯片制造(苏州)股份有限公司 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆

Similar Documents

Publication Publication Date Title
CN103531522B (zh) 浅沟槽隔离结构制备方法
US7947551B1 (en) Method of forming a shallow trench isolation structure
US8975155B2 (en) Method of forming a shallow trench isolation structure
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
JP2012231007A (ja) 半導体装置の製造方法
CN105244269B (zh) 一种半导体器件及其制造方法
KR100272150B1 (ko) 반도체장치의 제조방법
US6051478A (en) Method of enhancing trench edge oxide quality
CN103531523A (zh) 浅沟槽隔离结构制备方法
CN104124193A (zh) 沟槽隔离结构的形成方法
CN110867408B (zh) 沟槽的填充方法
CN104124195B (zh) 沟槽隔离结构的形成方法
US9117878B2 (en) Method for manufacturing shallow trench isolation
KR100571082B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN109755173A (zh) 形成氧化硅层的方法
JP2010263104A (ja) 半導体装置及びその製造方法
US9349814B2 (en) Gate height uniformity in semiconductor devices
CN104051245B (zh) 一种半导体器件的制备方法
US8193056B2 (en) Method of manufacturing semiconductor device
CN105719996A (zh) 半导体结构的形成方法
US20140231893A1 (en) Capacitor and preparation method thereof
TW200830457A (en) STI of a semiconductor device and fabrication method thereof
KR100619395B1 (ko) 반도체 소자 제조 방법
KR101094998B1 (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122