CN101325170A - 动态随机存取存储器的浅沟隔离制作方法 - Google Patents
动态随机存取存储器的浅沟隔离制作方法 Download PDFInfo
- Publication number
- CN101325170A CN101325170A CNA2007100420737A CN200710042073A CN101325170A CN 101325170 A CN101325170 A CN 101325170A CN A2007100420737 A CNA2007100420737 A CN A2007100420737A CN 200710042073 A CN200710042073 A CN 200710042073A CN 101325170 A CN101325170 A CN 101325170A
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- dynamic random
- silica
- isolating trough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000009413 insulation Methods 0.000 title description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 150000003376 silicon Chemical class 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012940 design transfer Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
一种用于动态随机存取存储器的浅沟隔离的制作方法，包括：在硅衬底上形成有源区域和沟槽，该沟槽的斜角为85°以上；在沟槽中形成第一氧化硅薄衬；在第一氧化硅薄衬上形成氮化硅薄衬；在氮化硅层上形成第二氧化硅薄衬；高温退火；淀积高密度等离子氧化硅。通过该方法可以在原有的基础制程基础上降低动态随机存取存储器的漏电量，从而提高保持时间(Retention time)。
Description
技术领域
本发明涉及半导体器件的制作方法，特别是涉及具有低漏电的动态随机存取存储器(DRAM)的浅沟隔离的制作方法。
背景技术
如何有效降低器件漏电流以满足不同领域的应用一直是高端CMOS制程开发所面临的重大挑战。对于动态随机存取存储器而言，其特定的工作原理决定了器件漏电流的大小对数据存储的时间至关重要，从而对最终产品的品质起到了决定性的作用。
在半导体器件线宽日益缩小以满足更快速度和更高集成度的发展趋势下，一些从前可以忽略不记的漏电流开始影响甚至主宰整个器件的漏电表现，使得相同工艺下的漏电水平在线宽缩小的同时迅速提升。就动态随机存取存储器而言，通常用刷新时间(Refresh time)或保持时间(Retentiontime)来衡量器件的漏电流大小：对于同样的产品设计和同样的工艺流程，在器件线宽为0.18微米时，保持时间为～250毫秒；当线宽缩小至0.13微米后，保持时间仅～150毫秒，削弱程度超过50％。
从制程的角度，很多因素都会引起漏电流的增加，据此对工艺参数做出适当的调整可以有效改善：[1]减小由于制程所导致的节破坏(junctiondamage)，如接触孔的过蚀刻(over etch)；[2]减小可能引起节漏电流(junction leakage)增大的离子注入剂量，如调节阈值电压的离子注入。然而，上述方法的针对性很强，并不具备普遍性。
除此以外，隔离沟槽的深度和形状对于器件间的有效隔离以及低漏电流有着不可忽视的作用。通常，为了确保后续高密度等离子体氧化硅的填充能力，要求隔离沟槽与沟槽底部内斜角不得大于85°，一般情况下保持在80～82°，如图1中4所示。当然这样的选择无疑以牺牲沟槽的电隔离能力以及漏电流能力为代价。
因此，我们应结合现有的先进技术，针对目前的一些不足之处，开发出更具普遍性的解决方案来满足业界在动态随机存取存储器领域对低漏电器件的需求。
发明内容
本发明要解决的技术问题是对浅沟隔离工艺进行一系列改进以获得低漏电的器件。为此本发明提供一种用于具有低漏电的动态随机存取存储器(DRAM)技术的浅沟隔离的制作方法。
本发明的用于动态随机存取存储器的浅沟隔离的制作方法，包括：
提供一硅衬底；
在该硅衬底上定义出有源区域，形成用于器件隔离的沟槽，其中，沟槽侧壁与沟槽底部以及有源区域表面的转角保持光滑且圆润，沟槽侧壁与沟槽底部内斜角大于或等于85°；
对沟槽侧壁进行预前清洗，确保其表面无有机杂质和自然氧化层；
在沟槽侧壁表面形成第一氧化硅薄衬；
在第一氧化硅薄衬表面形成氮化硅薄衬；
在氮化硅层上形成第二氧化硅薄衬；
高温退火；
淀积高密度等离子氧化硅，形成浅沟隔离。
根据本发明，优选在硅衬底上依次通过光刻和干法刻蚀工艺定义出有源区域，形成用于器件隔离的沟槽，其中，优选沟槽侧壁与沟槽底部内斜角大于或等于85°～90°。
根据本发明，优选通过硫酸、氢氟酸等对沟槽侧壁进行预前清洗，确保其表面无有机杂质和自然氧化层。
根据本发明，优选通过常压热氧化的工艺在沟槽侧壁表面生长形成第一氧化硅薄衬，优选第一氧化硅薄衬的厚度为90～110
根据本发明，通过低压化学气相沉积的工艺在第一氧化硅薄衬表面沉积形成氮化硅薄衬，优选氮化硅薄衬的厚度为55～65
根据本发明，通过低压化学气相沉积的工艺在氮化硅层上沉积形成第二氧化硅薄衬，优选第二氧化硅薄衬的厚度为90～110
根据本发明，优选高温退火温度为1000～1200℃，退火时间为90～150分钟。
根据本发明，高密度等离子氧化硅采用化学气相淀积方法形成。
本发明的用于动态随机存取存储器的浅沟隔离的制作方法，通过精确定义沟槽的轮廓，在确保后续高密度等离子体氧化硅的足够填充能力的前提下，最大化沟槽的电隔离能力及抑制漏电流能力；采用ONO型薄衬，借助氮化硅致密的特性有效提升离子溢出的势垒以及削弱转角处的应力集中；以高温退火作为辅助，进一步释放局部的应力集中以及对晶格在干法蚀刻过程中产生的缺陷的充分修复。综合以上三个方面的改进，在不改变其他制程工艺的前提下，能够大幅降低了整个器件的漏电流水平，从而使整个产品的保持时间(retention time)从～150毫秒提升至～300毫秒。增幅高达100％。
附图说明
图1是现有技术的方法得到的沟槽的结构示意图。
图2是本发明的方法得到的沟槽的结构示意图。
图3是表示现有技术的方法得到的动态随机存取存储器的失效位元数对测试时间的曲线图，其中，横坐标表示测试时间，纵坐标表示失效位元数。
图4是表示本发明的方法得到的动态随机存取存储器的失效位元数对测试时间的曲线图，其中，横坐标表示测试时间，纵坐标表示失效位元数。
附图标记说明
1 硅衬底
2 沟槽
3 氧化硅薄衬
4 沟槽的内斜角
21 硅衬底
22 沟槽
23第一氧化硅薄衬
24氮化硅薄衬
25第二氧化硅薄衬
26沟槽的内斜角
具体实施方式
下面通过实施例参照附图对本发明进行较为详细的介绍。
按照常规工艺，在硅衬底21上首先依次借助常压热氧化的方法生成垫氧化硅层90～110
借助低压化学气相沉积形成垫氮化硅层700～900
然后以有源区域掩模将有源区域的图案转移到光刻胶上，再以光刻胶为掩模，分别以干式刻蚀法刻蚀垫氮化硅、垫氧化硅层以及硅衬底，将有源区域图案转移到垫氮化硅层和垫氧化硅层，并去除光刻胶。
干法刻蚀形成的沟槽22，其形成深度为2200～2800
优选为2500
该沟槽的内斜角26为85～90°(即沟槽侧壁与沟槽底部所成的斜角)，优选为87°。这样的角度能带来最大化的电隔离能力及抑制漏电流能力。
然后以常压热氧化的方法，在沟槽中形成第一氧化硅薄衬层23，厚度为100再以低压化学气相沉积(LPCVD)的方法形成氮化硅薄衬层24，厚度为60
再以低压化学气相沉积的方法形成第二氧化硅薄衬层25，厚度为100
如图2所示。这样的ONO薄衬，尤其氮化硅薄衬，能够有效提升离子溢出的势垒以及削弱转角处的应力集中。
然后进行高温退火，温度为1000～1200℃，优选为1100℃，退火时间为90～150分钟，优选为120分钟。通过该退火能进一步释放局部的应力集中以及对晶格在干法蚀刻过程中产生的缺陷的充分修复。
以高密度等离子(HDP)CVD方法将氧化硅填充到沟槽中。再用化学机械研磨(CMP)方法去除多余的氧化硅，形成浅沟隔离(STI)。
因为采用了先进的高密度等离子制程，能够完成高宽比大于4.5的沟槽的填充能力。因此，即使提高沟槽的斜角，也可以确保没有空洞的存在，保证了沟槽中氧化硅的填充质量以及最终的绝缘效果。
图3和图4是现有技术的方法和本发明的方法的失效位元数对测试时间(retention time)所作曲线的对比结果：纵轴表示失效位元数(FBC：Failure Bit Count)，横轴表示测试时间。随着测试时间的增加，失效单元的个数会逐渐上升。我们定义失效位元数达到32个的时间为保持时间(retention time)。从图中可以看出现有技术的方法得到的动态随机存取存储器的保持时间是150毫秒，而在现有技术的基础制程基础上改进的本发明的方法得到的动态随机存取存储器的保持时间可以达到300毫秒。
虽然以上是通过具体实施方式对本发明进行了较为详细的说明，但这些并构成对本发明的任何限制，在不脱离本发明的构思的前提下，还可以有更多变化的实施方式。
Claims (12)
1.一种用于动态随机存取存储器的浅沟隔离的制作方法，包括：
提供一硅衬底；
在该硅衬底上定义出有源区域，形成用于器件隔离的沟槽，其中，沟槽侧壁与沟槽底部以及有源区域表面的转角保持光滑且圆润，沟槽侧壁与沟槽底部内斜角大于或等于85°；
对沟槽侧壁进行预前清洗，确保其表面无有机杂质和自然氧化层；
在沟槽侧壁表面形成第一氧化硅薄衬；
在第一氧化硅薄衬表面形成氮化硅薄衬；
在氮化硅层上形成第二氧化硅薄衬；
高温退火；
淀积高密度等离子氧化硅，形成浅沟隔离。
2.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，通过光刻和干法刻蚀工艺定义有源区域。
3.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，用硫酸、氢氟酸进行所述预清洗。
4.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，通过常压热氧化的工艺形成所述第一氧化硅薄衬。
5.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，通过低压化学气相沉积的工艺形成氮化硅薄衬。
6.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，通过低压化学气相沉积的工艺形成第二氧化硅薄衬。
7.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的沟槽侧壁与沟槽底部内斜角为85～90°。
8.根据权利要求1或4所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的第一氧化硅薄衬的厚度为
9.根据权利要求1或5所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的氮化硅薄衬的厚度为
10.根据权利要求1或6所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的第二氧化硅薄衬的厚度为
11.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的高温退火温度为1000～1200℃，退火时间为90～150分钟。
12.根据权利要求1所述的用于动态随机存取存储器的浅沟隔离的制作方法，其特征在于，所述的高密度等离子氧化硅采用化学气相淀积方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100420737A CN101325170A (zh) | 2007-06-15 | 2007-06-15 | 动态随机存取存储器的浅沟隔离制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100420737A CN101325170A (zh) | 2007-06-15 | 2007-06-15 | 动态随机存取存储器的浅沟隔离制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101325170A true CN101325170A (zh) | 2008-12-17 |
Family
ID=40188625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100420737A Pending CN101325170A (zh) | 2007-06-15 | 2007-06-15 | 动态随机存取存储器的浅沟隔离制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101325170A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315153A (zh) * | 2010-07-06 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件浅沟隔离结构的制作方法 |
| CN101996873B (zh) * | 2009-08-21 | 2012-07-18 | 中芯国际集成电路制造(上海)有限公司 | 氧化物层及包含其的闪存的栅极的制作方法 |
| CN103011048A (zh) * | 2011-09-26 | 2013-04-03 | 美格纳半导体有限公司 | 隔离结构、具有其的半导体器件及制造该隔离结构的方法 |
| CN103531523A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
| WO2021114202A1 (zh) * | 2019-12-13 | 2021-06-17 | 西安电子科技大学 | 半导体器件封装结构及其制备方法 |
-
2007
- 2007-06-15 CN CNA2007100420737A patent/CN101325170A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996873B (zh) * | 2009-08-21 | 2012-07-18 | 中芯国际集成电路制造(上海)有限公司 | 氧化物层及包含其的闪存的栅极的制作方法 |
| CN102315153A (zh) * | 2010-07-06 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件浅沟隔离结构的制作方法 |
| CN103011048A (zh) * | 2011-09-26 | 2013-04-03 | 美格纳半导体有限公司 | 隔离结构、具有其的半导体器件及制造该隔离结构的方法 |
| CN103011048B (zh) * | 2011-09-26 | 2016-04-27 | 美格纳半导体有限公司 | 隔离结构、具有其的半导体器件及制造该隔离结构的方法 |
| CN103531523A (zh) * | 2013-10-30 | 2014-01-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构制备方法 |
| WO2021114202A1 (zh) * | 2019-12-13 | 2021-06-17 | 西安电子科技大学 | 半导体器件封装结构及其制备方法 |
| US12040241B2 (en) | 2019-12-13 | 2024-07-16 | Xidian University | Package structure for semiconductor device and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7935595B2 (en) | Method for manufacturing semiconductor device | |
| US7244659B2 (en) | Integrated circuits and methods of forming a field effect transistor | |
| US7675109B2 (en) | Raised vertical channel transistor device | |
| US7598562B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20120049262A1 (en) | A dram cell structure with extended trench and a manufacturing method thereof | |
| CN101325170A (zh) | 动态随机存取存储器的浅沟隔离制作方法 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN101635271B (zh) | 一种浅沟槽隔离结构的制作方法 | |
| CN1622314A (zh) | 单一晶体管平面随机存取存储单元与其形成方法 | |
| US20050176201A1 (en) | Spacer for a split gate flash memory cell and a memory cell employing the same | |
| CN112420822B (zh) | 金属栅半导体器件及其制造方法 | |
| CN102082091A (zh) | 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法 | |
| CN101599454A (zh) | 半导体元件隔离结构及其形成方法 | |
| CN101197282A (zh) | 半导体器件及其制造方法 | |
| US6586300B1 (en) | Spacer assisted trench top isolation for vertical DRAM's | |
| CN111128854A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN101894752A (zh) | 半导体制造方法 | |
| JP2006313874A (ja) | フラッシュメモリ素子の製造方法 | |
| CN102054733A (zh) | 形成浅沟槽隔离结构的方法 | |
| US20030100156A1 (en) | Fabrication method of semiconductor device with capacitor | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| US6780737B2 (en) | Method of manufacturing semiconductor device with buried conductive lines | |
| CN115988874A (zh) | 半导体结构的制备方法、半导体结构和半导体存储器 | |
| KR100904729B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR20030043498A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20081217 |