CN103530252A - 自动校正传输频率的传输接口装置及方法 - Google Patents
自动校正传输频率的传输接口装置及方法 Download PDFInfo
- Publication number
- CN103530252A CN103530252A CN201310363487.5A CN201310363487A CN103530252A CN 103530252 A CN103530252 A CN 103530252A CN 201310363487 A CN201310363487 A CN 201310363487A CN 103530252 A CN103530252 A CN 103530252A
- Authority
- CN
- China
- Prior art keywords
- transmission frequency
- transmission
- data
- frequency
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 436
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000012545 processing Methods 0.000 claims abstract description 46
- 238000012546 transfer Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 241001269238 Data Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000008520 organization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
本发明是关于一种自动校正传输频率的传输接口装置及方法，其包含：一时脉产生单元，用以产生一工作时脉，工作时脉决定一传输频率；一数据传输单元，用以连接一主机，并依据工作时脉传输多个数据至主机或自主机接收该些数据，主机或数据传输单元侦测该些数据传输错误时，产生一错误处理；以及一控制单元，依据错误处理产生一调整讯号，并传送调整讯号至时脉产生单元，以调整工作时脉的传输频率。如此，本发明藉由错误处理得知传输频率是否在主机可接受的范围内，并依据错误处理校正传输频率。
Description
技术领域
本发明是有关于一种传输接口装置及方法，其尤指一种自动校正传输频率的传输接口装置及方法。
背景技术
由于现有的各类消费型电子装置如通讯装置、影像捕获设备、储存装置以及上网装置等，无不朝高分辨率、高画质或高储存容量等功能发展，因而需要处理大量的数字数据。而为了让用户能快速的传输大量数字数据于主机(Host)与其电子装置(Device)之间，该些消费型电子装置大多设置有较为普及的高速序列总线(Serial Bus)传输架构如通用串行总线(Universe Serial Bus)传输架构或高效能串联总线(IEEE1394)传输架构。
以通用串行总线(USB)传输架构为例，在USB2.0版中主机端对通用串行总线装置的接口通信协议对低速(low speed)、全速(full speed)及高速(high speed)状态下的使用频率具有严格的规范，以对应不同的应用，如在低速状态下主机的数据串行(data stream)的数据率规格(data rate specification)为1.5MHz±1.5%，应用在键盘、鼠标等，在全速状态下，通用串行总线主机的数据串行的数据率规格为12MHz±0.25%，应用在声音及麦克风等，在高速状态下，主机的数据串行的数据率规格为480MHz±0.05%，应用在视讯和成像(imaging)等。
此外，由于通用串行总线(USB)传输架构中分为多个数据传输阶段，每一个数据传输阶段中，主机可以容许接收数据的接收频率范围也不太相同，例如通用串行总线(USB)传输架构大致可以分为三个数据传输阶段，其分别为一装置辨识阶段、一装置设定阶段与一数据传输阶段。主机在每一阶段中所容许接收数据的接收频率范围不太相同，其中，以在数据传输阶段所能容许接收数据的接收频率误差范围最小，其因为要进行大量的数据传输，所以接收频率范围要准确才能避免数据传输错误。因此，习知通用串行总线装置的频率源大多采用石英振荡器、共振振荡器或者再加上以数字锁相回路(DPLL)锁频的方式产生一准确的频率讯号。
如图1所示，其为习知通用串行总线装置的接口数据传输架构图，其包含一主机10以及一通用串行总线装置12，主机10及通用串行总线装置12透过两者之间的通用串行总线接口相互连接并进行讯号传输，然而，通用串行总线接口要求的传输讯号频率的精确度要高，因此习知通用串行总线装置使用一石英振荡器121连接在其通用串行总线装置12的控制芯片，以产生频率(Clock)作为通用串行总线装置12的工作时脉，但是使用外接石英振荡器121不仅使制作成本提高，且石英振荡器121的频率频率是固定的，因此与主机10传送的讯号相比，会有产生误差的可能性。
而为了解决以上问题，业者整合通用串行总线装置的控制芯片的内部电阻及电容产生一电阻电容(RC)振荡器做为通用串行总线装置的频率源，使通用串行总线装置的频率源被包含在通用串行总线装置的控制芯片内部。然而，由于制程的变异，该电阻电容振荡器的频率约有±25%的误差，无法达到通用串行总线驱动器协议的规范。
因此，本发明针对上述问题提供了一种藉由当传输接口装置与主机间的频率不兼容时，主机所传送的错误处理或装置自接收数据中检测出错误产生的错误处理进行重新设定与调整传输接口装置的频率，直到传输接口装置的频率落在频率范围内的自动校正传输频率的传输接口装置及方法。
发明内容
本发明的一目的，在于提供一种自动校正传输频率的传输接口装置及方法，藉由主机所传送的错误处理或装置端接受的数据错误与否判断传输接口装置与主机间的频率是否兼容，并依据错误处理重置传输接口装置后，调整工作时脉的传输频率至主机可接受的频率范围内。
本发明的一目的，在于提供一种自动校正传输频率的传输接口装置及方法，藉由在传输接口装置与主机间的沟通分为多个阶段，在各个阶段中逐渐提升所传输的数据量，以逐渐增加校正工作时脉的传输频率的精准度。
为了达到上述所指称的各目的与功效，本发明系揭示了一种自动校正传输频率的传输接口装置，其包含：一时脉产生单元，用以产生一工作时脉，工作时脉决定一传输频率；一数据传输单元，用以连接一主机，并依据工作时脉传输多个数据至主机，或主机依据工作时脉传输该些数据至数据传输单元，主机或数据传输单元侦测该些数据传输错误时，主机或数据传输单元产生一错误处理；以及一控制单元，依据错误处理产生一调整讯号，并传送调整讯号至时脉产生单元，以调整工作时脉的传输频率。
本发明更揭示了一种自动校正传输频率的方法，其步骤包含：产生一工作时脉，并依据工作时脉传输多个数据至一主机或自主机接收该些数据，工作时脉决定一传输频率；主机或一数据传输单元侦测该些数据传输错误时，主机或数据传输单元产生一错误处理；以及依据该错误处理产生一调整讯号，并依据调整讯号调整工作时脉的传输频率。
实施本发明产生的有益效果是：本发明的自动校正传输频率的传输接口装置及方法，藉由侦测传输接口装置与主机间的传输状态，以得知传输接口装置的工作时脉的频率是否在主机可接受的频率范围内，若工作时脉的频率不在频率范围内，则主机或传输接口装置本身产生错误处理，而传输接口装置则依据错误处理逐渐调整工作时脉的频率，直到传输状态为正常而主机或传输接口装置不传送错误处理，亦即主机或传输接口装置无侦测出数据接收错误，以精确校正传输接口装置的传输频率至所连接的主机可兼容的范围内，且不需其他电路或石英振荡器，因此亦可节省电路面积与成本。
附图说明
图1为习知通用串行总线装置的接口数据传输架构图；
图2为本发明的自动校正传输频率的传输接口装置的电路方块图；
图3为本发明的自动校正传输频率的方法的流程图；
图4为本发明的传输沟通的流程图；
图5为本发明的第一实施例的自动校正传输频率的方法的频率示意图；
图6为本发明的第二实施例的自动校正传输频率的方法的频率示意图；以及
图7为本发明的第三实施例的自动校正传输频率的方法的频率示意图。
【图号对照说明】
| 10、30 | 主机 |
| 12 | 通用串行总线装置 |
| 121 | 石英振荡器 |
| 20 | 传输接口装置 |
| 22 | 时脉产生单元 |
| 24 | 数据传输单元 |
| 26 | 控制单元 |
| 32 | 主机数据传输单元 |
| ADS | 调整讯号 |
| CLK | 工作时脉 |
| Data | 数据 |
| EH | 错误处理 |
| S1、S2、S3、S4、S5、S6、S8、S10、S12 | 步骤 |
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。
请参阅图2，其为本发明的自动校正传输频率的传输接口装置的电路方块图。如图所示，传输接口装置20包含一时脉产生单元22、一数据传输单元24以及一控制单元26。时脉产生单元22用以产生一工作时脉CLK，工作时脉CLK决定一传输频率，此传输频率即为工作时脉CLK的频率。数据传输单元24耦接时脉产生单元22，其用以连接一主机30的一主机数据传输单元32，并依据工作时脉CLK的传输频率经由数据传输单元32传输多个数据Data至主机30，或透过数据传输单元24自主机30接收该些数据Data，当主机30或数据传输单元24侦测该些数据Data传输错误时，主机30或数据传输单元24会产生一错误处理（Error Handling）EH，而主机30侦测该些数据Data传输错误时，是先将错误处理EH传送至数据传输单元24。控制单元26耦接时脉产生单元22与数据传输单元24，并经由数据传输单元24接收错误处理EH，且依据错误处理EH传送一调整讯号ADS至时脉产生单元22，以调整时脉产生单元22产生的工作时脉CLK的传输频率。
其中，传输接口装置20为一个人计算机接口(PCI)、序列先进技术附件接口(SATA)、通用串行总线接口(USB)、序列器/解除序列器(SerDes)或高效能串联总线(IEEE1394)，但不以此为限。
请一并参阅图3，其为本发明的自动校正传输频率的方法的流程图。首先，执行步骤S1，在正常传输状态时，时脉产生单元22产生工作时脉CLK，而数据传输单元24依据工作时脉CLK的传输频率传输该些数据Data至主机30，或依据工作时脉CLK的传输频率接收来自主机30的该些数据Data。接着执行步骤S3，主机30或数据传输单元24侦测并判断该些数据Data是否为传输错误，若无传输错误则回到步骤S1，若为传输错误则主机30传送错误处理EH至数据传输单元24，或数据传输单元24本身产生错误处理EH，并进行步骤S5。其中，若进行步骤S1时为数据传输单元24接受来自主机的该些数据Data的情况，则数据传输单元24可根据所接收的该些数据Data正确与否而判断是否为传输错误，若无传输错误则回到步骤S1，若为传输错误则进行步骤S5。于步骤S5中，控制单元26依据错误处理EH产生调整讯号ADS，以调整时脉产生单元22产生的工作时脉的传输频率后回到步骤S1。
此外，由于一般主机端接收越大量的数据时，可接受的传输频率的误差值则越小，因此本发明藉由在主机30与传输接口装置20之间传输沟通时包含三个阶段，一装置辨识阶段、一装置设定阶段与一数据传输阶段，而在上述三个阶段中，主机30要求其与数据传输单元24之间传输的该些数据Data的数据量有逐渐递增的趋势，以逐渐提升校正工作时脉CLK的传输频率的精准度。
其中，主机30与数据传输单元24之间，于上述装置辨识阶段、装置设定阶段与数据传输阶段时，所传输的数据Data的数据量的大小为：装置辨识阶段小于装置设定阶段，装置设定阶段小于数据传输阶段。而主机30于上述装置辨识阶段时具有对应所接收的数据量的一第一传输频率范围，于装置设定阶段时具有一第二传输频率范围，于数据传输阶段时具有一第三传输频率范围。第三传输频率范围小于第二传输频率范围，第二接收频率范围小于第一传输频率范围。
上述装置辨识阶段、装置设定阶段与数据传输阶段的说明请一并参阅图4，其为本发明的传输沟通的流程图。如图所示，当传输接口装置20连接至主机30(步骤S2)后，进入装置辨识阶段(步骤S4)。于装置辨识阶段时，数据传输单元24会先依据此时的工作时脉CLK的传输频率仅传输辨识装置所需的数据量的该些数据Data，而主机30依据所接收到的该些数据Data的传输状态判断该些数据Data是否传输错误，若为传输错误则表示此时的传输频率不在主机30的第一传输频率范围内，使主机30传送错误处理EH至数据传输单元24；或者，在装置辨识阶段时，主机30依据此时的工作时脉CLK的传输频率传输辨识装置所需的数据量的该些数据Data至数据传输单元24，而数据传输单元24自接收该些数据Data中侦测是否传输错误，若传输错误时数据传输单元24产生错误处理EH，并对控制单元26发出错误处理EH。
控制单元26则经由数据传输单元24接收到错误处理EH，并依据错误处理EH重置传输接口装置20(步骤S6)后，调整时脉产生单元22产生的工作时脉CLK的传输频率，调整完传输频率后再回到装置辨识阶段(步骤S4)持续上述步骤，直到该些数据Data的传输状态不为错误，也就是传输频率落在第一传输频率范围内时，则执行装置设定阶段(步骤S8)。
于装置设定阶段(步骤S8)时，数据传输单元24会依据此时的工作时脉CLK的传输频率传输该些数据Data，于此阶段中所传输的该些数据Data的数据量较前一阶段大，因此所需传输频率的精准度需更高，也就是主机30的第二传输频率范围更小。相同于前一阶段，主机30依据该些数据Data的传输状态判断该些数据Data是否传输错误或数据传输单元24根据接收到的该些数据Data的内容侦测是否出现传输错误，若为传输错误则表示此时的传输频率不在第二传输频率范围内，使主机30或数据传输单元24产生错误处理EH，控制单元26则依据错误处理EH重置传输接口装置20回到装置辨识阶段(步骤S4)后，调整工作时脉CLK的传输频率，并重复上述步骤S4至S8，直到传输频率落在第二传输频率范围内时，则执行数据传输阶段(步骤S10、S12)。
数据传输阶段可分为传输短数据(步骤S10)与传输长数据(步骤S12)，但本发明不仅限于此，于数据传输阶段中，亦可仅有传输短数据或传输长数据其中的一步骤。通过装置设定阶段进入数据传输阶段后，先进行步骤S10，数据传输单元24依据此时的工作时脉CLK的传输频率传输数据长度较短的该些数据Data至主机30，或主机30依据此时的工作时脉CLK的传输频率传输该些数据Data至数据传输单元24，相同于先前的该些阶段，若为数据传输单元24发送该些数据Data的情况，主机30判断该些数据Data是否传输错误，若为数据传输单元24接收该些数据Data的情况，则数据传输单元24侦测该些数据Data是否出现传输错误；若为传输错误，则表示此时的传输频率不在第三传输频率范围内，若为数据传输单元24发送该些数据Data的情况，使主机30产生错误处理EH，若为数据传输单元24接收该些数据Data的情况，使数据传输单元24产生错误处理EH，控制单元26则依据错误处理EH重置传输接口装置20回到装置辨识阶段(步骤S4)后，调整工作时脉CLK的传输频率，并重复上述步骤S4、S8至S10，直到传输频率落在第三传输频率范围内时，则进行传输长数据(步骤S12)。
进行传输长数据(步骤S12)时，相同于步骤S10，数据传输单元24或主机30依据此时的工作时脉CLK的传输频率传输数据长度较长的该些数据Data，若数据传输单元24或主机30判断该些数据Data的传输状态为传输错误时，亦表示此时的传输频率不在第三传输频率范围内，使数据传输单元24或主机30产生错误处理EH，控制单元26则依据错误处理EH重置传输接口装置20回到装置辨识阶段(步骤S4)后，调整工作时脉CLK的传输频率，并重复上述步骤S4、S8、S10至S12，直到传输频率落在第三传输频率范围内时，即通过三个阶段的频率校正。
此外，请一并参阅第5、6与7图，图5为本发明的第一实施例的自动校正传输频率的方法的频率示意图，图6为本发明的第二实施例的自动校正传输频率的方法的频率示意图，图7为本发明的第三实施例的自动校正传输频率的方法的频率示意图。本发明于前述装置辨识阶段、装置设定阶段与数据传输阶段中，更可利用调整、运算的方式得到工作时脉CLK的最佳传输频率，而由于上述三个阶段的调整、运算方式皆相同，所以在此仅以装置辨识阶段做说明，而以下所述的频率值仅为举例，并不限定本发明的范围。
如图5所示，进入装置辨识阶段后，由于在起始时间时的工作时脉CLK的频率高于第一接收频率范围，因此数据传输单元24或主机30依据所接收到的该些数据Data的传输状态产生错误处理EH，使控制单元26调低工作时脉CLK的传输频率，并持续上述步骤直到工作时脉CLK的传输频率落入第一传输频率范围，使数据传输单元24或主机30不传送错误处理EH时，则控制单元26判断此时的频率为第一传输频率范围的上限，接着，控制单元26持续控制工作时脉CLK的传输频率降低，直到工作时脉CLK的传输频率低于第一传输频率范围，使数据传输单元24或主机30传送错误处理EH时，则控制单元26判断此时的频率为第一接收频率范围的下限。接着，控制单元26计算第一传输频率范围的上限12.03MHz与下限11.97MHz的中间值，以得知最佳传输频率为12MHz，并控制工作时脉CLK的传输频率至12MHz。
如图6所示，本实施例与第一实施例的差异在于，本实施例在起始时间时的工作时脉CLK的频率是低于第一传输频率范围，所以控制单元26是调高工作时脉CLK的传输频率，直到工作时脉CLK的传输频率落入第一传输频率范围，使数据传输单元24或主机30不传送错误处理EH时，则控制单元26判断此时的频率为第一传输频率范围的下限，接着，控制单元26持续控制工作时脉CLK的传输频率上升，直到工作时脉CLK的传输频率高于第一传输频率范围，使数据传输单元24或主机30传送错误处理EH时，则控制单元26判断此时的频率为第一传输频率范围的上限。接着，控制单元26计算第一传输频率范围的上限12.03MHz与下限11.97MHz的中间值，以得知最佳传输频率为12MHz，并控制工作时脉CLK的传输频率至12MHz。
由上述第5、6图中可知，当工作时脉CLK的频率进入第一传输频率范围内时，控制单元26控制工作时脉CLK的频率上升或降低的幅度较小，而于未进入第一传输频率范围前，控制单元26控制工作时脉CLK的频率上升或降低的幅度较大，使得在第一传输频率范围外时，可快速找到第一传输频率范围，而在第一传输频率范围内时，可精确的找到第一传输频率范围的上限与下限。
另外，当一开始的工作时脉CLK的频率不在第一传输频率范围内时，本发明更可藉由大幅度的调高或调低工作时脉CLK的频率，以确定工作时脉CLK的频率是在第一传输频率范围的上方或下方，若先调高工作时脉CLK的频率数次后并无找到第一传输频率范围时，则判断工作时脉CLK的频率是在第一传输频率范围的上方。例如在第一实施例(图5)中，可先调高工作时脉CLK的频率三次，即确定工作时脉CLK的频率是在第一传输频率范围的上方，接着再如图中所示调低工作时脉CLK的频率以找出第一传输频率范围。而在第二实施例中，由于先调高工作时脉CLK的频率即找到第一接收频率范围的下限，因此不用再调低工作时脉CLK的频率。
如图7所示，本实施例与第一、第二实施例的差异在于，本实施例的工作时脉CLK的频率于起始时，即在第一传输频率范围内，因此，仅需逐渐调低工作时脉CLK的频率以找出第一传输频率范围的下限，与逐渐调高工作时脉CLK的频率以找出第一传输频率范围的上限，并计算出最佳传输频率，且调高或调低的先后顺序并无限定，而其余控制、调整、运算的方式皆相同于第一、第二实施例，所以不再赘述。
此外，本发明的装置辨识阶段、装置设定阶段与数据传输阶段皆可以上述的调整、运算方式取得各个阶段中的最佳传输频率，但不限定在每个阶段中皆必须有上述调整、运算的方式，亦可仅在数据传输阶段运用上述方式，以校正工作时脉CLK的频率。
综上所述，本发明的自动校正传输频率的传输接口装置及方法，藉由侦测传输接口装置与主机间的传输状态，以得知传输接口装置的工作时脉的频率是否在主机可接受的频率范围内，若工作时脉的频率不在频率范围内，则主机或传输接口装置本身产生错误处理，而传输接口装置则依据错误处理逐渐调整工作时脉的频率，直到传输状态为正常而主机或传输接口装置不传送错误处理，亦即主机或传输接口装置无侦测出数据接收错误，以精确校正传输接口装置的传输频率至所连接的主机可兼容的范围内，且不需其他电路或石英振荡器，因此亦可节省电路面积与成本。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
Claims (15)
1.一种自动校正传输频率的传输接口装置，其特征在于，其包含：
一时脉产生单元，用以产生一工作时脉，该工作时脉决定一传输频率；
一数据传输单元，用以连接一主机，并依据该工作时脉传输多个数据至该主机，或该主机依据该工作时脉传输该些数据至该数据传输单元，该主机或该数据传输单元侦测该些数据传输错误时，该主机或该数据传输单元产生一错误处理；以及
一控制单元，依据该错误处理产生一调整讯号，并传送该调整讯号至该时脉产生单元，以调整该工作时脉的该传输频率。
2.如权利要求1所述的传输接口装置，其特征在于，其中该主机与该数据传输单元之间传输沟通包含一装置辨识阶段、一装置设定阶段与一数据传输阶段，该主机于该装置辨识阶段、该装置设定阶段与该数据传输阶段各具有一第一传输频率范围、一第二传输频率范围与一第三传输频率范围。
3.如权利要求2所述的传输接口装置，其特征在于，其中当该主机或该数据传输单元于该装置辨识阶段，侦测该些数据的该传输频率超出该第一传输频率范围时，产生该错误处理；当该主机或该数据传输单元于该装置设定阶段，侦测该些数据的该传输频率超出该第二传输频率范围时，产生该错误处理；当该主机或该数据传输单元于该数据传输阶段，侦测该些数据的该传输频率超出该第三传输频率范围时，产生该错误处理。
4.如权利要求2所述的传输接口装置，其特征在于，其中该第三传输频率范围小于该第二传输频率范围，该第二传输频率范围小于该第一传输频率范围。
5.如权利要求2所述的传输接口装置，其特征在于，其中当该传输频率低于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围时，该控制单元持续调高该工作时脉的该传输频率直到该主机无产生与该数据传输单元该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，并持续调高该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，该控制单元运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
6.如权利要求2所述的传输接口装置，其特征在于，其中当该传输频率高于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围时，该控制单元持续调低该工作时脉的该传输频率直到该主机与该数据传输单元无产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，并持续调低该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，该控制单元运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
7.如权利要求2所述的传输接口装置，其特征在于，其中当该传输频率位于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围内时，该控制单元持续调高该工作时脉的该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，并持续调低该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，该控制单元运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
8.一种自动校正传输频率的方法，应用于一传输接口装置，其特征在于，其步骤包含：
产生一工作时脉，并依据该工作时脉传输多个数据至一主机或自该主机接收该些数据，该工作时脉决定一传输频率；
该主机或一数据传输单元侦测该些数据传输错误时，该主机或该数据传输单元产生一错误处理；以及
依据该错误处理产生一调整讯号，并依据该调整讯号调整该工作时脉的该传输频率。
9.如权利要求8所述的方法，其特征在于，其中该主机与该传输接口装置之间传输沟通包含一装置辨识阶段、一装置设定阶段与一数据传输阶段，该主机于该装置辨识阶段、该装置设定阶段与该数据传输阶段各具有一第一传输频率范围、一第二传输频率范围与一第三传输频率范围。
10.如权利要求9所述的方法，其特征在于，其中当该主机于该装置辨识阶段，侦测该些数据的该传输频率超出该第一传输频率范围时，产生该错误处理；当该主机于该装置设定阶段，侦测该些数据的该传输频率超出该第二传输频率范围时，产生该错误处理；当该主机于该数据传输阶段，侦测该些数据的该传输频率超出该第三传输频率范围时，产生该错误处理。
11.如权利要求9所述的方法，其特征在于，其中当该数据传输单元于该装置辨识阶段，侦测该些数据的该传输频率超出该第一传输频率范围时，产生该错误处理；当该数据传输单元于该装置设定阶段，侦测该些数据的该传输频率超出该第二传输频率范围时，产生该错误处理；当该数据传输单元于该数据传输阶段，侦测该些数据的该传输频率超出该第三传输频率范围时，产生该错误处理。
12.如权利要求9所述的方法，其特征在于，其中该第三传输频率范围小于该第二传输频率范围，该第二传输频率范围小于该第一传输频率范围。
13.如权利要求9所述的方法，其特征在于，其中当该传输频率低于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围时，持续调高该工作时脉的该传输频率直到该主机与该数据传输单元无产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，并持续调高该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，且运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
14.如权利要求9所述的方法，其特征在于，其中当该传输频率高于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围时，持续调低该工作时脉的该传输频率直到该主机与该数据传输单元无产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，并持续调低该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，且运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
15.如权利要求9所述的方法，其特征在于，其中当该传输频率位于该第一传输频率范围、该第二传输频率范围或该第三传输频率范围内时，持续调高该工作时脉的该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限，并持续调低该传输频率直到该主机或该数据传输单元产生该错误处理，以找出该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的下限，且运算该第一传输频率范围、该第二传输频率范围或该第三传输频率范围的上限与下限的中间值作为该工作时脉的该传输频率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261714804P | 2012-10-17 | 2012-10-17 | |
| US61/714,804 | 2012-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103530252A true CN103530252A (zh) | 2014-01-22 |
| CN103530252B CN103530252B (zh) | 2016-08-10 |
Family
ID=49932277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310363487.5A Expired - Fee Related CN103530252B (zh) | 2012-10-17 | 2013-08-20 | 自动校正传输频率的传输接口装置及方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9184868B2 (zh) |
| JP (1) | JP5805158B2 (zh) |
| KR (1) | KR101581506B1 (zh) |
| CN (1) | CN103530252B (zh) |
| TW (1) | TWI522772B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104850527A (zh) * | 2015-06-12 | 2015-08-19 | 中国电子科技集团公司第四十七研究所 | 通讯协议处理器 |
| CN110753255A (zh) * | 2018-07-24 | 2020-02-04 | 扬智科技股份有限公司 | 传输串流接收装置及其时钟频率设定方法 |
| CN112822371A (zh) * | 2021-01-13 | 2021-05-18 | Oppo广东移动通信有限公司 | 图像处理芯片、应用处理芯片、数据统计***及方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI546654B (zh) * | 2014-01-29 | 2016-08-21 | 群暉科技股份有限公司 | 電子裝置以及電子裝置的操作方法 |
| KR102285789B1 (ko) * | 2014-07-01 | 2021-08-04 | 삼성전자 주식회사 | 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법 |
| TWI545419B (zh) | 2015-05-08 | 2016-08-11 | 偉詮電子股份有限公司 | 自動校正非晶體振盪器之時脈之裝置及其方法 |
| TWI675280B (zh) | 2018-10-25 | 2019-10-21 | 新唐科技股份有限公司 | 時脈產生電路及其時脈調整方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100122106A1 (en) * | 2008-11-11 | 2010-05-13 | Genesys Logic, Inc. | Serial bus clock frequency calibration system and method thereof |
| CN102265237A (zh) * | 2008-08-21 | 2011-11-30 | 克罗诺洛吉克有限公司 | 同步和计时方法及设备 |
| CN102346499A (zh) * | 2010-07-23 | 2012-02-08 | 创惟科技股份有限公司 | 串行总线时钟脉冲频率校准***及其方法 |
| CN102576342A (zh) * | 2009-09-09 | 2012-07-11 | 先进微装置公司 | 错误侦测为基础的内存写入时序调整 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0263233A (ja) * | 1988-08-30 | 1990-03-02 | Yaskawa Electric Mfg Co Ltd | シリアル通信装置 |
| JPH0926894A (ja) * | 1995-07-11 | 1997-01-28 | Ricoh Co Ltd | Ｃｐｕ制御による電子回路装置 |
| JP2004064616A (ja) * | 2002-07-31 | 2004-02-26 | Sharp Corp | ボーレート設定方法、ボーレート設定プログラム、可読記録媒体、通信システムおよび通信方法 |
| JP2005208811A (ja) * | 2004-01-21 | 2005-08-04 | Canon Inc | データ転送装置、データ転送方法、及び記録システム |
-
2013
- 2013-08-14 TW TW102129212A patent/TWI522772B/zh not_active IP Right Cessation
- 2013-08-20 CN CN201310363487.5A patent/CN103530252B/zh not_active Expired - Fee Related
- 2013-09-17 JP JP2013192102A patent/JP5805158B2/ja not_active Expired - Fee Related
- 2013-09-25 US US14/036,305 patent/US9184868B2/en not_active Expired - Fee Related
- 2013-10-17 KR KR1020130123785A patent/KR101581506B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102265237A (zh) * | 2008-08-21 | 2011-11-30 | 克罗诺洛吉克有限公司 | 同步和计时方法及设备 |
| US20100122106A1 (en) * | 2008-11-11 | 2010-05-13 | Genesys Logic, Inc. | Serial bus clock frequency calibration system and method thereof |
| CN102576342A (zh) * | 2009-09-09 | 2012-07-11 | 先进微装置公司 | 错误侦测为基础的内存写入时序调整 |
| CN102346499A (zh) * | 2010-07-23 | 2012-02-08 | 创惟科技股份有限公司 | 串行总线时钟脉冲频率校准***及其方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104850527A (zh) * | 2015-06-12 | 2015-08-19 | 中国电子科技集团公司第四十七研究所 | 通讯协议处理器 |
| CN104850527B (zh) * | 2015-06-12 | 2017-11-03 | 中国电子科技集团公司第四十七研究所 | 通讯协议处理器 |
| CN110753255A (zh) * | 2018-07-24 | 2020-02-04 | 扬智科技股份有限公司 | 传输串流接收装置及其时钟频率设定方法 |
| CN112822371A (zh) * | 2021-01-13 | 2021-05-18 | Oppo广东移动通信有限公司 | 图像处理芯片、应用处理芯片、数据统计***及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5805158B2 (ja) | 2015-11-04 |
| KR101581506B1 (ko) | 2015-12-30 |
| CN103530252B (zh) | 2016-08-10 |
| US9184868B2 (en) | 2015-11-10 |
| TW201416820A (zh) | 2014-05-01 |
| JP2014081923A (ja) | 2014-05-08 |
| TWI522772B (zh) | 2016-02-21 |
| KR20140049488A (ko) | 2014-04-25 |
| US20140105321A1 (en) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103530252A (zh) | 自动校正传输频率的传输接口装置及方法 | |
| EP1950668B1 (en) | Controlling the timing of a state transition of a serial data line in an I2C Controller | |
| US8176227B2 (en) | Method and system for high-speed detection handshake in universal serial bus based data communication system | |
| US8363771B2 (en) | Transmission device, receiving device and communication system | |
| CN104378321B (zh) | 自适应均衡参数调整、传输性能测试的集成方法和电路 | |
| US7796719B2 (en) | Signal detection apparatus and method thereof | |
| CN109426299B (zh) | 传感器装置及其方法 | |
| JP2008539499A (ja) | ダイナミックｉ２ｃスレーブデバイスアドレスデコーダ | |
| US20080195770A1 (en) | Usb device and mode detecting method thereof | |
| US10313100B2 (en) | Method and apparatus for automatic skew compensation | |
| EP2642664B1 (en) | Synchronization apparatus and field device | |
| CN104679708A (zh) | 通用串行总线装置及所应用的频率校正方法 | |
| CN103312636A (zh) | 信息处理装置、串行通信***和装置以及通信初始化方法 | |
| CN105701038B (zh) | 一种级联芯片启动方法及相关装置 | |
| CN106851183B (zh) | 基于fpga的多路视频处理***及其方法 | |
| CN103149970A (zh) | 时钟校准的方法和*** | |
| US20120008938A1 (en) | Data Transmission Systems and Methods | |
| WO2021150653A1 (en) | Eusb2 to usb 2.0 data transmission with surplus sync bits | |
| CN111949589A (zh) | 一种时钟控制方法、装置、设备及存储介质 | |
| TWI437821B (zh) | 用以調校傳輸介面之驅動電流的方法以及相關裝置 | |
| CN214311726U (zh) | 一种用于原型验证的适配板 | |
| TW201810059A (zh) | 主控元件以及資料傳輸方法 | |
| US11055255B2 (en) | Interface connection apparatus and method | |
| TW201807591A (zh) | 通用串列匯流排時脈頻率調整裝置及調整方法 | |
| CN113835334B (zh) | 一种多模块产品内部低精度时钟的校准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: HUIYONG TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: SITRONIX TECHNOLOGY CO., LTD. Effective date: 20140430 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: Taiwan Taipei City Lake Road China section of No. 308 5 floor of Applicant after: Q-Silicon Technologies Corp. Address before: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 11 Building 1 Applicant before: SITRONIX TECHNOLOGY Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180622 Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 11 Building 1 Patentee after: SITRONIX TECHNOLOGY Corp. Address before: Taiwan Taipei City Lake Road China section of No. 308 5 floor of Patentee before: Q-Silicon Technologies Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160810 |