JP2014081923A - 伝送周波数自動校正の伝送インタフェース装置及び方法 - Google Patents

伝送周波数自動校正の伝送インタフェース装置及び方法 Download PDF

Info

Publication number
JP2014081923A
JP2014081923A JP2013192102A JP2013192102A JP2014081923A JP 2014081923 A JP2014081923 A JP 2014081923A JP 2013192102 A JP2013192102 A JP 2013192102A JP 2013192102 A JP2013192102 A JP 2013192102A JP 2014081923 A JP2014081923 A JP 2014081923A
Authority
JP
Japan
Prior art keywords
transmission frequency
transmission
frequency range
data
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192102A
Other languages
English (en)
Other versions
JP5805158B2 (ja
Inventor
Seichu Yo
政忠 葉
Chun-Chi Yeh
俊祺 葉
Chih-Te Hung
志徳 洪
Sheng-Shun Lin
聖勳 林
Wei-Chia Su
▲うぇ▼迦 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of JP2014081923A publication Critical patent/JP2014081923A/ja
Application granted granted Critical
Publication of JP5805158B2 publication Critical patent/JP5805158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0004Initialisation of the receiver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

【課題】伝送周波数自動校正の伝送インタフェース装置及び方法の提供。
【解決手段】本発明は一種の伝送周波数自動校正の伝送インタフェース装置及び方法に係り、それは、伝送周波数を決定する作業クロックを発生するためのクロック発生ユニットと、データ伝送ユニットであって、ホストと接続されて該作業クロックにより複数のデータを該ホストに伝送するか或いは該ホストよりこれらデータを受け取り、該ホスト或いは該データ伝送ユニットはこれらのデータの伝送エラーを検出すると、エラー処理を行う、上記データ伝送ユニットと、コントロールユニットであって、該エラー処理により調整信号を発生し、並びに該調整信号を該クロック発生ユニットに伝送することで、作業クロックの伝送周波数を調整する、上記コントロールユニットと、を包含する。これにより、本発明はエラー処理により伝送周波数がホストが許容できる範囲内にあるか否かを知ることができ、並びにエラー処理に基づき伝送周波数を校正する。
【選択図】図2

Description

本発明は一種の伝送インタフェース装置及び方法に係り、特に一種の伝送周波数自動校正の伝送インタフェース装置及び方法に関する。
現在ある各種の消費型デバイス、たとえば通信装置、画像キャプチャユニット、保存装置及びウェブ装置は、高解像度、高画質、或いは高い保存容量等の性能に向けて発展しないものはなく、このため、大量のデジタルデータを処理しなければならない。使用者がスピーディーに大量のデジタルデータをホスト(Host)とそのデバイス(Device)の間で伝送できるようにするため、これらの消費型デバイスのほとんどには、比較的普及している高速シリアルバス(Serial Bus)伝送構造たとえばUSB(Universe Serial Bus)伝送構造或いは高性能シリアルバス(IEEE1394)伝送構造が設置されている。
USB伝送構造を例にすると、USB2.0バージョン中、ホスト側対USB装置のインタフェース通信協定は、ロースピード(low speed)、フルスピード全速(full speed)、ハイスピード(high speed)状態での使用周波数に対して厳格な規範があり、これにより異なる応用に対応し、たとえば、ロースピード状態でのホストのデータストリーム(data stream)のデータレート規格(data rate specification)は、1.5MHz±1.5%とされ、キーボード、マウス等に応用され、フルスピード状態では、USBホストのデータストリームのデータレート規格は12MHz±0.25%とされ、オーディオ及びマイクロホン等に応用され、ハイスピード状態では、ホストのデータストリームのデータレート規格は、480MHz±0.05%とされ、ビデオ及びイメージング(imaging)に応用される。
このほか、USB伝送構造は複数のデータ伝送ステップに分けられ、各データ伝送ステップにおいて、ホストが受信許容するデータの受信周波数範囲は同じではなく、たとえば、USB伝送構造は大きく三つのデータ伝送ステップに分けられ、それは、それぞれ、デバイス識別ステップ、デバイス設定ステップ、及びデータ伝送ステップとされる。そのうち、データ伝送ステップ中で受信許容されるデータの受信周波数範囲は、同じでなく、そのうち、データ伝送ステップで受信許容されるデータの受信周波数誤差範囲が最小であり、それは、大量のデータ伝送を行う必要があるために、受信周波数誤差範囲が正確でなければ、データ伝送エラーを防止できないためである。これにより、周知のUSBデバイスの周波数ソースはほとんどが石英オシレータ、共振オシレータを採用するか或いはさらにデジタル位相同期回路(DPLL)による周波数ロックの方式を加えることで、正確な周波数信号を発生している。
図1を参照されたい。それは周知のUSBデバイスのインタフェースデータ伝送構造図であり、それは、ホスト10及びUSBデバイス12を包含する。ホスト10及びUSBデバイス12は、両者の間のUSBインタフェースを介して相互に接続され、並びに信号伝送を実行する。しかし、USBインタフェースが要求する信号伝送周波数の正確度は高くなければならず、これにより、周知のUSBデバイスは石英オシレータ121を使用してそのUSBデバイス12のコントロールチップに接続し、クロック(Clock)を発生してUSBデバイス12の作業周波数とする。しかし、外接の石英オシレータ121の使用は、製造コストをアップするのみならず、石英オシレータ121のクロック周波数は固定されているため、ホスト10が伝送する信号と較べると、誤差の可能性を有し得る。
以上の問題を解決するため、業者はUSBデバイスのコントロールチップの内部抵抗及びキャパシタを整合してRCオシレータを発生し、USBデバイスの周波数ソースとなし、USBデバイスの周波数ソースをUSBデバイスのコントロールチップ内部に包含させた。しかし、製造工程の変異により、該RCオシレータの周波数は約±25%の誤差を有し、USBドライバ協定の規格を達成できない。
これにより、本発明は上述の問題に対して、一種の、伝送インタフェースとホスト間の周波数が相容しない時、ホストが伝送データのエラー処理を行うか或いはデバイスが受信データ中でエラーを検出してエラー処理を行ない、伝送インタフェース装置の周波数のリセットと調整を行ない、伝送インタフェース装置の周波数を所定の周波数範囲内とする伝送周波数自動校正の伝送インタフェース装置及び方法を提供する。
本発明の一つの目的は、一種の、伝送周波数自動校正の伝送インタフェース装置及び方法を提供することにあり、それは、ホストが伝送データのエラー処理を行うかデバイス側が受け取るデータのエラーの有無により、伝送インタフェース装置とホスト間の周波数が相容するか否かを判断し、並びにエラー処理に基づき伝送インタフェース装置をリセットした後に、作業クロックの伝送周波数をホストが受け入れられる周波数範囲内に調整する。
本発明の一つの目的は、一種の、伝送周波数自動校正の伝送インタフェース装置及び方法を提供することにあり、それは伝送インタフェース装置とホスト間のコミュニケーションが複数のステップに分けられ、各ステップ中に、漸次その伝送するデータ量が増加され、これにより作業クロックの伝送周波数校正の正確度を漸次増加する。
上述の各目的と作用効果を達成するため、本発明は一種の伝送周波数自動校正の伝送インタフェース装置を提示し、それは、
伝送周波数を決定する作業クロックを発生するためのクロック発生ユニットと、
データ伝送ユニットであって、ホストとの接続に供されて該作業クロックにより複数のデータを該ホストに伝送するか或いは該ホストよりデータを受け取り、該ホスト或いは該データ伝送ユニットはこれらのデータの伝送エラーを検出すると、エラー処理信号を発生する、上記データ伝送ユニットと、
コントロールユニットであって、該エラー処理信号により調整信号を発生し、並びに該調整信号を該クロック発生ユニットに伝送することで、該作業クロックの伝送周波数を調整する、上記コントロールユニットと、
を包含する。
本発明はさらに一種の伝送周波数自動校正の方法を提供し、そのステップは、
作業クロックを発生し、並びに該作業クロックにより、複数のデータをホストに伝送するか或いはホストよりこれらのデータを受け取り、該作業クロックは伝送周波数を決定し、
ホスト或いはデータ伝送ユニットがこれらデータの伝送エラーを検出する時、ホスト或いはデータ伝送ユニットはエラー処理を行ない、
及び該エラー処理に基づき調整信号を発生し、並びに該調整信号に基づき作業クロックの伝送周波数を調整する、
以上を包含する。
本発明の伝送周波数自動校正の伝送インタフェース装置及び方法は、伝送インタフェース装置とホスト間の伝送状態を検出することで、伝送インタフェース装置の作業クロックの周波数がホストが許容できる周波数範囲内にあるか否かを知り、もし作業クロックの周波数が該周波数範囲内になければ、すなわち、ホスト或いは伝送インタフェース装置自身がエラー処理信号を発生し、伝送インタフェース装置はエラー処理信号に基づき作業クロックの周波数を漸次調整し、伝送状態が正常となってホスト或いは伝送インタフェース装置がエラー処理信号を伝送しなくなるまで調整を行ない、これにより、正確に伝送インタフェース装置の伝送周波数をそれに接続されたホストが許容できる範囲内に校正し、且つその他の回路或いは石英オシレータを必要としないことから、回路面積と製造コストを節約できる。
周知のUSBデバイスのインタフェースデータ伝送構造図である。 本発明の伝送周波数自動校正の伝送インタフェース装置の回路ブロック図である。 本発明の伝送周波数自動校正の方法のフローチャートである。 本発明の伝送コミュニケーションのフローチャートである。 本発明の第1実施例の伝送周波数自動校正の方法の周波数表示図である。 本発明の第2実施例の伝送周波数自動校正の方法の周波数表示図である。 本発明の第3実施例の伝送周波数自動校正の方法の周波数表示図である。
明細書及び後続の特許請求の範囲中で使用される語彙は特定の装置を指示するために用いられる。所属領域中の通常の知識を有する者であれば理解できるが、ハードウエアメーカーは異なる名詞を用いて同一の装置を呼称し得る。本明細書及び特許請求の範囲は名称の差異によって装置を区分する方式ではなく、機能上の差異を区分の規則としている。明細書及び特許請求の範囲中で記載される「包含」は、開放式の用語であり、「含むがそれに限定されない」と解釈されるべきである。このほか、「接続」の用語は、直接或いは間接の電気接続手段を包含する。これにより、文中に第1装置が第2装置に接続すると記載されていれば、すなわち、該第1装置が直接に該第2装置に電気的に接続されるか、或いはその他の装置或いは連接手段を介して間接的に該第2装置に電気的に接続されることを指す。
以下に本発明の技術内容、構造特徴、達成する目的及び作用効果について、以下に例を挙げ並びに図面を組み合わせて詳細に説明する。
図2を参照されたい。それは本発明の伝送周波数自動校正の伝送インタフェース装置の回路ブロック図である。図示されるように、伝送インタフェース装置20は、クロック発生ユニット22、データ伝送ユニット24及びコントロールユニット26を包含する。
クロック発生ユニット22は作業クロックCLKを発生するのに用いられ、作業クロックCLKは伝送周波数を決定し、この伝送周波数はすなわち作業クロックCLKの周波数とされる。
データ伝送ユニット24はクロック発生ユニット22に接続され、それはホスト30のホスト側データ伝送ユニット32との接続に用いられ、並びに作業クロックCLKの伝送周波数に基づき、ホスト側データ伝送ユニット32を介して複数のデータDataをホスト30に伝送するか、或いは、データ伝送ユニット24を介してホスト30よりこれらデータDataが受け取られ、ホスト30或いはデータ伝送ユニット24がこれらデータDataの伝送エラーを検出するとき、ホスト30或いはデータ伝送ユニット24はエラー処理信号(Error Handling)EHを発生し、ホスト30がこれらデータDataの伝送エラーを検出するときは、まずエラー処理信号(Error Handling)EHをデータ伝送ユニット24に伝送する。
コントロールユニット26はクロック発生ユニット22とデータ伝送ユニット24に接続され、並びにデータ伝送ユニット24を介してエラー処理信号(Error Handling)EHを受け取り、且つエラー処理信号(Error Handling)EHに基づいて調整信号ADSをクロック発生ユニット22に伝送し、クロック発生ユニット22が発生する作業クロックCLKの伝送周波数を調整する。
そのうち、伝送インタフェース装置20は、パーソナルコンピュータインタフェース(PCI)、シリアルATA、USB、SerDes(SERializer/DESerializer)或いはIEEE1394とされるが、これに限定されるわけではない。
図3も参照されたい。それは本発明の伝送周波数自動校正の方法のフローチャートである。まず、ステップS1を実行し、このステップにおいて、正常伝送状態のとき、クロック発生ユニット22が作業クロックCLKを発生し、データ伝送ユニット24が作業クロックCLKの伝送周波数に基づき、データDataをホスト30に伝送するか、或いは作業クロックCLKの伝送周波数に基づき、ホスト30からのデータDataを受け取る。
続いて、ステップS3を実行し、このステップにおいて、ホスト30或いはデータ伝送ユニット24がこれらデータDataが伝送エラーであるか否かを検出並びに判断し、もし伝送エラーがなければステップS1に戻り、もし伝送エラーとされれば、ホスト30がエラー処理信号(Error Handling)EHをデータ伝送ユニット24に送るか、或いはデータ伝送ユニット24自身がエラー処理信号(Error Handling)EHを発生し、並びにステップS5を実行する。
そのうち、もしステップS1を実行するときに、データ伝送ユニット24がホスト30からのこれらデータDataを受け取る状況であれば、すなわち、データ伝送ユニット24は受け取ったこれらデータDataが正確であるか否かに基づき、正確でなければ、伝送エラーと判断し、もし伝送エラーがなければ、ステップS1に戻り、伝送エラーであれば、ステップS5を実行する。
ステップS5中で、コントロールユニット26がエラー処理信号EHに基づき調整信号ADSを発生して、クロック発生ユニット22が発生する作業クロックの伝送周波数を調整した後、ステップS1に戻る。
このほか、一般にホスト側で受信するデータが大量であるほど、許容される伝送周波数の誤差範囲は小さくなる。これにより、本発明はホスト30と伝送インタフェース装置20の間の伝送コミュニケーション時に三つのステップを包含し、すなわち、デバイス識別ステップ、デバイス設定ステップ及びデータ伝送ステップである。上述の三つのステップ中、ホスト30がそれとデータ伝送ユニット24の間で伝送を要求するこれらデータDataのデータ量は漸次増加する傾向にあり、これにより作業クロックCLKの伝送周波数の校正の正確度は漸次アップする。
そのうち、ホスト30とデータ伝送ユニット24の間は、上述のデバイス識別ステップ、デバイス設定ステップ及びデータ伝送ステップの時に伝送されるデータDataのデータ量の大きさは、デバイス識別ステップがデバイス設定ステップより小さく、デバイス設定ステップはデータ伝送ステップより小さい。ホスト30は上述のデバイス識別ステップの時に、それが受信するデータ量に対応する第1伝送周波数範囲を有し、デバイス設定ステップの時には第2伝送周波数範囲を有し、データ伝送ステップの時には第3伝送周波数範囲を有する。第3伝送周波数範囲は第2伝送周波数範囲より小さく、第2伝送周波数範囲は第1伝送周波数範囲より小さい。
上述のデバイス識別ステップ、デバイス設定ステップとデータ伝送ステップの説明は、図4も併せて参照されたい。それは本発明の伝送コミュニケーションのフローチャートである。図示されるように、伝送インタフェース装置20がホスト30に接続(ステップS2)された後、デバイス識別ステップ(ステップS4)に進入する。デバイス識別ステップにおいては、データ伝送ユニット24はまず、このときの作業クロックCLKの伝送周波数により、わずかにデバイス識別に必要なデータ量のこれらデータDataを伝送し、ホスト30は、その受信するこれらデータDataの伝送状態に基づき、これらデータDataが伝送エラーであるか否かを判断し、もし伝送エラーとされれば、すなわち、この時の伝送周波数はホスト30の第1伝送周波数範囲内にないことを表示し、ホスト30にエラー処理信号EHをデータ伝送ユニット24に伝送させる。或いは、デバイス識別ステップの時、ホスト30はこのときの作業クロックCLKの伝送周波数に基づきデバイス識別に必要なデータ量のこれらデータDataをデータ伝送ユニット24に伝送し、データ伝送ユニット24は受信したこれらデータData中で伝送エラーがあるか否かを検出し、もし伝送エラーがあれば、データ伝送ユニット24はエラー処理信号EHを発生し、並びにコントロールユニット26に対してエラー処理信号EHを送出する。
コントロールユニット26は、データ伝送ユニット24を介してエラー処理信号EHを受信し、並びにエラー処理信号EHに基づき、伝送インタフェース装置20をリセットし(ステップS6)、その後、クロック発生ユニット22が発生する作業クロックCLKの伝送周波数を調整し、伝送周波数の調整完了後に、さらにデバイス識別ステップ(ステップS4)に戻り、これらデータDataの伝送状態がエラーとされなくなるまで上述のステップを続け、すなわち、伝送周波数が第1伝送周波数範囲内になれば、デバイス設定ステップ(ステップS8)を実行する。
デバイス設定ステップ(ステップS8)の時、データ伝送ユニット24はこのときの作業クロックCLKの伝送周波数でこれらデータDataを伝送し、このステップ中で伝送されるこれらデータDataのデータ量は、直前のステップより大きく、これにより必要な伝送周波数の正確度はより高いことが要求され、すなわち、ホスト30の第2伝送周波数範囲はさらに小さくなる。直前のステップと同様に、ホスト30がこれらデータDataの伝送状態に基づき、これらデータDataが伝送エラーであるかを判断するか、或いはデータ伝送ユニット24が受信したこれらデータDataの内容に基づき、伝送エラーが出現するか否かを検出し、もし、伝送エラーとされれば、すなわち、この時の伝送周波数は第2伝送周波数範囲内になく、ホスト30或いはデータ伝送ユニット24にエラー処理信号EHを発生させ、コントロールユニット26はすなわち、エラー処理信号EHにより伝送インタフェース装置20をリセットしてデバイス識別ステップ(ステップS4)に戻した後、作業クロックCLKの伝送周波数を調整し、並びに、伝送周波数が第2伝送周波数範囲内となるまで上述のステップS4からステップS8を重複して行ない、その後、データ伝送ステップを実行する(ステップS10、ステップS12)。
データ伝送ステップは、ショートデータ伝送(ステップS10)とロングデータ伝送(ステップS12)に分けられるが、本発明はこれに限定されず、データ伝送ステップ中、僅かにショートデータ伝送或いはロングデータ伝送のそのうちいずれかのみのステップを有してもよい。デバイス設定ステップの後にデータ伝送ステップに進むと、まずステップS10を実行し、データ伝送ユニット24がこの時の作業クロックCLKの伝送周波数により長さが比較的短いこれらデータDataをホスト30に伝送するか、或いはホスト30がこの時の作業クロックCLKの伝送周波数により長さが比較的長いこれらデータDataをデータ伝送ユニット24に伝送し、先のこれらステップと同様に、データ伝送ユニット24がこれらデータDataを送信する状況であれば、ホスト30がこれらデータDataが伝送エラーであるか否かを判断し、データ伝送ユニット24がこれらデータDataを受信する状況であれば、すなわち、データ伝送ユニット24がこれらデータDataに伝送エラーが出現するか否かを検出し、伝送エラーとされれば、すなわちこのときの伝送周波数は第3伝送周波数範囲内になく、データ伝送ユニット24がこれらデータDataを送信する状況では、ホスト30がエラー処理信号EHを発生し、データ伝送ユニット24がこれらデータDataを受信する状況であれば、データ伝送ユニット24にエラー処理信号EHを発生させ、コントロールユニット26はエラー処理信号EHにより伝送インタフェース装置20をリセットしてデバイス識別ステップ(ステップS4)に戻った後、作業クロックCLKの伝送周波数を調整し、並びに上述のステップS4、ステップS8からステップS10を、伝送周波数が第3伝送周波数範囲内となるまで重複して行ない、その後、ロングデータ伝送を実行する(ステップS12)。
ロングデータを伝送する(ステップS12)時、ステップS10と同様に、データ伝送ユニット24或いはホスト30がこの時の作業クロックCLKの伝送周波数によりデータ長が比較的長いこれらデータDataを伝送し、もしデータ伝送ユニット24或いはホスト30がこれらデータDataの伝送状態が伝送エラーであると判断すれば、このときの伝送周波数は第3伝送周波数範囲内にないことを表示し、データ伝送ユニット24或いはホスト30にエラー処理信号EHを発生させ、コントロールユニット26はすなわちエラー処理信号EHを受けて伝送インタフェース装置20をリセットしてデバイス識別ステップ(ステップS4)に戻った後、作業クロックCLKの伝送周波数を調整し、並びに、伝送周波数が第3伝送周波数範囲内となるまで上述のステップS4、ステップS8、ステップS10〜ステップS12を重複して行ない、伝送周波数が第3伝送周波数範囲内となった時、すなわち三つのステップの周波数校正を終える。
このほか、図5、6、7を併せて参照されたい。図5は本発明の第1実施例の伝送周波数自動校正の方法の周波数表示図である。図6は本発明の第2実施例の伝送周波数自動校正の方法の周波数表示図である。図7は本発明の第3実施例の伝送周波数自動校正の方法の周波数表示図である。本発明は、前述のデバイス識別ステップ、デバイス設定ステップとデータ伝送ステップにおいて、さらに調整、演算の方式を利用して作業クロックCLKの最適伝送周波数を得ることができる。上述の三つのステップの調整、演算方式はいずれも同じであり、ゆえにここではデバイス識別ステップを以てのみ説明し、以下に述べる周波数は例示のためにすぎず、本発明の範囲を限定しない。
図5に示されるように、デバイス識別ステップに進んだ後、開始時間における作業クロックCLKの周波数は第1受信周波数範囲より高く、これにより、データ伝送ユニット24或いはホスト30が受信するこれらデータDataの伝送状態により、エラー処理信号EHを発生し、コントロールユニット26に作業クロックCLKの伝送周波数を低くする調整を行わせ、並びに上述のステップを、作業クロックCLKの伝送周波数が第1伝送周波数範囲内となるまで続け、データ伝送ユニット24或いはホスト30にエラー処理信号EHを伝送させなくなる時、すなわち、コントロールユニット26はこの時の周波数を第1伝送周波数の上限であると判断し、続いて、コントロールユニット26は、作業クロックCLKの伝送周波数を下げるコントロールを行ない、作業クロックCLKの伝送周波数を第1伝送周波数範囲より低くし、データ伝送ユニット24或いはホスト30にエラー処理信号EHを伝送させる時、すなわち、コントロールユニット26はこの時の周波数を第1周波数範囲の下限であると判断する。続いて、コントロールユニット26は第1伝送周波数範囲の上限12.03MHzと下限11.97MHzの中間値を計算し、これにより最適伝送周波数である12MHzを得、並びに、作業クロックCLKの伝送周波数を12MHzとなるよう制御する。
図6に示されるように、本実施例の第1実施例との差異は、本実施例は開始時間の作業クロックCLKの周波数が第1伝送周波数より低く、ゆえに、コントロールユニット26は作業クロックCLKの伝送周波数を高くする調整を、作業クロックCLKの伝送周波数が第1伝送周波数範囲内となるまで行ない、データ伝送ユニット24或いはホスト30がエラー処理信号EHを送らなくなった時、すなわちコントロールユニット26はこのときの周波数を第1伝送周波数範囲の下限であると判断し、続いて、コントロールユニット26は、作業クロックCLKの伝送周波数が第1伝送周波数範囲より高くなるまで、作業クロックCLKの伝送周波数を高くするよう制御し、データ伝送ユニット24或いはホスト30がエラー処理信号EHを伝送する時、すなわち、コントロールユニット26は、このときの周波数を、第1伝送周波数範囲の上限であると判断する。続いて、コントロールユニット26は、第1伝送周波数範囲の上限12.03MHzと下限11.97MHzの中間値を計算することで、最適伝送周波数の12MHzを得て、並びに作業クロックCLKの伝送周波数を12MHzとなるよう制御する。
上述の図5、6からわかるように、作業クロックCLKの周波数が第1伝送周波数範囲内に進入する時、コントロールユニット26が作業クロックCLKの周波数をコントロールして上昇或いは下降させる幅は比較的小さく、第1伝送周波数範囲に進入する前は、コントロールユニット26が作業クロックCLKの周波数を調整して上昇或いは下降させる幅は比較的大きく、これにより、第1伝送周波数範囲外にある時は、スピーディーに第1伝送周波数範囲を探し出せ、第1伝送周波数範囲内にある時は、正確に第1伝送周波数範囲の上限と下限を探し出せる。
このほか、開始の作業クロックCLKの周波数が第1伝送周波数範囲内にない時は、本発明はさらに大きな幅で作業クロックCLKの周波数を高くする或いは低くする調整を行うことで、作業クロックCLKの周波数を第1伝送周波数範囲の上方或いは下方にあるようにし、もし先に作業クロックCLKの周波数を高くする調整を数回行った後も第1伝送周波数範囲を探し出せなければ、すなわち作業クロックCLKの周波数は第1周波数範囲の上方にあると判断する。たとえば、第1実施例(図5)中においては、先に作業クロックCLKの周波数を三回高く調整し、すなわち作業クロックCLKの周波数が第1伝送周波数範囲の上方にあると確定し、続いて、図中に示されるように、作業クロックCLKの周波数を低く調整して第1伝送周波数範囲を探し出す。第2実施例中では、先に作業クロックCLKの周波数を高く調整して第1周波数範囲の下限を探し出せたので、さらに作業クロックCLKの周波数を低く調整する必要がない。
図7に示されるように、本実施例と第1実施例、第2実施例の差異は、本実施例の作業クロックCLKの周波数は開始時に、第1伝送周波数範囲内にあり、これにより、作業クロックCLKの周波数を漸次低く調整して第1伝送周波数範囲の下限を探し出し、及び漸次高く調整して第1伝送周波数範囲の上限を探し出し、並びに最適伝送周波数を計算するだけでよく、且つ先に高く調整するか低く調整するか順序には制限はなく、その他のコントロール、調整、演算の方式はいずれも第1、第2実施例と同じであるため、これ以上詳しくは説明しない。
このほか、本発明のデバイス識別ステップ、デバイス設定ステップとデータ伝送ステップは、いずれも上述の調整、演算方式により各ステップ中の最適伝送周波数を取得できるが、各ステップ中でいずれも上述の調整、演算の方式を使用しなければならないというわけではなく、データ伝送ステップでのみ上述の方式を使用して、作業クロックCLKの周波数を校正してもよい。
総合すると、本発明の伝送周波数自動校正の伝送インタフェース装置及び方法は、伝送インタフェース装置とホスト間の伝送状態を検出することで、伝送インタフェース装置の作業クロックの周波数がホストが許容できる周波数範囲内にあるか否かを知り、もし作業クロックの周波数が該周波数範囲内になければ、すなわち、ホスト或いは伝送インタフェース装置自身がエラー処理信号を発生し、伝送インタフェース装置はエラー処理信号に基づき作業クロックの周波数を漸次調整し、伝送状態が正常となってホスト或いは伝送インタフェース装置がエラー処理信号を伝送しなくなるまで調整を行ない、これにより、正確に伝送インタフェース装置の伝送周波数をそれに接続されたホストが許容できる範囲内に校正し、且つその他の回路或いは石英オシレータを必要としないことから、回路面積と製造コストを節約できる。
以上は本発明の好ましい実施例の説明に過ぎず、並びに本発明を限定するものではなく、本発明に提示の精神より逸脱せずに完成されるその他の同等の効果の修飾或いは置換は、いずれも本発明の権利請求範囲内に属する。
本発明は実に新規性、進歩性及び産業上の利用価値を有する発明であり、特許の要件を満たすものであり、ここに特許出願をする次第です。
10、30 ホスト
12 USBデバイス
121 石英オシレータ
20 伝送インタフェース装置
22 クロック発生ユニット
24 データ伝送ユニット
26 コントロールユニット
32 ホスト側データ伝送ユニット
ADS 調整信号
CLK 作業クロック
Data データ
EH エラー処理信号
S1、S2、S3、S4、S5、S6、S7、S8 ステップ

Claims (15)

  1. 伝送周波数自動校正の伝送インタフェース装置において、
    伝送周波数を決定する作業クロックを発生するためのクロック発生ユニットと、
    データ伝送ユニットであって、ホストとの接続に供されて該作業クロックにより複数のデータを該ホストに伝送するか或いは該ホストよりデータを受け取り、該ホスト或いは該データ伝送ユニットはこれらのデータの伝送エラーを検出すると、エラー処理信号を発生する、上記データ伝送ユニットと、
    コントロールユニットであって、該エラー処理信号により調整信号を発生し、並びに該調整信号を該クロック発生ユニットに伝送することで、該作業クロックの伝送周波数を調整する、上記コントロールユニットと、
    を包含することを特徴とする、伝送インタフェース装置。
  2. 請求項1記載の伝送インタフェース装置において、該ホストと該データ伝送ユニットの間の伝送コミュニケーションは、デバイス識別ステップ、デバイス設定ステップ、及びデータ伝送ステップを包含し、該ホストは該デバイス識別ステップにおいて第1伝送周波数範囲を、該デバイス設定ステップにおいて第2伝送周波数範囲を、及びデータ伝送ステップにおいて第3伝送周波数範囲を有することを特徴とする、伝送インタフェース装置。
  3. 請求項2記載の伝送インタフェース装置において、該ホスト或いは該データ伝送ユニットは該デバイス識別ステップで、これらデータの該伝送周波数が該第1伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該ホスト或いは該データ伝送ユニットは該デバイス設定ステップで、これらデータの該伝送周波数が該第2伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該ホスト或いは該データ伝送ユニットは該データ伝送ステップで、これらデータの該伝送周波数が該第3伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生することを特徴とする、伝送インタフェース装置。
  4. 請求項2記載の伝送インタフェース装置において、該第3伝送周波数範囲は該第2伝送周波数範囲より小さく、該第2伝送周波数範囲は該第1伝送周波数より小さいことを特徴とする、伝送インタフェース装置。
  5. 請求項2記載の伝送インタフェース装置において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲より低い時、該コントロールユニットは、該ホストと該データ伝送ユニットが該エラー処理信号を発生しなくなるまで、該作業クロックの周波数を高くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を高くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送インタフェース装置。
  6. 請求項2記載の伝送インタフェース装置において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲より高い時、該コントロールユニットは、該ホストと該データ伝送ユニットが該エラー処理信号を発生しなくなるまで、該作業クロックの周波数を低くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を低くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送インタフェース装置。
  7. 請求項2記載の伝送インタフェース装置において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲内にあるとき、該コントロールユニットは、該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで、該作業クロックの周波数を高くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を低くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送インタフェース装置。
  8. 伝送周波数自動校正の方法において、伝送インタフェース装置に応用され、そのステップは、
    該伝送インタフェース装置が、伝送周波数を決定する作業クロックを発生し、並びに該作業クロックにより、複数のデータをホストに伝送するか或いはホストよりこれらのデータを受け取り、
    該ホスト或いはデータ伝送ユニットが、これらデータの伝送エラーを検出するとき、該ホスト或いは該データ伝送ユニットはエラー処理信号を発生し、
    該エラー処理信号に基づき調整信号を発生し、並びに該調整信号に基づき該作業クロックの該伝送周波数を調整する、
    以上を包含することを特徴とする、伝送周波数自動校正の方法。
  9. 請求項8記載の伝送周波数自動校正の方法において、該ホストと該データ伝送ユニットの間の伝送コミュニケーションは、デバイス識別ステップ、デバイス設定ステップ、及びデータ伝送ステップを包含し、該ホストは該デバイス識別ステップにおいて第1伝送周波数範囲を、該デバイス設定ステップにおいて第2伝送周波数範囲を、及びデータ伝送ステップにおいて第3伝送周波数範囲を有することを特徴とする、伝送周波数自動校正の方法。
  10. 請求項9記載の伝送周波数自動校正の方法において、該ホストは該デバイス識別ステップで、これらデータの該伝送周波数が該第1伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該ホストは該デバイス設定ステップで、これらデータの該伝送周波数が該第2伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該ホストは該データ伝送ステップで、これらデータの該伝送周波数が該第3伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生することを特徴とする、伝送周波数自動校正の方法。
  11. 請求項9記載の伝送周波数自動校正の方法において、該データ伝送ユニットは該デバイス識別ステップで、これらデータの該伝送周波数が該第1伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該データ伝送ユニットは該デバイス設定ステップで、これらデータの該伝送周波数が該第2伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生し、該データ伝送ユニットは該データ伝送ステップで、これらデータの該伝送周波数が該第3伝送周波数範囲を超過することを検出する時、該エラー処理信号を発生することを特徴とする、伝送周波数自動校正の方法。
  12. 請求項9記載の伝送周波数自動校正の方法において、該第3伝送周波数範囲は該第2伝送周波数範囲より小さく、該第2伝送周波数範囲は該第1伝送周波数より小さいことを特徴とする、伝送周波数自動校正の方法。
  13. 請求項9記載の伝送周波数自動校正の方法において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲より低い時、該コントロールユニットは、該ホストと該データ伝送ユニットが該エラー処理信号を発生しなくなるまで、該作業クロックの周波数を高くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を高くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送周波数自動校正の方法。
  14. 請求項9記載の伝送周波数自動校正の方法において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲より高い時、該コントロールユニットは、該ホストと該データ伝送ユニットが該エラー処理信号を発生しなくなるまで、該作業クロックの周波数を低くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を低くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送周波数自動校正の方法。
  15. 請求項9記載の伝送周波数自動校正の方法において、該伝送周波数が該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲内にあるとき、該コントロールユニットは、該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで、該作業クロックの周波数を高くする調整を行ない、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限を探し出し、並びに該ホスト或いは該データ伝送ユニットが該エラー処理信号を発生するまで該伝送周波数を低くする調整を続け、これにより該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の下限を探し出し、該コントロールユニットは該第1伝送周波数範囲、該第2伝送周波数範囲、或いは該第3伝送周波数範囲の上限と下限の中間値を計算して該作業クロックの該伝送周波数となすことを特徴とする、伝送周波数自動校正の方法。
JP2013192102A 2012-10-17 2013-09-17 伝送周波数自動校正の伝送インタフェース装置及び方法 Expired - Fee Related JP5805158B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261714804P 2012-10-17 2012-10-17
US61/714,804 2012-10-17

Publications (2)

Publication Number Publication Date
JP2014081923A true JP2014081923A (ja) 2014-05-08
JP5805158B2 JP5805158B2 (ja) 2015-11-04

Family

ID=49932277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192102A Expired - Fee Related JP5805158B2 (ja) 2012-10-17 2013-09-17 伝送周波数自動校正の伝送インタフェース装置及び方法

Country Status (5)

Country Link
US (1) US9184868B2 (ja)
JP (1) JP5805158B2 (ja)
KR (1) KR101581506B1 (ja)
CN (1) CN103530252B (ja)
TW (1) TWI522772B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI546654B (zh) * 2014-01-29 2016-08-21 群暉科技股份有限公司 電子裝置以及電子裝置的操作方法
KR102285789B1 (ko) * 2014-07-01 2021-08-04 삼성전자 주식회사 외장 저장 장치, 및 이의 기준 주파수를 설정하는 방법
TWI545419B (zh) 2015-05-08 2016-08-11 偉詮電子股份有限公司 自動校正非晶體振盪器之時脈之裝置及其方法
CN104850527B (zh) * 2015-06-12 2017-11-03 中国电子科技集团公司第四十七研究所 通讯协议处理器
CN110753255B (zh) * 2018-07-24 2022-07-29 扬智科技股份有限公司 传输串流接收装置及其时钟频率设定方法
TWI675280B (zh) 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
CN112822371B (zh) * 2021-01-13 2022-11-15 Oppo广东移动通信有限公司 图像处理芯片、应用处理芯片、数据统计***及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263233A (ja) * 1988-08-30 1990-03-02 Yaskawa Electric Mfg Co Ltd シリアル通信装置
JPH0926894A (ja) * 1995-07-11 1997-01-28 Ricoh Co Ltd Cpu制御による電子回路装置
JP2004064616A (ja) * 2002-07-31 2004-02-26 Sharp Corp ボーレート設定方法、ボーレート設定プログラム、可読記録媒体、通信システムおよび通信方法
JP2005208811A (ja) * 2004-01-21 2005-08-04 Canon Inc データ転送装置、データ転送方法、及び記録システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2755750A1 (en) * 2008-08-21 2010-02-25 Chronologic Pty Ltd Synchronisation and timing method and apparatus
TWI374350B (en) * 2008-11-11 2012-10-11 Genesys Logic Inc Serial bus clock frequency calibration system and method
US8862966B2 (en) * 2009-09-09 2014-10-14 Advanced Micro Devices, Inc. Adjustment of write timing based on error detection techniques
CN102346499B (zh) * 2010-07-23 2014-11-19 创惟科技股份有限公司 串行总线时钟脉冲频率校准***及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263233A (ja) * 1988-08-30 1990-03-02 Yaskawa Electric Mfg Co Ltd シリアル通信装置
JPH0926894A (ja) * 1995-07-11 1997-01-28 Ricoh Co Ltd Cpu制御による電子回路装置
JP2004064616A (ja) * 2002-07-31 2004-02-26 Sharp Corp ボーレート設定方法、ボーレート設定プログラム、可読記録媒体、通信システムおよび通信方法
JP2005208811A (ja) * 2004-01-21 2005-08-04 Canon Inc データ転送装置、データ転送方法、及び記録システム

Also Published As

Publication number Publication date
JP5805158B2 (ja) 2015-11-04
TWI522772B (zh) 2016-02-21
US9184868B2 (en) 2015-11-10
US20140105321A1 (en) 2014-04-17
TW201416820A (zh) 2014-05-01
CN103530252B (zh) 2016-08-10
KR101581506B1 (ko) 2015-12-30
CN103530252A (zh) 2014-01-22
KR20140049488A (ko) 2014-04-25

Similar Documents

Publication Publication Date Title
JP5805158B2 (ja) 伝送周波数自動校正の伝送インタフェース装置及び方法
EP3170090B1 (en) Systems and methods for chip to chip communication
KR102035986B1 (ko) 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
JP6462118B2 (ja) 身体存在センサの較正
US8571158B2 (en) Method and data transceiving system for generating reference clock signal
US9684350B2 (en) Calibration scheme for improving flexibility on platform implementation
US10691271B2 (en) Method for determining touch position and touch control chip
US20120294401A1 (en) Method of calibrating signal skews in mipi and related transmission system
US9692617B2 (en) Electronic apparatus and method for improving quality of transmitted signal, and system for the same
US20180173269A1 (en) Navigation system and mouse device
WO2017202315A1 (zh) 一种电源适配器的控制方法及控制装置
TW201519580A (zh) 頻率鎖定裝置及方法
CN110781121B (zh) 一种参考时钟源配置方法与端设备
WO2022016864A1 (zh) 一种时钟控制方法、装置、设备及存储介质
US8868792B2 (en) Devices and methods for enabling USB communication over extension media
JP2007295021A (ja) 受信装置及び受信方法
US20070152716A1 (en) Clock signal detector
CN111355623A (zh) 一种用于万兆以太网SerDes信号抖动检测的方法
US8150331B2 (en) Method for adapting the signal transmission between two electronic devices, as well as arrangement with a computer system and a peripheral device
US20120119789A1 (en) Peak Detector Extension System
CN111371491A (zh) 一种用于万兆以太网SerDes信号眼图检测的方法
US20120288046A1 (en) Signal Calibration Method and Client Circuit and Transmission System Using the Same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees