CN103456615B - 改善金属硅化物掩模层缺陷的方法 - Google Patents

改善金属硅化物掩模层缺陷的方法 Download PDF

Info

Publication number
CN103456615B
CN103456615B CN201310393694.5A CN201310393694A CN103456615B CN 103456615 B CN103456615 B CN 103456615B CN 201310393694 A CN201310393694 A CN 201310393694A CN 103456615 B CN103456615 B CN 103456615B
Authority
CN
China
Prior art keywords
metal silicide
mask layer
silicide mask
defect
improve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310393694.5A
Other languages
English (en)
Other versions
CN103456615A (zh
Inventor
顾梅梅
张景春
陈建维
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310393694.5A priority Critical patent/CN103456615B/zh
Publication of CN103456615A publication Critical patent/CN103456615A/zh
Application granted granted Critical
Publication of CN103456615B publication Critical patent/CN103456615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及改进金属硅化物研磨层技术领域，尤其涉及一种改善金属硅化物掩模层缺陷的方法。本发明公开了一种改善金属硅化物掩模层缺陷的方法，通过在制备金属硅化物掩模层后，于该金属硅化物掩模层上覆盖一层氧化薄膜，以作为其保护层，在后续的光刻工艺中，以隔绝金属硅化物掩模层与光刻胶接触，进而有效避免因金属硅化物掩模层与光刻胶反应形成缺陷，提高产品性能和产品的良率。

Description

改善金属硅化物掩模层缺陷的方法
技术领域
本发明涉及改进金属硅化物研磨层技术领域，尤其涉及一种改善金属硅化物掩模层缺陷的方法。
背景技术
在半导体加工制造过程中，如何有效解决单个工艺以及集成工艺中产生的缺陷是提高产品的可靠性和良率的关键。
目前，在半导体制造工艺中，金属硅化物掩模层（SalicideBlock，简称SAB）主要是起到在器件的部分区域上阻断Si和NiPt的反应的作用，以保护器件上不需要金属硅化物连线的部分不会生长硅化物（Salicide）。
图1-6是传统的金属硅化物掩膜层工艺流程结构示意图；如图1-6所示，一半导体衬底11的表面设置有刻蚀阻挡层111，在该刻蚀阻挡层11的表面上淀积金属硅化物掩模层12，采用光刻工艺于该金属硅化物掩模层12上形成具有图案的光阻13，并以该光阻13为掩膜部分刻蚀金属硅化物掩模层12至金属阻挡层111的表面，去除光阻13；继续制备金属NiPt层14覆盖剩余的金属硅化物掩模层121的表面和半导体衬底11暴露部分的表面，并于退火工艺后去除该金属NiPt层14。
由于光阻由光敏剂、树脂、溶剂和添加剂组成，而光敏剂（PAG）在光照后会产生H+，在后续烘烤过程中会取代树脂中的保户基R，从而溶于显影液，相应的用PECVD生长的金属硅化物掩模层12的表面的含H成分就会与曝光后光刻胶反应，进而干扰了光阻剂内部的反应平衡，导致缺陷的产生；即在上述的工艺步骤中，使用氮化物（nitride）淀积形成金属硅化物掩模层12，当后续金属硅化物掩模层12旋涂光刻胶进行光刻工艺形成光阻13以对金属硅化物掩模层12进行选择性刻蚀时，金属硅化物掩模层12与PR接触在经过高真经腔体后再经SAB光照工序后会形成特殊缺陷如球形缺陷（balldefect）、环形缺陷（ringmap）等，进而会影响产品的性能，降低产品的良率。
发明内容
本发明公开了一种改善金属硅化物掩模层缺陷的方法，应用于半导体衬底的光刻工艺中，所述半导体衬底包括硅基底、位于该硅基底表面上的栅极结构和一刻蚀阻挡层，所述刻蚀阻挡层覆盖所述栅极结构的表面和所述硅基底暴露的表面上，其中，所述方法包括以下步骤：
于所述刻蚀阻挡层的表面制备一金属硅化物掩模层；
制备氧化物层覆盖所述金属硅化物掩模层的表面；
涂覆光刻胶覆盖所述氧化物层表面，曝光、显影后，去除多余光刻胶，于所述氧化层上形成光阻图案；
以所述光阻图案为掩膜，刻蚀暴露的氧化物层至所述硅基底和所述栅极结构的表面；
去除所述光阻图案和剩余的氧化层；
制备金属层覆盖剩余的金属硅化物掩模层和暴露的半导体衬底的表面；
继续退火工艺。
上述的改善金属硅化物掩模层缺陷的方法，采用化学气相沉积工艺制备所述氧化物层。
上述的改善金属硅化物掩模层缺陷的方法，其中，所述氧化物层的厚度为。
上述的改善金属硅化物掩模层缺陷的方法，其中，于所述退火工艺后去除所述金属层。
上述的改善金属硅化物掩模层缺陷的方法，其中，所述金属层的材质为NiPt。
上述的改善金属硅化物掩模层缺陷的方法，其中，金属硅化物掩模层的材质为氮化物。
上述的改善金属硅化物掩模层缺陷的方法，其中，采用等离子体增强化学气相沉积工艺制备所述金属硅化物掩模层。
上述的改善金属硅化物掩模层缺陷的方法，其中，所述硅基底中形成有非自对准多晶硅化物区、P型阱、N型阱和浅沟槽隔离区。
上述的改善金属硅化物掩模层缺陷的方法，其中，所述光阻图案盖覆盖位于所述非自对准多晶硅化物区的上方的氧化物层。
上述的改善金属硅化物掩模层缺陷的方法，其中，采用溅镀工艺制备所述金属层。
综上所述，由于采用了上述技术方案，本发明提出一种改善金属硅化物掩模层缺陷的方法，通过在制备金属硅化物掩模层后，于该金属硅化物掩模层上覆盖一层氧化薄膜，以作为其保护层，在后续的光刻工艺中，以隔绝金属硅化物掩模层与光刻胶接触，进而有效避免因金属硅化物掩模层与光刻胶反应形成缺陷，提高产品性能和产品的良率。
附图说明
图1-6是传统的金属硅化物掩膜层工艺流程结构示意图；
图7-13为本发明改善金属硅化物掩模层缺陷的方法中一实施例的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图7-13为本发明改善金属硅化物掩模层缺陷的方法中一实施例的结构流程示意图；如图7-13所示，一种改善金属硅化物掩模层缺陷的方法，应用于光刻工艺流程中：
首先，如图7所示，提供一半导体衬底1，且半导体衬底包括硅基底101、设置在该硅基底表面的栅极结构102和刻蚀阻挡层103，刻蚀阻挡层103覆盖栅极结构102的表面和硅基底101暴露的表面；其中，硅基底101中设置有非自对准多晶硅化物区（non-salicidepoly）、P型阱（PW）、N型阱（NW）和浅沟槽隔离区（STI）。
其次，采用等离子体增强化学气相沉积工艺（PECVD）沉积金属硅化物掩模层2覆盖在上述刻蚀阻挡层102的表面（SABNitrideDeposition），形成如图8所示的结构。
之后，采用化学气相沉积工艺（CVD）沉积厚度为（优选的为 或等）的氧化物层3覆盖在金属硅化物掩模层2的表面（OxideCapforProtection），以作为金属硅化物掩膜层2的惰性保护层，即形成如图9所示的结构。
然后，如图10所示，涂覆光刻胶覆盖氧化物层3的表面，经曝光、显影工艺后，去除多余光刻胶，于上述氧化层3的表面上形成光阻图案4（SABPhoto），且该光阻图案4覆盖在覆盖位于上述非自对准多晶硅化物区的上方的氧化物层；继续以该光阻图案4为掩膜，刻蚀暴露的氧化物层至半导体衬底1的硅基底和栅极结构的表面上（位于暴露的氧化物层下方的金属硅化物掩膜层和刻蚀阻挡层也被去除），去除光阻图案4后，形成如图11所示的结构（SABEtch）。
其中，如图11所示，剩余的刻蚀阻挡层1031位于非自对准多晶硅化物区的上方，即剩余的刻蚀阻挡层1031覆盖在位于非自对准多晶硅化物区的上方暴露的硅基底的表面和位于非自对准多晶硅化物区的上方栅极结构的表面上。
最后，如图12所示，采用溅镀工艺制备金属层4（metalsputter）覆盖剩余的金属硅化物掩模层31和暴露的硅基底101的表面，并在退火工艺（RTAanneal）后，去除该金属层4（SalicideMetalStrip）。
进一步的，所述金属层的材质可为NiPt，金属硅化物掩模层2的材质为氮化物。
优选的，上述实施例中的改善金属硅化物掩模层缺陷的方法应用于90nm、65/55nm、45/40nm、32/28nm或小于等于22nm等技术节点上，其应用的技术平台为Logic、Memory、RF、HV、Analog/Power、Flash、eFlash等。
综上所述，由于采用了上述技术方案，本发明提出一种改善金属硅化物掩模层缺陷的方法，通过在制备金属硅化物掩模层后，于该金属硅化物掩模层上覆盖一层氧化薄膜，以作为其保护层，在后续的光刻工艺中，以隔绝金属硅化物掩模层与光刻胶接触，进而有效避免因金属硅化物掩模层与光刻胶反应形成缺陷，提高产品性能和产品的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种改善金属硅化物掩模层缺陷的方法，应用于半导体衬底的光刻工艺中，所述半导体衬底包括硅基底、位于该硅基底表面上的栅极结构和一刻蚀阻挡层，所述刻蚀阻挡层覆盖所述栅极结构的表面和所述硅基底暴露的表面上，其特征在于，所述方法包括以下步骤：
于所述刻蚀阻挡层的表面制备一金属硅化物掩模层；
制备氧化物层覆盖所述金属硅化物掩模层的表面，以作为所述金属硅化物掩膜层的惰性保护层；
涂覆光刻胶覆盖所述氧化物层表面，曝光、显影后，去除多余光刻胶，于所述氧化层上形成光阻图案；
以所述光阻图案为掩膜，刻蚀暴露的氧化物层至所述硅基底和所述栅极结构的表面；
去除所述光阻图案和剩余的氧化层；
制备金属层覆盖剩余的金属硅化物掩模层和暴露的半导体衬底的表面；
继续退火工艺。
2.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，采用化学气相沉积工艺制备所述氧化物层。
3.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，所述氧化物层的厚度为
4.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，于所述退火工艺后去除所述金属层。
5.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，所述金属层的材质为NiPt。
6.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，金属硅化物掩模层的材质为氮化物。
7.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，采用等离子体增强化学气相沉积工艺制备所述金属硅化物掩模层。
8.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，所述硅基底中形成有非自对准多晶硅化物区、P型阱、N型阱和浅沟槽隔离区。
9.如权利要求8所述的改善金属硅化物掩模层缺陷的方法，其特征在于，所述光阻图案盖覆盖位于所述非自对准多晶硅化物区的上方的氧化物层。
10.如权利要求1所述的改善金属硅化物掩模层缺陷的方法，其特征在于，采用溅镀工艺制备所述金属层。
CN201310393694.5A 2013-09-02 2013-09-02 改善金属硅化物掩模层缺陷的方法 Active CN103456615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310393694.5A CN103456615B (zh) 2013-09-02 2013-09-02 改善金属硅化物掩模层缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310393694.5A CN103456615B (zh) 2013-09-02 2013-09-02 改善金属硅化物掩模层缺陷的方法

Publications (2)

Publication Number Publication Date
CN103456615A CN103456615A (zh) 2013-12-18
CN103456615B true CN103456615B (zh) 2016-04-27

Family

ID=49738864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310393694.5A Active CN103456615B (zh) 2013-09-02 2013-09-02 改善金属硅化物掩模层缺陷的方法

Country Status (1)

Country Link
CN (1) CN103456615B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881565A (zh) * 2005-06-17 2006-12-20 东部电子株式会社 Cmos图像传感器及其制造方法
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881565A (zh) * 2005-06-17 2006-12-20 东部电子株式会社 Cmos图像传感器及其制造方法
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103456615A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN103337475B (zh) 双结构接触孔同步刻蚀工艺
CN107346759B (zh) 半导体结构及其制造方法
CN102655081B (zh) 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法
CN104701141B (zh) 一种半导体器件的形成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
US7074711B2 (en) Method of fabricating a test pattern for junction leakage current
CN103456615B (zh) 改善金属硅化物掩模层缺陷的方法
CN103227143A (zh) 浅沟槽隔离工艺
TWI691019B (zh) 快閃記憶體裝置及其製造方法
US9076668B2 (en) Method of manufacturing the trench of U-shape
US8877577B2 (en) Semiconductor device and manufacturing method thereof
CN202816959U (zh) 一种存储装置
CN104157553A (zh) 双重图形化形成方法
US20130341696A1 (en) Metal-oxide-semiconductor (mos) transistor structure integrated with a resistance random access memory (rram) and the manufacturing methods thereof
CN105990134B (zh) 一种制作二极管的方法
US9123579B2 (en) 3D memory process and structures
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
CN105097507A (zh) 一种多晶硅发射极晶体管及其制作方法
CN105304488B (zh) 一种鳍式场效应晶体管的形成方法
CN102867743A (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
TWI474384B (zh) 半導體元件的製造方法
CN103337473B (zh) 保护浅沟槽隔离区的方法
CN104332407B (zh) 用于镍硅合金化工艺的阻挡层的制备方法
JP2011165933A (ja) 半導体装置の製造方法
CN102437117B (zh) 一种新的硅化物和金属前介质集成工艺及该形成的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant