CN104332407B - 用于镍硅合金化工艺的阻挡层的制备方法 - Google Patents
用于镍硅合金化工艺的阻挡层的制备方法 Download PDFInfo
- Publication number
- CN104332407B CN104332407B CN201410428597.XA CN201410428597A CN104332407B CN 104332407 B CN104332407 B CN 104332407B CN 201410428597 A CN201410428597 A CN 201410428597A CN 104332407 B CN104332407 B CN 104332407B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- oxide layer
- region
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000004888 barrier function Effects 0.000 title claims abstract description 71
- 238000005275 alloying Methods 0.000 title claims abstract description 18
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 title claims abstract description 17
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 230000014759 maintenance of location Effects 0.000 claims abstract description 7
- 239000003574 free electron Substances 0.000 claims abstract description 6
- 230000005641 tunneling Effects 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910021484 silicon-nickel alloy Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000000376 reactant Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种用于镍硅合金化工艺的阻挡层的制备方法，包括：提供一半导体衬底；半导体衬底上具有阻挡层区域和非阻挡层区域；在半导体衬底表面形成第一氧化层；在第一氧化层表面形成氮化层；经光刻和刻蚀工艺，去除阻挡层区域上的氮化层，将阻挡层区域上的第一氧化层暴露出来；在完成步骤04的半导体衬底上形成第二氧化层；经光刻和刻蚀工艺，去除非阻挡层区域上的第二氧化层和氮化层；其中，第一氧化层和第二氧化层共同作为阻挡层。本发明通过在阻挡区采用第二氧化层代替氮化层，从而避免由于氮化层和氧化层界面的存在而导致自由电子隧穿的现象的发生，提高了器件的电荷保持性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种用于镍硅合金化工艺的阻挡层的制备方法。
背景技术
随着半导体制造技术的房展，器件的尺寸的缩小造成接触电阻升高，为了降低接触电阻，金属合金化工艺得到了广泛应用。特别是65nm及其以下，镍已经被普遍用于与硅材料反应，在半导体结构上形成硅化物或自对准硅化物，从而形成低电阻区域。
通常，请参阅图1，为现有的镍硅合金的形成方法的流程示意图，其具体包括以下步骤：
步骤L01：在半导体衬底上依次沉积氧化层和氮化层作为阻挡层；该半导体衬底可以具有任何半导体器件所需的结构，根据结构的不同而将半导体衬底分为阻挡区或非阻挡区。
步骤L02：经刻蚀，图案化阻挡层，将非阻挡区的半导体衬底表面暴露出来；
步骤L03：在非阻挡区的半导体衬底表面上沉积镍或镍合金；
步骤L04：对半导体衬底进行退火工艺，使镍或镍合金与硅反应形成镍硅合金。
在55nm高压CMOS(HVCMOS)逻辑制程中，上述镍硅合金化工艺中的阻挡层通常采用氧/氮化膜叠层结构(ON结构)，该ON结构在可编程掩模存储区(OTP)将与下层浮栅(FG)构成类似SONOS的寄生存储器件；当下层浮栅进行高压编程时，自由电子极易隧穿进入浮栅上层ON结构界面，进而影响浮栅电荷保持性能，降低器件的电荷存储能力。
发明内容
为了克服以上问题，本发明旨在提供一种用于镍硅合金化工艺的阻挡层的制备方法，从而利用氧化膜替代氮/氧化膜作为镍硅合金化工艺的阻挡层，改善器件的电荷存储能力。
为了实现上述目的，本发明提供了一种用于镍硅合金化工艺的阻挡层的制备方法，其包括：
步骤01：提供一半导体衬底；所述半导体衬底上具有阻挡层区域和非阻挡层区域；
步骤02：在所述半导体衬底表面形成第一氧化层；
步骤03：在所述第一氧化层表面形成氮化层；
步骤04：经光刻和刻蚀工艺，去除所述阻挡层区域上的氮化层，将所述阻挡层区域上的所述第一氧化层暴露出来；
步骤05：在完成所述步骤04的半导体衬底上形成第二氧化层；
步骤06：经光刻和刻蚀工艺，去除所述非阻挡层区域上的所述第二氧化层和所述氮化层；
其中，所述第一氧化层和所述第二氧化层共同作为阻挡层。
优选地，所述步骤02中，采用低温化学气相沉积法形成所述第一氧化层。
优选地，所述步骤02中，所采用的反应气体为O3和TEOS；具体工艺参数包括：温度为300～500℃，压力为20～40Torr，所述O3的气体流量为15000～19000sccm，所述TEOS的气体流量为1000～2000sccm。
优选地，所述步骤04中，具体包括：
步骤041：采用光刻工艺，在所述氮化层表面涂覆光刻胶，并经曝光，图案化所述光刻胶，在所述光刻胶中形成所述阻挡区域图案；
步骤042：以所述图案化的光刻胶为掩膜，经干法刻蚀工艺，刻蚀所述阻挡层区域上的氮化层，并停止于所述阻挡层区域上的所述第一氧化层表面。
优选地，所述步骤05中，采用化学气相沉积法形成所述第二氧化层。
优选地，所述步骤05中，采用反应气体为SiH4和N2O，具体工艺参数包括：温度为300～500℃，压力为0.5～2Torr，所述SiH4的气体流量为50～100sccm，所述N2O的气体流量为5000～10000sccm。
优选地，所述步骤06具体包括：
步骤061：采用光刻工艺，在所述第二氧化层表面涂覆光刻胶，并经曝光，图案化所述光刻胶，在所述光刻胶中形成所述非阻挡区域图案；
步骤062：以所述图案化的光刻胶为掩膜，采用湿法刻蚀工艺刻蚀所述非阻挡区域上的所述第二氧化层，并停止在所述非阻挡区域上的所述氮化层表面；
步骤063：以所述图案化的光刻胶为掩膜，采用干法刻蚀工艺去除所述非阻挡区域上的所述氮化层。
优选地，所述湿法刻蚀工艺采用的药液为稀释的氢氟酸，其中，氢氟酸与水的比例为1︰(100-150)。
优选地，所述第二氧化层的厚度与所述氮化层的厚度相同。
优选地，所述第一氧化层和所述第二氧化层的材料相同。
本发明的用于镍硅合金化工艺的阻挡层的制备方法，采用第一氧化层和第二氧化层共同作为阻挡层，通过在阻挡区采用第二氧化层代替氮化层，从而避免由于氮化层和氧化层界面的存在而导致自由电子隧穿的现象的发生，提高了器件的电荷保持性能。
附图说明
图1为现有的镍硅合金的形成方法的流程示意图
图2为本发明的一个较佳实施例的阻挡层的制备方法的流程示意图
图3-8为本发明的一个较佳实施例的阻挡层的制备方法的各个制备步骤所对应的示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
如前所述，现有的镍硅合金的形成方法中，采用的阻挡层为氧化层和氮化层，由于氧化层和氮化层界面的存在，会导致自由电子进入该界面，从而影响浮栅的电荷保持性能和整个器件的性能；由此，本发明提出了一种用于镍硅合金化工艺的阻挡层的制备方法，采用第一氧化层和第二氧化层共同作为阻挡层，通过利用第二氧化层来代替氮化层，消除了氧化层和氮化层界面，从而提高了器件的电荷保持性能。
以下将结合附图2-8和具体实施例对本发明的用于镍硅合金化工艺的阻挡层的制备方法作进一步详细说明。其中，图3-8为本发明的一个较佳实施例的阻挡层的制备方法的各个制备步骤所对应的示意图。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图2，为本发明的一个较佳实施例的阻挡层的制备方法的流程示意图；本实施例的阻挡层的制备方法，其中，第一氧化层和第二氧化层共同作为阻挡层，具体包括以下步骤：
步骤01：请参阅图3，提供一半导体衬底00；半导体衬底上具有阻挡层区域和非阻挡层区域；
具体的，半导体衬底00可以为镍硅合金化工艺之前所形成的任意半导体衬底，其可以具有栅极01、源漏区02等结构；半导体衬底00上的非阻挡层区域用于后续形成镍硅合金，阻挡层区域用于在镍硅合金化工艺中保护无需进行镍硅合金化的区域。如图3所示，区域A为阻挡层区域，其它区域为非阻挡层区域。
步骤02：请参阅图4，在半导体衬底00表面形成第一氧化层03；
具体的，可以采用低温化学气相沉积法形成第一氧化层03，第一氧化层03的厚度可以为100-150埃，形成第一氧化层03的工艺可以采用现有的工艺，具体工艺参数可以根据实际工艺要求来设定，例如，采用的反应气体为O3和正硅酸乙脂(TEOS)，具体工艺参数如下：温度为300～500℃，压力为20～40Torr，O3的气体流量为15000～19000sccm，TEOS的气体流量为1000～2000sccm。这里，第一氧化层的材料可以为氧化硅。
步骤03：请参阅图5，在第一氧化层03表面形成氮化层04；
具体的，氮化层04的形成可以采用等离子体增强气相沉积法来形成，氮化层04的材料可以为氮化硅；氮化层04的厚度可以为200-300埃。氮化层04的形成的具体工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。
步骤04：请参阅图6，经光刻和刻蚀工艺，去除阻挡层区域上的氮化层04，将阻挡层区域上的第一氧化层03暴露出来；
这里，本实施例中的本步骤04具体可以包括：
步骤041：采用光刻工艺，在氮化层04表面涂覆光刻胶，并经曝光，图案化光刻胶，在光刻胶中形成阻挡区域图案；
步骤042：以图案化的光刻胶为掩膜，经干法刻蚀工艺，刻蚀阻挡层区域上的氮化层04，并停止于阻挡层区域上的第一氧化层03表面。
步骤05：请参阅图7，在完成步骤04的半导体衬底00上形成第二氧化层05；
具体的，可以采用等离子体化学气相沉积法来形成第二氧化层05，第二氧化层05的厚度可以根据实际工艺要求来设定。例如，采用反应气体为SiH4和N2O，具体工艺参数如下：温度为300～500℃，压力为0.5～2Torr，SiH4的气体流量为50～100sccm，N2O的气体流量为5000～10000sccm。
本实施例中，第二氧化层05的厚度与氮化层04的厚度相同，例如，第二氧化层05的厚度可以为200-300埃。这样，第二氧化层05可以代替氮化层04作为阻挡层保护后续镍硅合金化工艺中的无需进行镍硅合金化的区域，并且不会影响到其它后续工艺的关键尺寸。
第二氧化层05的材料与第一氧化层的材料03可以相同，比如，均为氧化硅材料，这样，可以避免采用不同的氧化材料而增设新的设备或原料。
步骤06：请参阅图8，经光刻和刻蚀工艺，去除非阻挡层区域上的第二氧化层05和氮化层04。
这里，本实施例中步骤06具体可以包括以下步骤：
步骤061：采用光刻工艺，在第二氧化层05表面涂覆光刻胶，并经曝光，图案化光刻胶，在光刻胶中形成非阻挡区域图案；
步骤062：以图案化的光刻胶为掩膜，采用湿法刻蚀工艺刻蚀非阻挡区域上的第二氧化层05，并停止在非阻挡区域上的氮化层04表面；
这里，湿法刻蚀工艺采用的药液可以为稀释的氢氟酸，其中，氢氟酸与水的比例为1︰(100-150)，例如，氢氟酸与水的比例为1︰100。
步骤063：以图案化的光刻胶为掩膜，采用干法刻蚀工艺去除非阻挡区域上的氮化层04。
综上所述，通过本发明的阻挡层的制备方法，采用第一氧化层和第二氧化层共同作为阻挡层，通过在阻挡区采用第二氧化层代替氮化层，从而避免由于氮化层和氧化层界面的存在而导致自由电子隧穿的现象的发生，提高了器件的电荷保持性能。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (10)
1.一种用于镍硅合金化工艺的阻挡层的制备方法，其特征在于，包括：
步骤01：提供一半导体衬底；所述半导体衬底上具有阻挡层区域和非阻挡层区域，非阻挡层区域用于后续形成镍硅合金，阻挡层区域用于在镍硅合金化工艺中保护无需进行镍硅合金化的区域；
步骤02：在所述半导体衬底表面形成第一氧化层；
步骤03：在所述第一氧化层表面形成氮化层；
步骤04：经光刻和刻蚀工艺，去除所述阻挡层区域上的氮化层，将所述阻挡层区域上的所述第一氧化层暴露出来；
步骤05：在完成所述步骤04的半导体衬底上形成第二氧化层；
步骤06：经光刻和刻蚀工艺，去除所述非阻挡层区域上的所述第二氧化层和所述氮化层；
其中，所述第一氧化层和所述第二氧化层共同作为阻挡层，通过在阻挡层区域采用第二氧化层代替氮化层，从而避免由于氮化层和氧化层界面的存在而导致自由电子隧穿的现象的发生，提高器件的电荷保持性能。
2.根据权利要求1所述的阻挡层的制备方法，其特征在于，所述步骤02中，采用低温化学气相沉积法形成所述第一氧化层。
3.根据权利要求1所述的阻挡层的制备方法，其特征在于，所述步骤02中，所采用的反应气体为O3和TEOS；具体工艺参数包括：温度为300～500℃，压力为20～40Torr，所述O3的气体流量为15000～19000sccm，所述TEOS的气体流量为1000～2000sccm。
4.根据权利要求1所述的阻挡层的制备方法，其特征在于，所述步骤04中，具体包括：
步骤041：采用光刻工艺，在所述氮化层表面涂覆光刻胶，并经曝光，图案化所述光刻胶，在所述光刻胶中形成所述阻挡层区域图案；
步骤042：以所述图案化的光刻胶为掩膜，经干法刻蚀工艺，刻蚀所述阻挡层区域上的氮化层，并停止于所述阻挡层区域上的所述第一氧化层表面。
5.根据权利要求1所述阻挡层的制备方法，其特征在于，所述步骤05中，采用化学气相沉积法形成所述第二氧化层。
6.根据权利要求1所述阻挡层的制备方法，其特征在于，所述步骤05中，采用反应气体为SiH4和N2O，具体工艺参数包括：温度为300～500℃，压力为0.5～2Torr，所述SiH4的气体流量为50～100sccm，所述N2O的气体流量为5000～10000sccm。
7.根据权利要求1所述阻挡层的制备方法，其特征在于，所述步骤06具体包括：
步骤061：采用光刻工艺，在所述第二氧化层表面涂覆光刻胶，并经曝光，图案化所述光刻胶，在所述光刻胶中形成所述非阻挡层区域图案；
步骤062：以所述图案化的光刻胶为掩膜，采用湿法刻蚀工艺刻蚀所述非阻挡层区域上的所述第二氧化层，并停止在所述非阻挡层区域上的所述氮化层表面；
步骤063：以所述图案化的光刻胶为掩膜，采用干法刻蚀工艺去除所述非阻挡层区域上的所述氮化层。
8.根据权利要求7所述的阻挡层的制备方法，其特征在于，所述湿法刻蚀工艺采用的药液为稀释的氢氟酸，其中，氢氟酸与水的比例为1︰(100-150)。
9.根据权利要求1所述的阻挡层的制备方法，其特征在于，所述第二氧化层的厚度与所述氮化层的厚度相同。
10.根据权利要求1所述的阻挡层的制备方法，其特征在于，所述第一氧化层和所述第二氧化层的材料相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410428597.XA CN104332407B (zh) | 2014-08-27 | 2014-08-27 | 用于镍硅合金化工艺的阻挡层的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410428597.XA CN104332407B (zh) | 2014-08-27 | 2014-08-27 | 用于镍硅合金化工艺的阻挡层的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104332407A CN104332407A (zh) | 2015-02-04 |
| CN104332407B true CN104332407B (zh) | 2020-03-31 |
Family
ID=52407116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410428597.XA Active CN104332407B (zh) | 2014-08-27 | 2014-08-27 | 用于镍硅合金化工艺的阻挡层的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104332407B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165399A (zh) * | 1995-11-30 | 1997-11-19 | 现代电子产业株式会社 | 利用中温氧化层去除由离子注入产生的缺陷的方法 |
| CN101022134A (zh) * | 2006-02-13 | 2007-08-22 | 旺宏电子股份有限公司 | 双栅极非挥发性储存单元、阵列及制造方法与操作方法 |
| CN101459138A (zh) * | 2008-12-30 | 2009-06-17 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
| CN103959380A (zh) * | 2011-11-23 | 2014-07-30 | 应用材料公司 | 用于氧化硅化学气相沉积光刻胶平坦化的设备和方法 |
-
2014
- 2014-08-27 CN CN201410428597.XA patent/CN104332407B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1165399A (zh) * | 1995-11-30 | 1997-11-19 | 现代电子产业株式会社 | 利用中温氧化层去除由离子注入产生的缺陷的方法 |
| CN101022134A (zh) * | 2006-02-13 | 2007-08-22 | 旺宏电子股份有限公司 | 双栅极非挥发性储存单元、阵列及制造方法与操作方法 |
| CN101459138A (zh) * | 2008-12-30 | 2009-06-17 | 上海宏力半导体制造有限公司 | 掩膜只读存储器的制造方法 |
| CN103959380A (zh) * | 2011-11-23 | 2014-07-30 | 应用材料公司 | 用于氧化硅化学气相沉积光刻胶平坦化的设备和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104332407A (zh) | 2015-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9306158B2 (en) | MRAM device and fabrication method thereof | |
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| US8273625B2 (en) | Structure for flash memory cells | |
| KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US7932125B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| US9653302B2 (en) | Gate structure with multiple spacer and method for manufacturing the same | |
| JP2022019662A (ja) | メモリデバイス及びその製造方法 | |
| US9324577B2 (en) | Modified self-aligned contact process and semiconductor device | |
| KR100972716B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US9230856B2 (en) | Method for manufacturing structure having air gap | |
| US20150357196A1 (en) | Reducing Defects in Patterning Processes | |
| KR100981530B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| US8569173B2 (en) | Methods of protecting elevated polysilicon structures during etching processes | |
| US20120276745A1 (en) | Method for fabricating hole pattern in semiconductor device | |
| CN104332407B (zh) | 用于镍硅合金化工艺的阻挡层的制备方法 | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| US20150140796A1 (en) | Formation of contact/via hole with self-alignment | |
| US9257304B2 (en) | Method of manufacturing non-volatile memory device | |
| US20100248467A1 (en) | Method for fabricating nonvolatile memory device | |
| JP2012204453A (ja) | 配線の形成方法 | |
| TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
| CN110197788B (zh) | 栅极凹槽的形成方法 | |
| CN111968984A (zh) | 闪存存储器的制备方法 | |
| KR101055388B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |