CN103427807A

CN103427807A - 一种电表脉冲调制电路与方法

Info

Publication number: CN103427807A
Application number: CN2013102933282A
Authority: CN
Inventors: 王永红; 陈丹蓉; 潘建成
Original assignee: Holley Technology Co Ltd
Current assignee: Holley Technology Co Ltd
Priority date: 2013-07-12
Filing date: 2013-07-12
Publication date: 2013-12-04

Abstract

本发明实施例在单片机***集成调制电路，利用一种锁存电路的原理来实现对脉冲信号的抑制和选择，这种选择是为了有效排除数字信号的软性错误以及模拟量的不稳定等缺陷。

Description

一种电表脉冲调制电路与方法

技术领域

本发明涉及电力电网集抄技术，更特定言之，本发明涉及一种电表脉冲调制电路。

背景技术

PWM（脉冲带宽调制）技术现今应用于通讯和信号采集领域。在电测量技术中，通过电测量设备（例如电表）内部集成电路内嵌的数据处理单片机设备利用数字信号来调制出承载模拟量信息的方波或锯齿波信号的高低和通断给通讯部分，利用这个信号来控制电表的数据收发和类似动作。

当然，对于脉冲信号本身而言，当前PWM波形对电压高低的控制采用频率f调制的方式加以实现，因此需要时钟源。通过时钟源来输出上升沿和下降沿或者以频率的大小来决定电压的高低。

然而，技术人员发现，这种方式虽然在很大程度上解决了数字设备对模拟量的直接有效控制，却存在自身不稳定的缺陷。例如，首先需要对模拟量信号（例如设定一个逻辑1信号给+12V电压，设定一个逻辑0信号给-24V电压）进行稳定，再通过数字方波信号对其加以限定，但是这种稳定很难达到。例如，如果信号不稳定，则输出给下位设备或者上位设备时，信号通常会被压缩或者放大，则信号的不稳定性会被体现，需要这些设备另外加装稳压或者滤波整形电路来实现。再者，信号自身可能会产生软性错误，这样就不能保证信号发送的连续性和完整性。

发明内容

本发明技术方案解决前述缺陷，在单片机***集成调制电路，利用一种锁存电路的原理来实现对脉冲信号的抑制和选择，当然，这种选择是为了有效排除数字信号的软性错误以及模拟量的不稳定等缺陷。

技术方案1：一种电表脉冲调制电路，用于调整单片机（MCU）输出的脉冲波形，它耦合于MCU和电表时钟源并分别接收MCU数据信号和时钟脉冲信号，其中包括：脉冲锁存部，用于根据MCU数据信号和时钟脉冲信号产生锁存信号；削减脉冲锁存部，用于根据所述MCU数据信号和时钟脉冲信号产生削减锁存信号；以及耦合输出部，连接所述脉冲锁存部和削减脉冲锁存部且输出一个脉冲信号。

在一个实施例中，所述脉冲锁存部具有脉冲输入端和时钟输入端，所述削减脉冲锁存部具有削减脉冲输入端和削减时钟输入端，其中所述脉冲输入端和削减脉冲输入端耦合于MCU以接收MCU数据信号，所述时钟输入端和削减时钟输入端耦合于MCU以接收时钟脉冲信号。

在一个实施例中，所述脉冲锁存部产生的锁存信号中包含了正相锁存信号和反相锁存信号；所述削减脉冲锁存部产生的削减锁存信号中包含了正相削减锁存信号和反相削减锁存信号。

在一个实施例中，所述耦合输出端包括门电路，以及与之耦合连接的保持电路，通过所述保持电路输出脉冲信号。

在一个实施例中，进一步包括一个检测电路，其中设置削减脉冲锁存部且连接于所述脉冲锁存部。

技术方案2：一种电表脉冲调制方法，其特征在于包括：通过脉冲锁存部根据MCU数据信号和时钟脉冲信号产生锁存信号；通过削减脉冲锁存部根据所述MCU数据信号和时钟脉冲信号产生削减锁存信号；通过耦合输出部将所述锁存信号和削减锁存信号加以耦合并输出一个脉冲信号。

其中，产生锁存信号包括产生正相锁存信号和反相锁存信号；产生削减锁存信号包括产生正相削减锁存信号和反相削减锁存信号。通过削减脉冲锁存部和检测电路输出一个经过规整的脉冲波形，再经过脉冲锁存部与这个规整脉冲输出的耦合，经过耦合输出部输出一个完整正常的波形，成本较低，且能够同时解决由于硬件或MCU内部软件产生的错误或误差而造成的杂波，无需常规技术人员在电表或下位机、上位机中内嵌整波电路，而且能够通过锁存和基准时钟震荡的方式保证PWM波形的正常和连续，值得推广。

附图说明

本发明技术方案的优势将通过具体实施例和附图说明的方式加以实现，其中：

图1为本发明电路的原理图；

图2为本发明锁存部的电路原理图；

图3为本发明耦合输出部的一个较佳实施例电路原理图；

图4为本发明耦合输出部的另一个较佳实施例电路原理图；

图5为本发明检测电路的原理图。

具体实施方式

参照图1，一种电表脉冲调制电路的较佳实施例，用于MCU 1输出的脉冲波形，它耦合于MCU 1和电表时钟源2并分别接收MCU数据信号DS和时钟脉冲信号CLK，其中包括：脉冲锁存部3，用于根据MCU数据信号DS1和时钟脉冲信号CLK1产生锁存信号LS；削减脉冲锁存部4，用于根据所述MCU 1数据信号DS2和时钟脉冲信号CLK2产生削减锁存信号DLS；以及耦合输出部5，连接所述脉冲锁存部3和削减脉冲锁存部4且输出一个脉冲信号Q。

在一个实施例中，所述脉冲锁存部31具有脉冲输入端DS和时钟输入端CLK，类似地，所述削减脉冲锁存部具有削减脉冲输入端DS和削减时钟输入端CLK，其中所述脉冲输入端和削减脉冲输入端DS耦合于MCU 1以接收MCU数据信号，所述时钟输入端和削减时钟输入端CLK耦合于MCU 1以接收时钟脉冲信号。图2绘示出了一个脉冲锁存部3或削减脉冲锁存部4的电路原理图，其中在输入端DS与CLK之间设有CMOS管N1和N2，并装设有锁存器32，在一个实施例中，设置晶体管N1和N2以控制输入DS或CLK与锁存器32的通断，锁存器32较佳地包括两个反相器33和34，如图所示，当时钟脉冲CLK为低电平时，晶体管N1和N2保持截止，则此时MCU数据信号DS无法进入锁存器32；而当时钟脉冲CLK为高电平时，晶体管N1和N2导通，则此时信号DS进入锁存器32，然后输出锁存信号。

在另一个实施例中，所述脉冲锁存部3产生的这个锁存信号中包含了正相锁存信号LS和反相锁存信号ILS；类似地，所述削减脉冲锁存部4产生的削减锁存信号中亦包含了正相削减锁存信号DLS和反相削减锁存信号IDLS。如图所示，通过锁存器32的互相倒置反相器33、34可以输出两个信号相互反相的脉冲信号。

参照图3，在一个较佳实施例中，所述耦合输出部5包括一个门电路（较佳为CMOS元件阵列），这个门电路设有串联的P沟道MOS管P1、P2及N沟道MOS管N1、N2，其中MOS管N1漏极连接一个输出节点42，源极连接MOS管N2漏极，而MOS管N2的源极接地。MOS管P1源极连接电表内部电源VCC且其漏极连接MOS管P2的源极，而P2的漏极进一步耦合于节点42。且其中，进一步为MOS管P1和N2输入脉冲LS，为MOS管P2和N1输入脉冲DLS。当然，脉冲LS中也可以包含反相信号DLS。参照图3，节点42处进一步连接一个保持电路44，它主要包括两个互相倒置的反相器46和48，设置这个保持电路的目的在于当门电路中的上拉电流路径和下拉电流路径的状态均停止（即门电路不工作或未处于任何工作情形下）时，防止电路中产生漏电流。技术人员发现，在生产和测试工艺中，这种情况通常会出现，而且这部分漏电流会影响例如方波脉冲波形在被下位机接收后可能出现杂波被放大的情形。

图4给出了耦合输出部5的另一个实施例，可以同时为门电路输入信号LS、DLS、ILS和IDLS，在电路中设置两个节点58、60，MOS管N1漏极耦合于节点58，源极连接于N2的漏极，而N2的源极接地，相应地，N3的漏极耦合于节点60，源极连接于N4的漏极，而N4源极接地，在节点58、60之间设置包括两个相互倒置的反相器54、56的保持电路44，通过节点60输出一个脉冲信号Q。

在一个实施例中，参照图5，进一步包括一个检测电路102，其中包括了削减脉冲锁存部4且连接于所述脉冲锁存部3。其中检测电路102中进一步设有振荡源118，较佳地包括晶振120，它分别连接一个外部检测***（例如自动测试***ATE）的检测信号，另两端接入时钟信号CLK2且相互反相，且通过反相器122将一个时钟周期信号传输给削减脉冲锁存部4，且进一步连接一个MOS管N1，这个MOS管N1分别连接时钟源CLK2和来自反相器122的振荡源，另外，反相器122并联一路反相器119和MOS管N2，以周期地输出一个反相振荡源给削减脉冲锁存部4，通过削减脉冲锁存部4输出一个脉冲信号，这个信号用于判定在PWM脉冲波形在频率变化时输出的脉冲信号中是否具有杂波信号，或者是软性错误（例如由于先前MCU中输入的算法可能存在错误，或者由于例如MCU管脚可能存在多路复用，而导致信号干扰产生毛刺信号，当然，如果是软性错误导致的，那么这个信号肯定是具有周期性地，则处理起来相对简单，通过锁存电路可以将其进行遏制）导致的干扰信号，就需要通过锁存部4将波形进行规整，例如在本发明一个实施例中，在比较相互反相的脉冲信号时，可以获得信号多余的部分，则通过锁存部3或4将之前的脉冲信号与当前脉冲信号进行叠加或减法运算，就会得出一个正常波形，再通过锁存部3或4将这个信号进行锁存，以保证信号正常。

设计振荡源118的目的是为了提供一个新的周期性振荡源，在正常时钟信号CLK输入时，锁存一组脉冲波形，而在CLK处于下降沿时，则检测信号导通，从而提供了一个周期性的振荡时钟脉冲，从而按照前述方式输出一个规则脉冲，通过一个三相使能转换器114发送脉冲给耦合输出部5，同时，转换器114连接一个复位信号和锁存部3的锁存脉冲，在复位信号端同时输入两个相互反相的信号给转换器114，通过一个反相器116加以实现。

若输出的检测电路102输出的检测信号正常，则此时控制切换信号控制耦合输出部5输出一个脉冲信号，否则，在本发明样机测试过程中，不能输出任何脉冲信号，需要对波形进行完全规整才能实现。

脉冲LS和削减脉冲DLS之间进行比较，可以设定一个比值给锁存部3，从而可以规则地判定出锁存部3输出一个规则的脉冲信号。

Claims

1.一种电表脉冲调制电路，用于调整单片机（MCU）输出的脉冲波形，它耦合于MCU和电表时钟源并分别接收MCU数据信号和时钟脉冲信号，其特征在于包括：脉冲锁存部，用于根据MCU数据信号和时钟脉冲信号产生锁存信号；削减脉冲锁存部，用于根据所述MCU数据信号和时钟脉冲信号产生削减锁存信号；以及耦合输出部，连接所述脉冲锁存部和削减脉冲锁存部且输出一个脉冲信号。

2.根据权利要求1所述的电表脉冲调制电路，其特征在于：所述脉冲锁存部具有脉冲输入端和时钟输入端，所述削减脉冲锁存部具有削减脉冲输入端和削减时钟输入端，其中所述脉冲输入端和削减脉冲输入端耦合于MCU以接收MCU数据信号，所述时钟输入端和削减时钟输入端耦合于MCU以接收时钟脉冲信号。

3.根据权利要求1所述的电表脉冲调制电路，其特征在于：所述脉冲锁存部产生的锁存信号中包含了正相锁存信号和反相锁存信号；所述削减脉冲锁存部产生的削减锁存信号中包含了正相削减锁存信号和反相削减锁存信号。

4.根据权利要求1所述的电表脉冲调制电路，其特征在于：所述耦合输出端包括门电路，以及与之耦合连接的保持电路，通过所述保持电路输出脉冲信号。

5.根据权利要求1所述的电表脉冲调制电路，其特征在于：进一步包括一个检测电路，其中设置削减脉冲锁存部且连接于所述脉冲锁存部。

6.一种电表脉冲调制方法，其特征在于包括：通过脉冲锁存部根据MCU数据信号和时钟脉冲信号产生锁存信号；通过削减脉冲锁存部根据所述MCU数据信号和时钟脉冲信号产生削减锁存信号；通过耦合输出部将所述锁存信号和削减锁存信号加以耦合并输出一个脉冲信号。

7.根据权利要求6所述的电表脉冲调制方法，其特征在于：其中产生锁存信号包括产生正相锁存信号和反相锁存信号；产生削减锁存信号包括产生正相削减锁存信号和反相削减锁存信号。