CN103413567B - 参考电压提供电路 - Google Patents

Abstract

一种参考电压提供电路，包括：振荡器、第一电荷泵、第二电荷泵、稳压电路、检测电路和计数电路，第一电荷泵适于在振荡器输出的第一时钟信号的控制下输出第一电压；第二电荷泵适于当接收到检测电路输出的触发信号后，在振荡器输出的第二时钟信号的控制下输出第二电压，还适于当接收到计数电路输出的控制信号后，停止输出所述第二电压，所述第二电压的电压值大于所述第一电压的电压值；稳压电路适于根据第一电压或第二电压输出参考电压。本发明参考电压提供电路通过设置两个电荷泵分开独立工作，并通过设置相应的信号控制这两个电荷泵停止工作，从而有效地降低了电路的功耗。

Description

参考电压提供电路

技术领域

本发明涉及电子电路技术领域，特别涉及一种参考电压提供电路。

背景技术

随着半导体技术的发展，存储器（Memory）被广泛应用于各种计算机***中。存储器是计算机***中的记忆设备，用来存储程序和数据，计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都可以被保存在存储器中，存储器根据控制器指定的位置存储和读取数据。

为了实现对存储器的读取操作，需要给所述存储器提供稳定的工作电压。图1示出了现有技术的参考电压提供电路的结构示意图。如图1所示，所述参考电压提供电路可以包括：振荡器1和电荷泵2。所述振荡器1适于给所述电荷泵2提供时钟信号CLK；所述电荷泵2适于在所述时钟信号CLK的控制下输出参考电压Vref。所述参考电压Vref在存储器中的控制电路的控制下输出至存储器以作为所述存储器读取操作时的工作电压。

为了保证存储器能够正确的进行读取操作，现有技术中的参考电压提供电路一直处于工作状态，也就是说，无论存储器是否处于读取操作过程中，所述参考电压提供电路一直稳定的输出参考电压，从而使得在未对存储器进行读取操作时存储器的功耗很大。

发明内容

本发明解决的是现有技术中存储器的功耗大的问题。

为解决上述问题，本发明提供一种参考电压提供电路，所述参考电压提供电路适于向存储器提供参考电压，包括：振荡器、第一电荷泵、第二电荷泵、稳压电路、检测电路和计数电路，

所述振荡器适于在对存储器进行读取操作时输出第一时钟信号，否则输出第二时钟信号，所述第一时钟信号的频率大于所述第二时钟信号的频率；

所述第一电荷泵适于在所述第一时钟信号的控制下，通过所述第一电荷泵的输出端输出第一电压；

所述第二电荷泵适于当接收到所述检测电路输出的触发信号后，在所述第二时钟信号的控制下，通过所述第二电荷泵的输出端输出第二电压；所述第二电荷泵还适于当接收到所述计数电路输出的控制信号后，所述第二电荷泵的输出端停止输出所述第二电压，所述第二电压的电压值大于所述第一电压的电压值；

所述稳压电路的输入端连接所述第一电荷泵的输出端和第二电荷泵的输出端，所述稳压电路的输出端适于输出所述参考电压；

所述检测电路连接所述稳压电路的输入端，适于在所述稳压电路的输入端的电压值小于电压阈值时输出所述触发信号；

所述计数电路适于由所述触发信号触发，对所述第二时钟信号进行计数，并在计数值等于计数阈值时产生控制信号。

可选的，所述稳压电路包括：传输晶体管和电压源电路，

所述电压源电路适于输出启动电压至所述传输晶体管，所述启动电压的电压值大于所述传输晶体管的阈值电压与所述参考电压的和；

所述传输晶体管的第一端作为所述稳压电路的输入端，所述传输晶体管的第二端作为所述稳压电路的输出端；所述传输晶体管的控制端适于输入所述启动电压。

可选的，所述传输晶体管为NMOS管，所述NMOS管的漏极作为第一端，源极作为第二端，栅极作为控制端。

可选的，所述传输晶体管为低阈值NMOS管。

可选的，所述检测电路包括：第一容抗元件、第二容抗元件、检测晶体管和电流源；

所述第一容抗元件的第一端适于连接所述稳压电路的输入端，第二端连接所述第二容抗元件的第一端和所述检测晶体管的控制端；

所述第二容抗元件的第二端接地；

所述检测晶体管的第一端适于连接第一电源线，第二端适于连接所述电流源的第一端并适于输出所述触发信号；

所述电流源的第二端适于连接第二电源线。

可选的，所述检测晶体管为PMOS管，所述PMOS管的漏极作为所述检测晶体管的第一端，源极作为所述检测晶体管的第二端，栅极作为所述检测晶体管的控制端。

可选的，所述检测电路还包括延时单元，所述延时单元适于将所述触发信号进行延时后输出。

可选的，所述第一容抗元件和所述第二容抗元件均为MOS电容。

可选的，所述电压阈值大于所述参考电压。

可选的，所述计数阈值与所述第二电压的电压值以及第二时钟信号的占空比相关。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案的参考电压提供电路通过两个电荷泵来产生稳定的参考电压。在对存储器进行读取操作过程中，通过第一时钟信号控制所述第一电荷泵输出第一电压；在未对存储器进行读取操作时，第一电荷泵停止工作，由第二电荷泵在频率较小的第二时钟信号的控制下输出第二电压。并且，所述第二电荷泵在接收到计数电路产生的控制信号后停止工作。与现有技术相比，本发明的参考电压提供电路中的两个电荷泵均不是一直处于工作状态，因此大大降低了整体电路的功耗。

附图说明

图1是现有技术中参考电压提供电路的结构示意图；

图2是本发明实施例的参考电压提供电路的结构示意图；

图3是图2中稳压电路的电路示意图；

图4是图2中检测电路的电路示意图；

图5是本发明参考电压提供电路的各个信号的时序示意图。

具体实施方式

正如背景技术中所述的，现有技术中无论存储器是否处于读取操作过程中，提供工作电压的参考电压提供电路一直处于工作状态，从而使得电路的功耗很大。

本发明提供了一种参考电压提供电路，该电路中包括两个电荷泵，每个电荷泵都不是一直处于工作状态，而是根据存储器的工作状态分别进行工作或停止，从而降低电路的功耗。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2示出了本发明参考电压提供电路的结构示意图。所述参考电压提供电路适于向存储器提供参考电压以实现对存储器的读取操作。参考图2，所述参考电压提供电路包括：振荡器10、第一电荷泵20、第二电荷泵30、稳压电路40、检测电路50和计数电路60。

所述振荡器10适于在对存储器进行读取操作时输出第一时钟信号CLK_A，否则输出第二时钟信号CLK_S，所述第一时钟信号CLK_A的频率大于所述第二时钟信号CLK_S的频率。

所述第一电荷泵20连接所述振荡器10，适于在所述第一时钟信号CLK_A的控制下，通过所述第一电荷泵20的输出端输出第一电压。

所述第二电荷泵30连接所述振荡器10、检测电路50和计数电路60，适于当接收到所述检测电路50输出的触发信号EN后，在所述第二时钟信号CLK_S的控制下，通过所述第二电荷泵30的输出端输出第二电压；所述第二电荷泵30还适于当接收到所述计数电路60输出的控制信号ST后，所述第二电荷泵30的输出端适于停止输出所述第二电压，所述第二电压的电压值大于所述第一电压的电压值。

所述稳压电路40的输入端连接所述第一电荷泵20的输出端和第二电荷泵30的输出端，所述稳压电路40的输出端适于输出所述参考电压VREF。

所述检测电路50连接所述稳压电路40的输入端PWL，适于在所述稳压电路40的输入端PWL的电压值小于电压阈值时输出所述触发信号EN。

具体地，所述电压阈值大于所述参考电压VREF。所述电压阈值可以根据实际需要和电路的实际结构进行合理的设置，例如，可以将所述电压阈值与所述参考电压VREF之间的电压差值设置为0.2V，当然，此仅为举例说明，本发明对此不做限制。

所述计数电路60连接所述检测电路50，适于由所述触发信号EN触发，对所述第二时钟信号CLK_S进行计数，并在计数值等于计数阈值时产生所述控制信号ST。

具体地，所述计数阈值与所述第二电压的电压值以及第二时钟信号的占空比相关。举例来说，当第二电荷泵30输出的第二电压的电压值越大且第二时钟信号的占空比越大时，所述计数阈值也越大；反之，若第二电荷泵30输出的第二电压值越小且第二时钟信号的占空比也越小时，所述计数阈值越小。这是因为，第二时钟信号的占空比越大，说明第二电荷泵30的充电时间越长，其产生的第二电压值越大，那么稳压电路的输入端PWL的电压值降至电压阈值的时间越长，那么，计数阈值则越长；反之，第二时钟信号的占空比越小，说明第二电荷泵30的充电时间越短，其产生的第二电压值越小，那么稳压电路的输入端PWL的电压值降至电压阈值的时间越短，因此，计数阈值越短。

参考图3，所述稳压电路包括：传输晶体管M1和电压源电路401。

所述电压源电路401适于输出启动电压V0至所述传输晶体管M1，所述启动电压V0的电压值大于所述传输晶体管M1的阈值电压VT与所述参考电压VREF的和；

所述传输晶体管M1的第一端作为所述稳压电路的输入端PWL，适于接收所述稳压电路输出的电压，所述传输晶体管M1的第二端作为所述稳压电路的输出端；所述传输晶体管M1的控制端适于输入所述启动电压V0。

在本实施例中，所述传输晶体管M1为NMOS管，所述NMOS管的漏极作为第一端，源极作为第二端，栅极作为控制端。为了降低启动电压V0的电压值及减小电路功耗，所述传输晶体管M1可以为低阈值（native）NMOS管，当然本发明对此不做限制。所述电压源电路401可以采用现有的电源提供电路来实现，例如，所述电压源电路401可以为电荷泵。

参考图4，所述检测电路包括：第一容抗元件C1、第二容抗元件C2、检测晶体管MP1和电流源I1。

所述第一容抗元件C1的第一端适于连接所述稳压电路的输入端PWL，第二端连接所述第二容抗元件C2的第一端和所述检测晶体管MP1的控制端；

所述第二容抗元件C2的第二端接地；

所述检测晶体管MP1的第一端适于连接第一电源线VDD，第二端适于连接所述电流源I1的第一端并适于输出所述触发信号EN；

所述电流源I1的第二端适于连接第二电源线，在本实施例中，所述第二电源线提供0V电压。

可选的，所述检测晶体管MP1为PMOS管，所述PMOS管的漏极作为所述检测晶体管MP1的第一端，源极作为所述检测晶体管MP1的第二端，栅极作为所述检测晶体管MP1的控制端。

继续参考图4，所述检测电路还可以包括延时单元501，所述延时单元501适于将所述触发信号EN进行延时后输出，为方便说明，将延时后的信号标记为EN_D。所述延时单元501可以采用现有的延时电路来实现，例如采用偶数个反相器，如第一反相器INV1和第二反相器INV2依次连接的方式来实现延时或者采用缓冲器来实现延时，本发明对此不做限制。

在本实施例中，所述第一容抗元件C1和所述第二容抗元件C2均为MOS电容。当然，本发明对此不做限制，所述第一容抗元件C1和所述第二容抗元件C2也可以采用现有的其他容抗元件。

下面再结合图5对本发明参考电压提供电路的工作原理做进一步详细说明。

首先需要说明的是，图5中所示的动态指的是对存储器进行读取操作的过程，静态指的是未对存储器进行读取操作的过程。另外，根据实际需要将电压阈值设置为3.5V，将所述计数阈值设置为10，将稳压电路40中传输晶体管M1的控制端接收的启动电压V0设置为3.3V。

在动态过程中，所述振荡器10输出第一时钟信号CLK_A，所述第一电荷泵20在所述第一控制信号CLK_A的控制下输出第一电压至稳压电路40。如图5所示，所述稳压电路40的输入端PWL在T1阶段内接收到的电压值为2.5V。所述第一电压的电压值即对存储器进行读取操作时所需的工作电压，也就是说，本发明参考电压提供电路输出的参考电压为2.5V。

结合图3，在动态过程中，所述传输晶体管M1的第一端接收2.5V的第一电压，所述传输晶体管M1的控制端接收的是大于所述传输晶体管M1的阈值电压VT与所述参考电压VREF之和的启动电压，即3.3V，因此所述传输晶体管M1处于饱和区，所述传输晶体管M1的第二端将所述第一端接收到的第一电压传输至第二端以作为所述参考电压VREF进行输出。

结合图2和图5，在静态过程中，所述振荡器10输出第二时钟信号CLK_S，所述第二时钟信号CLK_S的频率小于所述第一时钟信号CLK_A的频率。由于在静态过程中，所述振荡器10停止输出第一时钟信号CLK_A，因此，所述第一电荷泵20停止工作。

所述检测电路50检测到所述稳压电路40的输入端PWL的电压值为2.5V，小于所述电压阈值，因此，所述检测电路50输出触发信号EN至所述计数电路60和第二电荷泵30。所述第二电荷泵30接收所述触发信号EN并在所述第二时钟信号CLK_S的控制下输出第二电压至所述稳压电路40的输入端PWL。

参考图5，所述第二时钟信号CLK_S的有效脉冲（即高电平信号）的持续时间长，因此，所述第二电荷泵30输出的第二电压的电压值大于所述第一电压的电压值。在静态过程中，所述稳压电路40的输入端PWL可以接收到图5中A点处的电压值，如所述A点处的电压值为5V。

参考图2，所述计数电路60在所述检测电路50输出的触发信号的控制下进行清零并对所述第二时钟信号CLK_S进行计数，当计数值等于计数阈值10时输出控制信号ST至所述第二电荷泵30。所述第二电荷泵30基于所述控制信号ST停止工作，即停止输出第二电压至所述稳压电路40的输入端PWL。所述稳压电路40的输入端PWL处的电压值缓慢下降，直至检测电路50检测到所述稳压电路40的输入端PWL处的电压值小于电压阈值3.5V时重新输出触发信号EN。所述第二电荷泵30和所述计数电路60重新开始工作，其工作过程与前述过程相同，在此不再赘述。

参考图3，在静态过程中，所述传输晶体管M1的第一端接收的电压值在3.5V至5V之间，所述传输晶体管M1的控制端接收的启动电压的电压值为3.3V，所述传输晶体管M1处于线性区，通过设置合理的传输晶体管M1的参数可使得所述传输晶体管M1的第二端输出电压值为2.5V的参考电压。

综上，本发明参考电压提供电路，在对存储器进行读取操作时，由所述第一电荷泵在第一时钟信号的控制下进行工作，在不对存储器进行读取操作时，由所述第二电荷泵在第二时钟信号的控制下进行工作。由于所述第二时钟信号的频率小于第一时钟信号的频率，并且所述第二电荷泵在接收到计数电路输出的控制信号后也停止工作，从而大大降低了本发明参考电压提供电路在静态过程中的功耗。另外，本发明参考电压提供电路的结构简单，易于实现，也有利于电路的集成。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种参考电压提供电路，适于向存储器提供参考电压，其特征在于，包括：振荡器、第一电荷泵、第二电荷泵、稳压电路、检测电路和计数电路，

所述振荡器适于在对存储器进行读取操作时输出第一时钟信号，否则输出第二时钟信号，所述第一时钟信号的频率大于所述第二时钟信号的频率；

所述第一电荷泵适于在所述第一时钟信号的控制下，通过所述第一电荷泵的输出端输出第一电压；

所述第二电荷泵适于当接收到所述检测电路输出的触发信号后，在所述第二时钟信号的控制下，通过所述第二电荷泵的输出端输出第二电压；所述第二电荷泵还适于当接收到所述计数电路输出的控制信号后，所述第二电荷泵的输出端停止输出所述第二电压，所述第二电压的电压值大于所述第一电压的电压值；

所述稳压电路的输入端连接所述第一电荷泵的输出端和第二电荷泵的输出端，所述稳压电路的输出端适于输出所述参考电压；

所述检测电路连接所述稳压电路的输入端，适于在所述稳压电路的输入端的电压值小于电压阈值时输出所述触发信号；

所述计数电路适于由所述触发信号触发，对所述第二时钟信号进行计数，并在计数值等于计数阈值时产生控制信号；

所述计数阈值与所述第二电压的电压值以及第二时钟信号的占空比相关。

2.如权利要求1所述的参考电压提供电路，其特征在于，所述稳压电路包括：传输晶体管和电压源电路，

所述电压源电路适于输出启动电压至所述传输晶体管，所述启动电压的电压值大于所述传输晶体管的阈值电压与所述参考电压的和；

所述传输晶体管的第一端作为所述稳压电路的输入端，所述传输晶体管的第二端作为所述稳压电路的输出端；所述传输晶体管的控制端适于输入所述启动电压。

3.如权利要求2所述的参考电压提供电路，其特征在于，所述传输晶体管为NMOS管，所述NMOS管的漏极作为第一端，源极作为第二端，栅极作为控制端。

4.如权利要求3所述的参考电压提供电路，其特征在于，所述传输晶体管为低阈值NMOS管。

5.如权利要求1所述的参考电压提供电路，其特征在于，所述检测电路包括：第一容抗元件、第二容抗元件、检测晶体管和电流源；

所述第一容抗元件的第一端适于连接所述稳压电路的输入端，第二端连接所述第二容抗元件的第一端和所述检测晶体管的控制端；

所述第二容抗元件的第二端接地；

所述检测晶体管的第一端适于连接第一电源线，第二端适于连接所述电流源的第一端并适于输出所述触发信号；

所述电流源的第二端适于连接第二电源线。

6.如权利要求5所述的参考电压提供电路，其特征在于，所述检测晶体管为PMOS管，所述PMOS管的漏极作为所述检测晶体管的第一端，源极作为所述检测晶体管的第二端，栅极作为所述检测晶体管的控制端。

7.如权利要求5所述的参考电压提供电路，其特征在于，所述检测电路还包括延时单元，所述延时单元适于将所述触发信号进行延时后输出。

8.如权利要求5所述的参考电压提供电路，其特征在于，所述第一容抗元件和所述第二容抗元件均为MOS电容。

9.如权利要求1所述的参考电压提供电路，其特征在于，所述电压阈值大于所述参考电压。