CN103426765B - 半导体器件的形成方法、鳍式场效应管的形成方法 - Google Patents

半导体器件的形成方法、鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN103426765B
CN103426765B CN201210165855.0A CN201210165855A CN103426765B CN 103426765 B CN103426765 B CN 103426765B CN 201210165855 A CN201210165855 A CN 201210165855A CN 103426765 B CN103426765 B CN 103426765B
Authority
CN
China
Prior art keywords
fin
sub
semiconductor device
forming method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210165855.0A
Other languages
English (en)
Other versions
CN103426765A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210165855.0A priority Critical patent/CN103426765B/zh
Priority to US13/686,300 priority patent/US8748247B2/en
Publication of CN103426765A publication Critical patent/CN103426765A/zh
Application granted granted Critical
Publication of CN103426765B publication Critical patent/CN103426765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底；对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底表面的掺杂层；形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；形成绝缘层后，去除部分厚度的第一子鳍部，形成开口；在所述开口内形成第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。同时还提供了一种鳍式场效应管的形成方法，形成的半导体器件、鳍式场效应管的沟道区应力大，载流子迁移率高，阈值电压低，且栅极漏电流小，性能稳定。

Description

半导体器件的形成方法、鳍式场效应管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及半导体器件的形成方法、鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供一种器件性能稳定的半导体器件的形成方法、鳍式场效应管的形成方法。
为解决上述问题，本发明的实施例提供了一种导体器件的形成方法，包括：
提供半导体衬底；
对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底表面的掺杂层；
形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；
在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；
形成绝缘层后，去除部分厚度的第一子鳍部，形成开口；
在所述开口内形成第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。
可选地，所述掺杂层中掺杂的离子浓度小于5E18atoms/cm3。
可选地，所述掺杂层中掺杂的离子浓度大于5E17atoms/cm3。
可选地，当所述半导体器件为p沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括锗离子。
可选地，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于1%。
可选地，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于0.1%。
可选地，当所述半导体器件为n沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括碳离子。
可选地，所述掺杂层中锗离子占总掺杂的离子的体积百分比小于3%。
可选地，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
可选地，所述第二子鳍部的材料为硅、硅锗、锗、碳化硅或III-V族化合物。
可选地，所述第二子鳍部的形成工艺为选择性外延沉积工艺。
可选地，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
可选地，还包括：在形成第二子鳍部前，对所述开口的侧壁进行退火处理。
可选地，所述退火处理时通入的气体为氧气，退火温度为400℃-700℃。
可选地，还包括：在形成第二子鳍部前，对所述开口底部的半导体衬底进行退火处理。
可选地，所述退火处理时通入的气体包括氢气和氩气、氢气和氦气、或氢气和氖气。
可选地，还包括：对所述掺杂层进行退火处理。
可选地，还包括：去除部分绝缘层，使剩余的绝缘层表面高于剩余的第一子鳍部表面，或与剩余的第一子鳍部表面齐平。
可选地，去除部分绝缘层的厚度为25-35nm。
可选地，所述第二子鳍部的高度为20-40nm。
可选地，所述半导体衬底包括第一区域和与所述第一区域相邻但隔离的第二区域，所述第一区域用于形成p沟道鳍式场效应管，所述第二区域用于形成n沟道鳍式场效应管，所述第一区域的掺杂层中包含锗离子，所述第二区域的掺杂层中包含碳离子。
相应的，发明人还提供了一种鳍式场效应管的形成方法，包括：
提供采用上述任一种方法形成的半导体器件；
形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构；
在所述栅极结构两侧的第一子鳍部内形成源/漏区。
可选地，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。
可选地，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
与现有技术相比，本发明的实施例具有以下优点：
形成半导体器件的形成工艺简单，在形成第一子鳍部前，首先对半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。
并且，在本发明实施例形成的半导体器件的基础上，形成的鳍式场效应管的各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2是为鳍式场效应管的鳍部内的离子浓度随测量的点到鳍部顶部的距离之间变化的示意图；
图3为本发明实施例的半导体器件的形成方法的流程示意图；
图4-图10为本发明实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的鳍式场效应管的性能不稳定。
经过研究，发明人发现，影响鳍式场效应管的性能稳定性的原因有多个，其中一个原因是：现有技术在半导体衬底表面形成鳍部14（如图1所示）后，由所述鳍部14的顶部表面向鳍部14内部进行掺杂离子时，如图2中所示，图2中X轴代表鳍部14内的掺杂离子的浓度，Y轴代表鳍部14内任一点到鳍部14顶部的距离，理想掺杂情况下，希望掺杂后的离子浓度在鳍部14内的分布情况如曲线100所示，掺杂离子集中在鳍部14的中段部位，而鳍部14两端的离子浓度较少，且分布均匀；然而，实际掺杂后的离子浓度在鳍部14内的分布情况如曲线110所示，所述鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小（doping tail），所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部14形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。
经过进一步研究，发明人发现，在形成鳍部前，首先在半导体衬底内进行掺杂形成掺杂层，然后刻蚀所述掺杂层形成第一子鳍部，之后再去除部分厚度的第一子鳍部，并在剩余的第一子鳍部表面形成未掺杂的第二子鳍部，所述第一子鳍部和第二子鳍部后续共同半导体器件的鳍部。本发明实施例的方法中，由于剩余的第一子鳍部内掺杂的离子浓度在所述剩余的第一子鳍部表面处最大，而随着测量的点距离所述剩余的第一子鳍部表面越远，所述掺杂的离子浓度逐渐降低，所述第一子鳍部和第二子鳍部共同构成的鳍部中掺杂的离子浓度分布较为接近曲线100（图2所示），形成的半导体器件的沟道区的应力增大，载流子迁移率增加，形成的半导体器件具有较低的阈值电压，其性能良好。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参考图3，本发明实施例的半导体器件的形成方法，包括：
步骤S201，提供半导体衬底；
步骤S203，对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底表面的掺杂层；
步骤S205，形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；
步骤S207，在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；
步骤S209，形成绝缘层后，去除部分厚度的第一子鳍部，形成开口；
步骤S211，在所述开口内形成第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。
具体的，请参考图4-图10，图4-图10示出了本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图4，提供半导体衬底300。
所述半导体衬底300用于为后续工艺提供工作平台，形成n沟道和/或p沟道鳍式场效应管。所述半导体衬底300为硅衬底（Si）或绝缘体上硅（SOI）。在本发明的实施例中，所述半导体衬底300为硅衬底，其材料为单晶硅，所述半导体衬底300包括第一区域I和与所述第一区域相邻但隔离的第二区域II，所述第一区域I用于形成p沟道鳍式场效应管，所述第二区域II用于形成n沟道鳍式场效应管。
需要说明的是，在本发明的实施例中，所述第一区域I和第二区域II通过浅沟槽隔离结构（STI）301相隔离。所述浅沟槽隔离结构301的材料为绝缘材料，例如氧化硅等。
请参考图5，对所述半导体衬底300进行掺杂工艺，形成位于所述半导体衬底300表面的掺杂层。
经过前述分析可知，现有技术在形成鳍部后，由所述鳍部14（图1所示）的顶部表面向其内部掺杂离子，实际掺杂后的离子浓度在鳍部14内的分布情况为：鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小（doping tail），所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部14形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。
经过研究发现，如果首先刻蚀半导体衬底300形成第一子鳍部，由所述第一子鳍部顶部向其内部掺杂，然后形成位于所述第一子鳍部表面的第二子鳍部，虽然可以解决栅极漏电流增加的问题，提高半导体器件的稳定性。但是由于第一子鳍部内掺杂的离子浓度分布为：在所述第一子鳍部的中段部位离子浓度最大，而所述第一子鳍部两端的离子浓度逐渐减小。具有此种离子浓度分布的所述第一子鳍部，形成的半导体器件的沟道区的应力较小，载流子迁移率较小，形成的半导体器件的阈值电压较大，半导体器件的稳定性会受到影响。
经过进一步研究发现，首先在半导体衬底300内掺杂形成掺杂层，然后刻蚀所述掺杂层形成表面处离子浓度最大的第一子鳍部，然后形成位于所述第一子鳍部表面的未掺杂的第二子鳍部，既可以提高半导体器件的沟道区的应力，增加沟道区的载流子迁移率，获得低的阈值电压，又可以减小栅极漏电流，形成的半导体器件的性能得到了极大的提高。
所述掺杂层用于后续形成表面处离子浓度最大的第一子鳍部。经过研究，当所述掺杂层中掺杂的离子浓度小于5E18atoms/cm3时，形成的半导体器件的沟道区的应力大，并且当所述掺杂层中掺杂的离子浓度大于5E17atoms/cm3时，形成的半导体器件的沟道区的应力最大。
考虑到所述掺杂层中掺杂的离子用于后续增大沟道区的应力，增加沟道区的载流子迁移率，获得低的阈值电压。当所述半导体器件为p沟道鳍式场效应管时，所述掺杂层中掺杂的离子主要包括锗离子；当所述半导体器件为n沟道鳍式场效应管时，所述掺杂层中掺杂的离子主要包括碳离子。并且，为避免对p沟道的应力产生影响，形成p沟道鳍式场效应管所对应的掺杂层中碳离子占总掺杂的离子的体积百分比应小于1%，最好小于0.1%，使碳离子在用于形成p沟道鳍式场效应管的区域的负面影响减小至最小。同理，形成p沟道鳍式场效应管所对应的掺杂层中锗离子占总掺杂的离子的体积百分比应小于3%。
在本发明的实施例中，由于所述第一区域I用于形成p沟道鳍式场效应管，所述第二区域II用于形成n沟道鳍式场效应管，因此，所述第一区域I的第一掺杂层303a主要包括锗离子，所述锗离子的浓度大于5E17atoms/cm3，小于5E18atoms/cm3，且所述第一区域I的第一掺杂层303a中碳离子占总掺杂的离子的体积百分比小于0.1%；所述第二区域II的第二掺杂层303b主要包括碳离子，所述碳离子的浓度大于5E17atoms/cm3，小于5E18atoms/cm3，且所述第二区域II的第二掺杂层303b中锗离子占总掺杂的离子的体积百分比小于3%。
本发明的实施例中，由于所述第一掺杂层303a和第二掺杂层303b的掺杂离子并不相同，可以通过分别在第一区域I、第二区域II表面形成掩膜后掺杂而成，由于掺杂工艺已为本领域技术人员所熟知，在此不再赘述。形成的第一掺杂层303a和第二掺杂层303b中掺杂离子的浓度分布均如图2中曲线110所示，所述第一掺杂层303a和第二掺杂层303b的中段部位的掺杂离子的浓度最高，所述第一掺杂层303a和第二掺杂层303b两端（垂直于半导体衬底300表面方向）的掺杂离子的浓度逐渐减小。
请参考图6，形成位于所述第一掺杂层303a和第二掺杂层303b表面的硬掩膜层305，以所述硬掩膜层305为掩膜，刻蚀部分所述第一掺杂层303a（图4所示）和第二掺杂层303b（图5所示），形成第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b。
所述硬掩膜层305用于后续作为掩膜，刻蚀所述第一掺杂层303a和第二掺杂层303b。为便于后续去除，所述硬掩膜层305的材料不同于第一掺杂层303a和第二掺杂层303b的材料。
刻蚀部分所述第一掺杂层303a和第二掺杂层303b的方法为刻蚀工艺，例如干法刻蚀工艺。由于采用刻蚀工艺形成第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的工艺已为本领域技术人员所熟知，在此不再赘述。
由于所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b分别由第一掺杂层303a和第二掺杂层303b刻蚀后形成，经硬掩膜层305为掩膜刻蚀后形成的所述第一区域I的第一子鳍部307a中掺杂离子的浓度与第一掺杂层303a中掺杂离子的浓度分布相同，所述第二区域II的第一子鳍部307b中掺杂离子的浓度与第二掺杂层303b中掺杂离子的浓度分布相同。即经硬掩膜层305为掩膜刻蚀后，所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的中段部位的掺杂离子的浓度最大，靠近所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b两端处的掺杂离子的浓度逐渐减小。
需要说明的是，在本发明的实施例中，还包括：对所述第一掺杂层303a和第二掺杂层303b进行退火处理，使所述第一掺杂层303a和第二掺杂层303b中掺杂的离子扩散进一步扩散，以利于后续形成满足工艺需求的第一子鳍部。
请参考图7，在所述半导体衬底300表面形成绝缘层309，所述绝缘层309表面与所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b顶部齐平。
所述绝缘层309用于隔离各区域的第一子鳍部307a、307b，并在后续用于作为形成第二子鳍部的窗口。所述绝缘层309的材料为氧化硅、氮化硅或氮氧化硅等。所述绝缘层309的形成步骤为：首先形成覆盖所述半导体衬底300、第一区域I的第一子鳍部307a、第二区域II的第二子鳍部307b的绝缘薄膜，然后去除平坦化所述绝缘薄膜，形成与所述第一区域I的第一子鳍部307a、第二区域II的第二子鳍部307b顶部齐平的绝缘层309。
需要说明的是，所述绝缘薄膜还可以覆盖所述硬掩膜层305（图6所示），平坦化所述绝缘薄膜的步骤中可以将所述硬掩膜层305一并去除。
请参考图8，形成绝缘层305后，去除第一区域I中部分厚度的第一子鳍部307a和第二区域II中部分厚度的第一子鳍部307b，分别形成第一区域I的第一开口311a和第二区域II的第二开口311b。
所述第一开口311a和第二开口311b用于后续被填充形成第二子鳍部313。所述第一开口311a和第二开口311b的形成方法为刻蚀工艺，例如干法刻蚀工艺。
考虑到后续形成的半导体器件沟道区的应力与形成第一开口311a和第二开口311b后，剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的掺杂离子的浓度有关。当所述剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面处掺杂离子的浓度最大时，后续形成的半导体器件的p沟道和n沟道的应力最大，p沟道和n沟道的载流子迁移率最大，能获得极低的阈值电压，半导体器件的性能最好。发明人通过控制刻蚀工艺的参数（例如刻蚀功率、刻蚀时间等），可以使去除部分所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b后，剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面处掺杂离子的浓度最大。在本发明的实施例中，去除的部分所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的厚度为20-40nm，即形成的第一开口311a和第二开口311b的深度为20-40nm。
请参考图9，分别在所述第一开口311a和第二开口311b内形成第二子鳍部313，所述第二子鳍部313顶部与所述绝缘层309表面齐平。
所述第二子鳍部313用于和第一子鳍部313共同构成半导体器件的鳍部。所述第二子鳍部313形成在所述第一开口311a和第二开口311b内，且与所述绝缘层309表面齐平，因此，所述第二子鳍部313的高度与所述第一开口311a和第二开口311b的深度一致，为20-40nm。所述第二子鳍部307的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺的反应气体为SiH2Cl2、HCl和H2；或者SiHX、HCl和H2。所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
所述第二子鳍部313的材料为硅、硅锗、锗、碳化硅或III-V族化合物（例如镓化砷、磷化铟和氮化镓等）。在本发明的实施例中，所述第一区域I和第二区域II的第二子鳍部313的材料相同，均为上述硅、硅锗、锗、碳化硅或III-V族化合物中的一种，所述第一区域I和第二区域II的第二子鳍部313可以在同一工艺步骤中形成。
考虑到后续形成的半导体器件的栅极漏电流问题，本发明的实施例中，所述第二子鳍部313内不存在掺杂离子（intrinsic），后续形成的半导体器件的栅极漏电流小。
需要说明的是，为使后续形成的第二子鳍部313的侧壁光滑，后续在所述第二子鳍部313表面形成栅极结构时，所述栅极结构中的栅介质层与所述第二子鳍部313侧壁结合处的质量好，在本发明的实施例中，还包括：在形成第二子鳍部前，对所述第一开口311a和第二开口311b的侧壁进行退火处理，所述退火处理时通入的气体为氧气，退火温度为400℃-700℃。
另外，在本发明的实施例中，为使第二子鳍部313与第一区域I的第一子鳍部307a、第二区域II的第一子鳍部307b结合处的质量好，还包括：在形成第二子鳍部前，对所述开口底部的半导体衬底进行退火处理，所述退火处理时通入的气体包括氢气和氩气、氢气和氦气、或氢气和氖气。
请参考图10，为了后续形成覆盖所述第二子鳍部313侧壁和顶部的栅极结构，还包括：去除部分绝缘层309，使剩余的绝缘层309表面高于剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面，或与剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面齐平。在本发明的实施例中，去除部分绝缘层的厚度为25-35nm，去除部分绝缘层309后，剩余的绝缘层309表面高于剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面。
上述步骤完成之后，本发明实施例的半导体器件的制作完成。由于在形成第一子鳍部前，首先对半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。
相应的，发明人还提供了一种鳍式场效应管的形成方法，在上述实施例形成的半导体器件（图9）的基础上，还包括：形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构（未图示）；在所述栅极结构两侧的第一子鳍部内形成源/漏区（未图示）。其中，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
执行完上述步骤后，本发明实施例的鳍式场效应管的制作完成。所述鳍式场效应管各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。
综上，形成半导体器件的形成工艺简单，在形成第一子鳍部前，首先对半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。
并且，在本发明实施例形成的半导体器件的基础上，形成的鳍式场效应管的各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (24)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底表面的掺杂层；
形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；
在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；
形成绝缘层后，去除部分厚度的第一子鳍部，形成开口，并使得所述第一子鳍部表面处浓度最大；
在所述开口内形成未掺杂的第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述掺杂层中掺杂的离子浓度小于5E18atoms/cm3。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述掺杂层中掺杂的离子浓度大于5E17atoms/cm3。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为p沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括锗离子。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于1％。
6.如权利要求4所述的半导体器件的形成方法，其特征在于，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于0.1％。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为n沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括碳离子。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述掺杂层中锗离子占总掺杂的离子的体积百分比小于3％。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二子鳍部的材料为硅、硅锗、锗、碳化硅或III-V族化合物。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述第二子鳍部的形成工艺为选择性外延沉积工艺。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第二子鳍部前，对所述开口的侧壁进行退火处理。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述退火处理时通入的气体为氧气，退火温度为400℃-700℃。
15.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第二子鳍部前，对所述开口底部的半导体衬底进行退火处理。
16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述退火处理时通入的气体包括氢气和氩气、氢气和氦气、或氢气和氖气。
17.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：对所述掺杂层进行退火处理。
18.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：去除部分绝缘层，使剩余的绝缘层表面高于剩余的第一子鳍部表面，或与剩余的第一子鳍部表面齐平。
19.如权利要求18所述的半导体器件的形成方法，其特征在于，去除部分绝缘层的厚度为25-35nm。
20.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二子鳍部的高度为20-40nm。
21.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底包括第一区域和与所述第一区域相邻但隔离的第二区域，所述第一区域用于形成p沟道鳍式场效应管，所述第二区域用于形成n沟道鳍式场效应管，所述第一区域的掺杂层中包含锗离子，所述第二区域的掺杂层中包含碳离子。
22.一种鳍式场效应管的形成方法，其特征在于，包括：
提供如权利要求1-21中任一种方法形成的半导体器件；
形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构；
在所述栅极结构两侧的第一子鳍部内形成源/漏区。
23.如权利要求22所述的鳍式场效应管的形成方法，其特征在于，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。
24.如权利要求23所述的鳍式场效应管的形成方法，其特征在于，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。
CN201210165855.0A 2012-05-24 2012-05-24 半导体器件的形成方法、鳍式场效应管的形成方法 Active CN103426765B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210165855.0A CN103426765B (zh) 2012-05-24 2012-05-24 半导体器件的形成方法、鳍式场效应管的形成方法
US13/686,300 US8748247B2 (en) 2012-05-24 2012-11-27 Fin field-effect-transistor (FET) structure and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210165855.0A CN103426765B (zh) 2012-05-24 2012-05-24 半导体器件的形成方法、鳍式场效应管的形成方法

Publications (2)

Publication Number Publication Date
CN103426765A CN103426765A (zh) 2013-12-04
CN103426765B true CN103426765B (zh) 2016-12-14

Family

ID=49620916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210165855.0A Active CN103426765B (zh) 2012-05-24 2012-05-24 半导体器件的形成方法、鳍式场效应管的形成方法

Country Status (2)

Country Link
US (1) US8748247B2 (zh)
CN (1) CN103426765B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752210B (zh) * 2013-12-30 2017-12-01 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
US9362277B2 (en) * 2014-02-07 2016-06-07 Globalfounries Inc. FinFET with multilayer fins for multi-value logic (MVL) applications and method of forming
US9391077B2 (en) * 2014-02-10 2016-07-12 International Business Machines Corporation SiGe and Si FinFET structures and methods for making the same
CN105448721B (zh) * 2014-07-31 2019-01-15 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9653605B2 (en) 2014-10-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9165837B1 (en) * 2014-10-28 2015-10-20 Globalfoundries Inc. Method to form defect free replacement fins by H2 anneal
US9343371B1 (en) * 2015-01-09 2016-05-17 Globalfoundries Inc. Fabricating fin structures with doped middle portions
US9425259B1 (en) 2015-07-17 2016-08-23 Samsung Electronics Co., Ltd. Semiconductor device having a fin
WO2017044117A1 (en) 2015-09-11 2017-03-16 Intel Corporation Aluminum indium phosphide subfin germanium channel transistors
US10896852B2 (en) * 2015-09-17 2021-01-19 Intel Corporation Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
CN106816467B (zh) 2015-12-01 2019-10-08 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN109478566B (zh) * 2016-06-17 2022-09-02 英特尔公司 一种场效应晶体管及其制作方法、cmos集成电路、移动计算机平台
US10403742B2 (en) * 2017-09-22 2019-09-03 Globalfoundries Inc. Field-effect transistors with fins formed by a damascene-like process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189730A (zh) * 2004-03-31 2008-05-28 英特尔公司 具有增强迁移率的应变沟道的非平面体晶体管及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577562B1 (ko) 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
US8217435B2 (en) * 2006-12-22 2012-07-10 Intel Corporation Floating body memory cell having gates favoring different conductivity type regions
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189730A (zh) * 2004-03-31 2008-05-28 英特尔公司 具有增强迁移率的应变沟道的非平面体晶体管及制造方法

Also Published As

Publication number Publication date
CN103426765A (zh) 2013-12-04
US20130313619A1 (en) 2013-11-28
US8748247B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
CN103426765B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
KR100517559B1 (ko) 핀 전계효과 트랜지스터 및 그의 핀 형성방법
CN107958873B (zh) 鳍式场效应管及其形成方法
US7435657B2 (en) Method of fabricating transistor including buried insulating layer and transistor fabricated using the same
US20070181941A1 (en) High voltage semiconductor devices and methods for fabricating the same
JP3217690B2 (ja) 半導体装置の製造方法
US20070032029A1 (en) Lateral trench power MOSFET with reduced gate-to-drain capacitance
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN103165655A (zh) 半导体装置及其制造方法
TW201137985A (en) Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN103872132A (zh) 金属氧化物半导体(mos)晶体管及其制作方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
US10777660B2 (en) Semiconductor structure
US20100163988A1 (en) High voltage (>100v) lateral trench power mosfet with low specific-on-resistance
CN106558614A (zh) 半导体结构及其形成方法
CN104425607B (zh) 无结晶体管及其制作方法
CN104701177B (zh) 晶体管的形成方法
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
CN108807179A (zh) 半导体结构及其形成方法
WO2005074035A1 (ja) 電界効果型トランジスタおよびその製造方法
US11799018B2 (en) Semiconductor structure and method for forming the same
CN108122761A (zh) 半导体结构及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
JP2002141501A (ja) トレンチ型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant