CN103367374A - 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备 - Google Patents

固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备 Download PDF

Info

Publication number
CN103367374A
CN103367374A CN2013101002936A CN201310100293A CN103367374A CN 103367374 A CN103367374 A CN 103367374A CN 2013101002936 A CN2013101002936 A CN 2013101002936A CN 201310100293 A CN201310100293 A CN 201310100293A CN 103367374 A CN103367374 A CN 103367374A
Authority
CN
China
Prior art keywords
substrate
chuck
insulating barrier
wiring layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101002936A
Other languages
English (en)
Other versions
CN103367374B (zh
Inventor
水田恭平
冈治
小池薫
藤井宣年
小林秀树
吉冈浩孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012084014A external-priority patent/JP2013214616A/ja
Priority claimed from JP2012135092A external-priority patent/JP2013258377A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103367374A publication Critical patent/CN103367374A/zh
Application granted granted Critical
Publication of CN103367374B publication Critical patent/CN103367374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了固体摄像装置及其制造方法、电子设备以及半导体器件的制造装置和方法。所述固体摄像装置包括：具有传感器侧半导体层和传感器侧配线层的传感器基板，传感器侧半导体层包含设置有光电转换部的像素区域，传感器侧配线层设置于与传感器侧半导体层的光接收表面相反的表面侧；具有电路侧半导体层和电路侧配线层的电路基板，其设置于传感器基板的传感器侧配线层侧；连接单元区域，其中设置有具有第一贯穿电极、第二贯穿电极及连接电极的连接部，连接电极将第一贯穿电极与第二贯穿电极连接起来；以及具有台阶部的绝缘层，连接电极埋入在绝缘层内，绝缘层的膜厚度从连接单元区域到像素区域逐渐减小。本发明能够提高光接收特性和图像质量。

Description

固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
技术领域
本发明涉及固体摄像装置、固体摄像装置的制造方法、半导体器件的制造装置、半导体器件的制造方法、以及电子设备，更具体而言，涉及一种其中将驱动电路设置在与半导体基板的光接收表面相反的表面侧的固体摄像装置、上述固体摄像装置的制造方法、利用用于粘合两个基板的技术来制造半导体器件的装置和方法、以及使用上述固体摄像装置的电子设备。
背景技术
在相关技术中，在固体摄像装置中为了提高灵敏度，已经提出了用于缩短光入射表面与形成于基板上的光接收部之间的距离的技术。在日本待审专利申请第2010-267675号公报中，公开了这样一种技术：其用于将前面照射型固体摄像装置中的位于摄像区域的上部上的配线层的厚度形成得比位于在摄像区域的周边处形成的周边电路部的上部上的配线层的厚度薄，在所述前面照射型固体摄像装置中配线层被设置于基板的光入射表面侧。由于在日本待审专利申请第2010-267675号公报中摄像区域上的配线层比周边电路部上的配线层薄，因而缩短了从光入射表面到设置于基板的摄像区域中的光接收部的距离，并因此提高了灵敏度。
另外，近年来已经提出了一种所谓的背面照射型固体摄像装置，其中驱动电路被形成于半导体基板的背面侧且所述背面侧被指定为光接收表面，以提高光电转换效率或灵敏度或者增大光电二极管的开口面积。由于在背面照射型固体摄像装置中配线层被设置在与基板的光接收表面相反的侧，因而设置于基板上的光接收部与设置于基板的光入射侧的片上透镜（on-chip lens）表面之间的距离就近，并因此提高了灵敏度。
此外，层压式背面照射型传感器在成本或图像质量方面很优异（例如，日本待审专利申请第2010-245506号公报）。针对层压式背面照射型传感器，还提出了具有三维（3D）结构的背面照射型固体摄像装置，其中：上面形成有驱动电路的电路基板与上面形成有光电转换部的半导体基板（传感器基板）是单独提供的，且该电路基板被粘合至半导体基板中的光接收表面的相对侧的表面（日本待审专利申请第2011-096851号公报）。在具有3D结构的背面照射型固体摄像装置中，通过将半导体基板的配线层侧的表面连接至电路基板的配线层侧的表面来构造出所述3D结构。
顺便提及地，在上述的具有3D结构的固体摄像装置中，设置有连接部以将半导体基板（其上面形成有光电转换部）电连接至电路基板（其内形成有驱动电路）。在该连接部中，穿过半导体基板且连接至在半导体基板上设置的配线层的贯穿孔通路（through hole via）与穿过半导体基板且连接至在电路基板上设置的配线层的贯穿孔通路利用半导体基板的光接收表面侧的连接部的连接电极相互连接。此外，在半导体基板的光接收表面侧设置有绝缘膜和用于覆盖上述连接电极的钝化膜，且在钝化膜的上部上设置有滤色器和片上透镜。
发明内容
如上所述，在具有3D结构的固体摄像装置中，在半导体基板的光接收表面侧设置有用于将具有光电转换部的传感器基板电连接至电路基板的连接电极且设置有各种材料膜。因此，存在着这样的担忧：从传感器基板的光接收表面到片上透镜的距离可能较大，并且因此很可能会降低光电转换部中的光接收特性。
期望提高具有3D结构的固体摄像装置（该装置中，具有光电转换部的传感器基板与具有驱动电路的电路基板被层压在一起）中的光接收特性。而且，还期望提供所述固体摄像装置的制造方法。进一步，也期望提供使用所述固体摄像装置的电子设备。
根据本发明的一个实施方式，提供了一种固体摄像装置，其包括：传感器基板，所述传感器基板具有传感器侧半导体层和传感器侧配线层，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；电路基板，所述电路基板具有电路侧半导体层和电路侧配线层，并且所述电路基板设置于所述传感器基板的所述传感器侧配线层侧；连接单元区域，在所述连接单元区域中设置有连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述传感器侧半导体层的光接收表面侧到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述传感器侧半导体层的所述光接收表面侧到达所述电路侧配线层，所述连接电极被设置于所述传感器侧半导体层的所述光接收表面侧的表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及绝缘层，所述连接电极埋入在所述绝缘层内，所述绝缘层具有台阶部，且所述台阶部的膜厚度从所述连接单元区域到所述像素区域逐渐减小。
根据本发明的另外一个实施方式，提供了一种固体摄像装置，其包括：传感器基板，所述传感器基板具有传感器侧半导体层和传感器侧配线层，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置于与所述传感器侧半导体层的光接收表面相反的表面侧；电路基板，所述电路基板具有电路侧半导体层和电路侧配线层，所述电路基板被层压并设置于所述传感器基板的所述传感器侧配线层侧；连接单元区域，在所述连接单元区域中设置有连接部，所述连接部具有第一贯穿通路、第二贯穿通路和连接电极，所述第一贯穿通路被设置为从所述传感器侧半导体层的光接收表面侧到达所述传感器侧配线层，所述第二贯穿通路被设置为从所述传感器侧半导体层的所述光接收表面侧到达所述电路侧配线层，所述连接电极设置于所述传感器基板的光接收表面侧的表面上并将所述第一贯穿通路与所述第二贯穿通路连接起来；以及绝缘层，所述连接电极埋入在所述绝缘层中，所述绝缘层在所述连接单元区域外的区域中的厚度薄于在所述连接单元区域中的厚度，并且所述绝缘层在包含所述连接单元区域的区域中的横截面形状是凸形的凸起部，并且所述凸起部的平面形状是在沿着所述像素区域的边的方向上延伸的圆角矩形形状。
根据本发明的另外一个实施方式，提供了一种电子设备，其包括：上述任一种固体摄像装置；以及信号处理电路，所述信号处理电路被构造用于处理从所述固体摄像装置输出的输出信号。
根据本发明的另外一个实施方式，提供了一种固体摄像装置的制造方法，其包括：将具有传感器侧半导体层和传感器侧配线层的传感器基板与电路侧半导体层及电路侧配线层粘合，使得所述传感器侧配线层的表面面对着所述电路侧配线层的表面，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；在所述传感器基板的光接收表面侧形成绝缘层；在所述像素区域外的连接单元区域中形成连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述绝缘层的表面到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述绝缘层的所述表面达到所述电路侧配线层，所述连接电极设置于所述绝缘层的所述表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及将所述绝缘层蚀刻至预定深度，使得膜厚度从所述连接单元区域到所述像素区域逐渐变薄。
根据本发明的另外一个实施方式，提供了一种固体摄像装置的制造方法，其包括：将具有传感器侧半导体层和传感器侧配线层的传感器基板与电路侧半导体层及电路侧配线层粘合，使得所述传感器侧配线层的表面面对着所述电路侧配线层的表面，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；在所述传感器基板的光接收表面侧形成绝缘层；在所述像素区域外的连接单元区域中形成连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述绝缘层的表面到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述绝缘层的所述表面到达所述电路侧配线层，所述连接电极设置于所述绝缘层的所述表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及通过在所述连接单元区域外的区域中将所述绝缘层蚀刻至预定深度来形成凸起部，所述凸起部的平面形状是在沿着所述像素区域的边的方向上延伸的圆角矩形形状。
根据本发明的另外一个实施方式，提供了一种半导体器件的制造装置，其包括：第一夹头，所述第一夹头被设置用于仅吸附第一基板的背面的部分区域；第二夹头，所述第二夹头被设置用于仅吸附第二基板的背面的部分区域；以及控制部，所述控制部被设置用于控制所述第一夹头的操作和所述第二夹头的操作。其中，当将所述第一基板与所述第二基板相互粘合时，所述第一基板与所述第二基板被控制为具有翘曲的形状，所述翘曲的形状的翘曲量使得所述第一基板的表面的与被所述第一夹头吸附的部分区域相对应的区域跟所述第二基板的表面的与被所述第二夹头吸附的部分区域相对应的区域最初接触。其中，所述控制部将所述第一基板的位置与所述第二基板的位置对准以便进行粘合。并且其中，所述控制部通过将被所述第一夹头和所述第二夹头中的一者吸附的一个基板的表面向另一基板的表面按压，来开始所述第一基板与所述第二基板的粘合。
根据本发明的另外一个实施方式，提供了一种半导体器件的制造方法，所述半导体器件是通过将第一基板的表面与第二基板的表面粘合而形成的，当将所述第一基板与所述第二基板粘合时，所述第一基板及所述第二基板被控制成具有翘曲的形状，所述翘曲的形状的翘曲量使得所述第一基板的表面的与被第一夹头吸附的所述第一基板的背面的部分区域相对应的区域跟所述第二基板的表面的与被第二夹头吸附的所述第二基板的背面的部分区域相对应的区域最初接触。所述方法包括以下步骤：利用所述第一夹头，仅吸附所述第一基板的所述背面的所述部分区域；利用所述第二夹头，仅吸附所述第二基板的所述背面的所述部分区域；对准所述第一基板的位置和所述第二基板的位置，以便进行粘合；以及通过将被所述第一夹头和所述第二夹头中的一者吸附的一个基板的表面向另一基板的表面按压，来开始所述第一基板与所述第二基板的粘合。
根据上述的本发明的各实施方式，在固体摄像装置中改善了光接收特性。另外，通过使用所述固体摄像装置，能够获得改善了图像质量的电子设备。
根据上述的本发明的各实施方式，在粘合两个晶圆时，能够有效地防止所述两个晶圆的粘合错位（misalignment）、所述两个晶圆的扭曲或变形以及在粘合期间出现的空隙。
附图说明
图1是图示了根据本发明第一实施例的互补金属氧化物半导体（complementary metal oxide semiconductor；CMOS）型固体摄像装置的整体的示意性构造图；
图2是沿图1所示的线A-A截取的横截面构造图；
图3A至图3C是图示了根据本发明第一实施例的固体摄像装置的制造方法的工艺图（部分1）；
图4A至图4C是图示了根据本发明第一实施例的固体摄像装置的制造方法的工艺图（部分2）；
图5A至图5C是图示了根据本发明第一实施例的固体摄像装置的制造方法的工艺图（部分3）；
图6A至图6C是图示了根据本发明第一实施例的固体摄像装置的制造方法的工艺图（部分4）；
图7是根据变形例1-1的固体摄像装置的传感器基板的示意性构造图；
图8是根据变形例1-2的固体摄像装置的传感器基板的示意性构造图；
图9是根据本发明第二实施例的固体摄像装置的传感器基板的构造图；
图10是沿图9所示的线B-B截取的横截面构造图；
图11A是根据本发明第三实施例的固体摄像装置的传感器基板的示意性构造图；
图11B是图11A所示的区域a的放大图；
图12示意性地图示了根据本发明第二实施例当将有机材料涂布于绝缘层的上部上时，对该有机材料流动的状态进行模拟而获得的结果；
图13示意性地图示了在绝缘层的凸起部的平面形状为矩形的实例（例如，第二实施例）中当将有机材料涂布于绝缘层的上部上时，对该有机材料流动的状态进行模拟而获得的结果；
图14A是根据变形例3-1的固体摄像装置的传感器基板的示意性构造图；
图14B为图14A所示的区域a的放大图；
图15示意性地图示了当将有机材料涂布于具有变形例3-1所示结构的绝缘层的上部上时，对该有机材料流动的状态进行模拟而获得的结果；
图16是根据变形例3-2的固体摄像装置的传感器基板的示意性构造图；
图17图示了根据本发明的将要被粘合的两个晶圆的实例；
图18A图示了根据本发明的将要被粘合的两个晶圆的第一变形例；
图18B图示了根据本发明的将要被粘合的两个晶圆的第二变形例；
图19图示了根据本发明的用于吸附两个晶圆的夹头（chuck）的外形；
图20图示了根据本发明第四实施例的夹头的构造示例；
图21图示了根据本发明第四实施例的半导体器件的制造装置；
图22是图示了根据本发明第四实施例的半导体器件的制造方法的流程图；
图23是图示了根据本发明第四实施例的用于错位测量的标记的阐释图；
图24图示了当两个晶圆的翘曲量不同时对准标记的错位；
图25图示了根据本发明第五实施例的半导体器件的制造装置；
图26图示了根据本发明第六实施例的半导体器件的制造装置；
图27图示了根据本发明第六实施例的半导体器件的制造装置；
图28图示了根据本发明第七实施例的半导体器件的制造装置；
图29图示了根据本发明第七实施例的半导体器件的制造装置；
图30A是根据参考例的晶圆的变形的阐释图；
图30B是根据参考例的晶圆的变形的阐释图；以及
图31是根据本发明第八实施例的电子设备的示意性构造图。
具体实施方式
以下，将参照附图详细说明本发明的优选实施例。应注意，在本说明书及附图中，使用相同的附图标记来表示具有实质上相同的功能及结构的构成元件，且不再对这些构成元件进行重复说明。
1、第一实施例：固体摄像装置
1-1固体摄像装置的整体构造
图1是图示了根据本发明第一实施例的CMOS型固体摄像装置的整体的示意性构造图。本实施例的固体摄像装置1是具有3D结构的背面照射型固体摄像装置，其包括传感器基板2以及电路基板9，在传感器基板2中布置有多个光电转换部，电路基板9以如下状态粘合至传感器基板2：该状态下，电路基板9被层压在传感器基板2上。
传感器基板2的一个表面为光接收表面S，传感器基板2包括像素区域4，在像素区域4中，多个分别包含光电转换部的像素15二维地布置在光接收表面S内。在像素区域4中，多条像素驱动线5在行方向上进行布线，多条垂直信号线6在列方向上进行布线，且各像素15是以如下状态布置的：该状态下，一个像素15与像素驱动线5及垂直信号线6都连接。在各像素15中，均设置有像素电路，所述像素电路包括光电转换部、电荷积聚部、多个晶体管（所谓的金属氧化物半导体（metal oxide semiconductor；MOS）晶体管）和电容元件等。而且，所述像素电路的一部分设置于与传感器基板2的光接收表面S相反的表面侧。另外，多个像素15可以共用所述像素电路的一部分。
另外，传感器基板2包括位于像素区域4之外的周边区域7。在周边区域7中，设置有连接单元区域3。连接单元区域3包括多个连接部（如稍后所述），各连接部将设置于传感器基板2上的像素驱动线5、垂直信号线6或像素电路连接至设置于电路基板9上的驱动电路。另外，在本实施例中，连接单元区域3设置于像素区域4的周边区域7中的与像素区域4的被分割为矩形形状的三个边相应的各边上，且连接单元区域3是沿着像素区域4的相应边布置的。另外，在连接单元区域3与像素区域4之间的边界部分中形成有如稍后所述的绝缘层的台阶部38（参见图2）。
电路基板9包括用于驱动设置于传感器基板2上的各像素15的诸如垂直驱动电路10、列信号处理电路11、水平驱动电路12以及***控制电路13等驱动电路，这些驱动电路位于面对着传感器基板2的表面侧。这些驱动电路按照连接单元被连接至传感器基板2的所期望配线。
***控制电路13基于水平同步信号及主时钟产生作为垂直驱动电路10、列信号处理电路11和水平驱动电路12等的操作基础的时钟信号和控制信号等。然后，***控制电路13所产生的时钟信号、控制信号等被输入至垂直驱动电路10、列信号处理电路11、水平驱动电路12等。
垂直驱动电路10例如包括移位寄存器，并且经由像素驱动线5在垂直方向上以行为单位依次选择性地扫描设置于传感器基板2上的像素区域4的像素15。然后，基于根据各像素15的光电转换部（光电二极管）中的光接收量而产生的信号电荷的像素信号经由垂直信号线6被提供至列信号处理电路11。
列信号处理电路11包括多个单元电路，各单元电路处理各垂直信号线6的信号。在列信号处理电路11中，针对传感器基板2的像素区域4的各列像素15，对经由垂直信号线6从各像素15输出的像素信号进行预定的信号处理，且暂时保持经信号处理后的像素信号。
具体地，列信号处理电路11至少进行例如噪声去除处理（诸如相关双采样（correlated double sampling；CDS））作为信号处理。根据列信号处理电路11中的CDS处理，例如，能够去除复位噪声以及由于放大晶体管的阈值变化等原因而导致的像素所固有的固定模式噪声（fixed patternnoise）。
水平驱动电路12例如包括移位寄存器，通过顺次输出水平扫描脉冲来顺次选择列信号处理电路11的各单元电路，并输出来自列信号处理电路11的各单元电路的像素信号。输出的像素信号被信号处理部（未图示）处理，并且经过处理后的信号被输出。
另外，尽管未图示，然而在设置于周边区域7中的连接单元区域3的更外侧的区域中设置有多个电极焊盘。所述电极焊盘电连接至设置于传感器基板2上的所期望的配线或设置于电路基板9上的配线。利用电极焊盘，传感器基板2和电路基板9各自的配线被引出至传感器基板2的光接收表面侧。
而且，尽管在本实施例中垂直驱动电路10、列信号处理电路11以及水平驱动电路12被构造为设置于电路基板9上，然而这些电路可被构造为设置于传感器基板2上并且可以只有***控制电路13被构造为设置于电路基板9上。也就是说，在各种类型上能够选择将要被形成在电路基板9上的电路部。
1-2主要部件的构造
图2中图示了沿图1中的线A-A截取的横截面构造。即，图2是包括像素区域4和连接单元区域3的区域的横截面图。以下，将根据主要部件的横截面图来说明本实施例的固体摄像装置1的构造。
本实施例的固体摄像装置1包括传感器基板2、粘合至传感器基板2的光接收表面S的相反侧的电路基板9以及用于将传感器基板2与电路基板9电连接的连接部50。另外，本实施例的固体摄像装置1包括绝缘层14以及依序设置于绝缘层14上的遮光膜16、透明钝化膜17、滤色器18以及片上透镜19，绝缘层14具有设置于传感器基板2的光接收表面S上的台阶部38。
[传感器基板]
传感器基板2包括传感器侧半导体层2a和传感器侧配线层2b。
传感器侧半导体层2a例如是通过减薄化由单晶硅形成的半导体基板而获得的。在传感器侧半导体层2a中的像素区域4中，多个光电转换部20沿光接收表面S（在本实施例中为背面）以二维（2D）阵列形状而被布置和形成。各光电转换部20例如包括n型扩散层和p型扩散层的层压结构。而且，各像素15均设置有光电转换部20，且图2中图示了一个像素的横截面。
另外，在传感器侧半导体层2a中，在与光接收表面S相反的表面侧设置有由n+型杂质层形成的浮动扩散区域FD、像素晶体管Tr的源极/漏极区域21、以及用于隔离各像素15的元件隔离部22。此外，在传感器侧半导体层2a中的位于像素区域4以外的连接单元区域3中，设置有构成连接部50的第一贯穿电极47及第二贯穿电极48。
传感器侧配线层2b包括栅极电极25以及多层（在图2中为三个层）配线27，栅极电极25设置于传感器侧半导体层2a的表面上的栅极绝缘膜（未图示）上，多层配线27层压于栅极电极25的上层上且二者之间夹着层间绝缘膜26。配线27例如由铜（Cu）形成。另外，如果需要，经由通路（via）在层压的配线27之间以及在配线27与各像素晶体管Tr之间进行相互连接。用于读取各像素15的信号电荷的像素电路是由设置于传感器侧配线层2b上的像素晶体管Tr及配线27形成的。
另外，在传感器侧配线层2b的传感器侧半导体层2a侧的相反侧的表面上，以覆盖顶层的配线27（位置最接近电路基板9的配线27）的方式设置有绝缘性的钝化膜45。钝化膜45的表面用作传感器基板2与电路基板9之间的粘合表面。
[电路基板]
电路基板9包括电路侧半导体层9a及电路侧配线层9b。
电路侧半导体层9a例如是通过减薄化由单晶硅形成的半导体基板而获得的。另外，在电路侧半导体层9a中，晶体管Tr的源极/漏极区域31、元件隔离部32以及杂质层（此处未图示）设置于面对着传感器基板2的表面层上。
电路侧配线层9b包括栅极电极35以及多层（在图3A至图3C中为三个层）配线37，栅极电极35设置于电路侧半导体层9a的表面上且二者之间夹有栅极绝缘膜（未图示），所述多层配线37层压于栅极电极35的上层上且二者之间夹有层间绝缘膜36。配线37例如是由Cu形成的。另外，如果需要，利用设置于层间绝缘膜36中的通路来实现层压的配线37之间以及配线37与各晶体管Tr之间的相互连接。驱动电路是由设置于电路侧配线层9b上的像素晶体管Tr及配线37形成的。另外，稍后所述的构成连接部50的第二贯穿电极48的一部分设置于电路侧配线层9b的连接单元区域3中。
另外，在电路侧配线层9b的与电路侧半导体层9a侧相反的表面上，以覆盖顶层的配线37（位置最接近传感器基板2的配线37）的方式设置有绝缘性的钝化膜46。钝化膜46的表面用作传感器基板2与电路基板9之间的粘合表面。
[绝缘层]
绝缘层14设置于传感器侧半导体层2a的光接收表面S上，并被形成为将连接部50埋入传感器侧半导体层2a的光接收表面S内。另外，绝缘层14具有台阶部38，台阶部38具有从连接单元区域3到像素区域4逐渐变薄的膜厚度。在本实施例中，绝缘层14的膜厚度被形成为从连接单元区域3到像素区域4连续变薄，并且在台阶部38上形成了具有给定的倾斜角（锥形形状）的倾斜表面。
上述绝缘层14例如是通过层压使用了彼此不同的绝缘材料的多个膜而形成的。在本实施例中，绝缘层14是由层压膜形成的，该层压膜包括从传感器基板2的光接收表面S依序形成的如下五个层：防反射膜40、界面态抑制膜41、蚀刻停止膜（etching stopper film）42、上层绝缘膜43以及盖膜44。
防反射膜40例如是由折射率比二氧化硅的折射率更高的绝缘材料形成的，诸如氧化铪（HfO2）或氧化钽（Ta2O5）或氮化硅。界面态抑制膜41例如由二氧化硅（SiO2）形成。蚀刻停止膜42是由蚀刻选择率被抑制为比用于构成上层的上层绝缘膜43的材料低的材料形成的，例如是由氮化硅（SiN）形成的。上层绝缘膜43例如是由二氧化硅（SiO2）形成的。盖膜44例如是由碳氮化硅（SiCN）或氮化硅（SiN）形成的。
在包括由上述五个层形成的层压膜的绝缘层14中，台阶部38是通过从像素区域4移除盖膜44、上层绝缘膜43以及蚀刻停止膜42而形成的。即，绝缘层14在包括连接单元区域3的周边区域7中是五层结构，而绝缘层14在像素区域4中是双层结构。
[连接部]
连接部50包括第一贯穿电极47、第二贯穿电极48以及连接电极49。另外，针对于图1所示的各连接单元区域3，设置有多个连接部50。
第一贯穿电极47被设置为从绝缘层14穿透传感器侧半导体层2a并到达传感器侧配线层2b的最下层配线27（位置最接近传感器侧半导体层2a的配线27）。第一贯穿电极47是由埋入第一贯穿孔47a内的导电材料（该导电材料与第一贯穿孔47a之间夹着隔离绝缘膜28和阻挡金属膜29）形成的，第一贯穿孔47a被设置为使得传感器侧配线层2b的最下层配线27从传感器侧半导体层2a的光接收表面S露出。
第二贯穿电极48设置于与第一贯穿电极47邻近的区域中，并且被设置为从绝缘层14穿透传感器侧半导体层2a和传感器侧配线层2b并到达电路侧配线层9b的顶层配线37（距离电路侧半导体层9a最远的配线37）。第二贯穿电极48是由埋入第二贯穿孔48a内的导电材料（该导电材料与第二贯穿孔48a之间夹着隔离绝缘膜28和阻挡金属膜29）形成的，第二贯穿孔48a被设置为使得电路侧配线层9b的顶层配线37从传感器侧半导体层2a的光接收表面S露出。
连接电极49被设置为在设置于传感器侧半导体层2a的光接收表面S上的绝缘层14内将第一贯穿电极47电连接至第二贯穿电极48。连接电极49由埋入连接孔49a内的导电材料形成，连接孔49a将第一贯穿孔47a与第二贯穿孔48a连接起来。
可使用铜（Cu）、铝（Al）或钨（W）等作为用于构成第一贯穿电极47、第二贯穿电极48及连接电极49的导电材料。在本实施例中，使用Cu作为构成第一贯穿电极47、第二贯穿电极48及连接电极49的导电材料。
[遮光膜]
遮光膜16设置于像素区域4的绝缘层14上，即设置于界面态抑制膜41（其为像素区域4中的绝缘层14的顶层的膜）的上部上。遮光膜16包括设置于各像素15的光电转换部20的形成区域中的光接收开口16a，并且遮光膜16被设置用来在相邻像素15之间进行遮光。
遮光膜16是使用具有优良遮光特性的导电材料形成的，例如是使用W、Al、Ti、氮化钛（TiN）、Cu或钽（Ta）来形成的。另外，遮光膜16可由包括上述材料膜的层压膜形成。
[透明钝化膜]
透明钝化膜17被设置为覆盖着遮光膜16及绝缘层14的上部。透明钝化膜17例如是使用丙烯酸树脂等形成的。
[滤色器]
滤色器18对应于各光电转换部20而被设置于透明钝化膜17的上部上。举例来说，针对各像素15而布置有选择性地透过红色（R）光、绿色（G）光或蓝色（B）光的滤波器层。另外，各滤波器层例如是针对各像素15以Bayer排列方式而被布置的。
在滤色器18中，所期望的波长的光透过。已透过的光就入射在传感器侧半导体层2a内的光电转换部20上。而且，尽管在本实施例中各像素15被构造为让R、G及B中的一者的光透过，然而本发明并不仅限于此。另外，可以使用让青色光、黄色光或品红色光等透过的有机材料作为用于构成滤色器18的材料，并且可以根据不同规格而进行各种选择。
[片上透镜]
片上透镜19形成于滤色器18的上部上，并且为各像素15都形成有片上透镜19。在片上透镜19中，入射光被聚集，且已聚集的光经由滤色器18高效地入射在各光电转换部20上。而且，在本实施例中，片上透镜19被构造为使入射光聚集于光电转换部20的在遮光膜16中呈现的中心位置处。
1-3制造方法
图3A至图6C是图示了本实施例的固体摄像装置1的制造方法的工艺图。将会参照图3A至图6C来说明本实施例的固体摄像装置的制造方法。
首先，如图3A所示，在传感器侧半导体层2a中的像素区域4中形成多个光电转换部20，且在传感器侧半导体层2a的所期望区域中形成浮动扩散区域FD、源极/漏极区域21以及元件隔离部22。另外，在传感器侧半导体层2a中形成杂质区域（未图示）。形成于传感器侧半导体层2a中的各杂质层（例如光电转换部20、浮动扩散区域FD、源极/漏极区域21、元件隔离部22等）可通过从传感器侧半导体层2a的表面（光接收表面S的相反侧的表面）侧进行离子注入而形成。
接着，在传感器侧半导体层2a的表面上，介由栅极绝缘膜（未图示）形成用于构成像素晶体管Tr的栅极电极25，且在栅极电极25的上部上介由层间绝缘膜26形成多层（在图3A中为三个层）配线27。此时，如果需要，通过在层间绝缘膜26中形成垂直孔并且在该垂直孔中埋入导电材料来形成用于将配线27与像素晶体管Tr连接起来的通路或用于将两个在层压方向上相邻的配线27连接起来的通路。之后，在层间绝缘膜26的上部（包括顶层的配线27）上形成钝化膜45。
另一方面，独立于传感器侧半导体层2a而设置电路侧半导体层9a，且在电路侧半导体层9a的一个表面上形成源极/漏极区域31、元件隔离部32及其它杂质层（未图示）。形成于电路侧半导体层9a中的例如源极/漏极区域31、元件隔离部32等各杂质层可通过从电路侧半导体层9a的表面侧进行离子注入而形成。
接着，在电路侧半导体层9a的所述一个表面上，介由栅极绝缘膜（未图示）形成用于构成各晶体管Tr的栅极电极35，且在栅极电极35的上部上介由层间绝缘膜36形成多层（在图3A中为三个层）配线37。此时，如果需要，通过在层间绝缘膜36中形成垂直孔并且在该垂直孔中埋入导电材料来形成用于将配线37与晶体管Tr连接起来的通路或用于将两个在层压方向上相邻的配线37连接起来的通路。之后，在层间绝缘膜36的上部（包括顶层的配线37）上形成钝化膜46。
此后，通过使传感器基板2的上面形成有钝化膜45的表面面对着电路基板9的上面形成有钝化膜46的表面，将传感器基板2粘合至电路基板9。在所述粘合之后，如果需要，减薄化传感器侧半导体层2a的光接收表面S（背面侧）。以上的工艺过程并不受特别限制，并且可通过应用普通的粘合技术来进行。
接着，如图3B所示，在传感器侧半导体层2a的光接收表面S上依次层压并形成防反射膜40、界面态抑制膜41、蚀刻停止膜42及上层绝缘膜43。防反射膜40例如由氧化铪形成，且根据原子层沉积法而被形成为具有10nm至300nm（例如60nm）的膜厚度。界面态抑制膜41由SiO2形成，并且例如根据等离子体化学气相沉积（P-CVD）法而被形成为具有200nm的膜厚度。蚀刻停止膜42例如由氮化硅（SiN）形成，并且根据P-CVD法而被形成为具有50nm至200nm的膜厚度。上层绝缘膜43例如由二氧化硅形成，并且根据P-CVD法而被形成为具有200nm的膜厚度。
接着，如图3C所示，在连接单元区域3中，形成第一贯穿孔47a和第二贯穿孔48a以从上层绝缘膜43的表面穿透传感器侧半导体层2a并到达传感器侧配线层2b。第一贯穿孔47a例如被形成至未到达传感器侧配线层2b的最下层（最接近传感器侧半导体层2a的层）配线27的深度，且被形成至未使配线27露出的深度。另外，第二贯穿孔48a例如被形成至未到达传感器侧配线层2b的顶层（最接近电路基板9的层）配线27的深度，且被形成至未使配线37露出的深度。
当形成第一贯穿孔47a及第二贯穿孔48a时，在上层绝缘膜43的上部上形成有抗蚀剂图形（未图示）。通过利用该抗蚀剂图形作为掩模来执行多次蚀刻。在用于蚀刻出第一贯穿孔47a及第二贯穿孔48a中的各者的处理结束后，从上层绝缘膜43的上部移除各抗蚀剂图形。
接着，如图4A所示，在包括第一贯穿孔47a及第二贯穿孔48a的区域中形成连接孔49a。连接孔49a从上层绝缘膜43的表面被形成至未到达蚀刻停止膜42的深度。当形成连接孔49a时，在上层绝缘膜43的上部上形成抗蚀剂图形（未图示），在该抗蚀剂图形中开设有用于形成连接孔49a的区域，且通过使用该抗蚀剂图形作为掩模来蚀刻上层绝缘膜43。
接着，如图4B所示，以覆盖第一贯穿孔47a的内壁、第二贯穿孔48a的内壁及连接孔49a的内壁的方式形成隔离绝缘膜28。隔离绝缘膜28例如由二氧化硅形成，且根据P-CVD法而被形成为具有100nm至1000nm的膜厚度。通过隔离绝缘膜28，形成于第一贯穿孔47a中的第一贯穿电极47及形成于第二贯穿孔48a中的第二贯穿电极48与传感器侧半导体层2a之间被电隔离。
接着，如图4C所示，在高各向异性蚀刻的条件下蚀刻并移除隔离绝缘膜28，并且因此移除第一贯穿孔47a和第二贯穿孔48a每一者的底部的隔离绝缘膜28。然后，在高各向异性蚀刻的条件下对第一贯穿孔47a及第二贯穿孔48a每一者的底部进行挖掘。从而，传感器侧配线层2b的最下层配线27露出于第一贯穿孔47a的底部，并且电路侧配线层9b的顶层配线37露出于第二贯穿孔48a的底部。
接着，如图5A所示，形成阻挡金属膜29以覆盖第一贯穿孔47a的内壁、第二贯穿孔48a的内壁及连接孔49a的内壁。阻挡金属膜29例如由氮化钽（TaN）形成，且根据PVD法而被形成为具有5nm至100nm的厚度。随后，根据电镀法在阻挡金属膜29上形成由Cu形成的导电材料。由此，Cu被埋入第一贯穿孔47a、第二贯穿孔48a及连接孔49a中。
接着，如图5B所示，使用化学机械研磨（CMP）法对导电材料层进行研磨，且对该表面进行平坦化直至露出上层绝缘膜43为止。从而，形成了第一贯穿孔47a、第二贯穿孔48a、以及用于将第一贯穿孔47a与第二贯穿孔8a电连接的连接孔49a。如上所述，在本实施例中根据所谓的双镶嵌法（dual damascene method）来形成连接部50。
接着，在上层绝缘膜43的表面（包括连接电极49）上形成盖膜44。盖膜44例如是由氮化硅（SiN）形成，且根据P-CVD法而被形成为具有5nm至100nm的厚度。然后，在本实施例中，由具有如下五个层的层压膜形成传感器侧半导体层2a的光接收表面S的绝缘层14，所述五个层包括防反射膜40、界面态抑制膜41、蚀刻停止膜42、上层绝缘膜43以及盖膜44。
接着，如图6A所示，对于连接单元区域3，选择性地减薄化绝缘层14的与像素区域4相对应的部分。此处，如图6A所示，在绝缘层14的上部上形成抗蚀剂图形51。抗蚀剂图形51是通过以下方式来形成的：在绝缘层14的整个上表面上形成抗蚀剂材料层之后，在与像素区域4相对应的区域中形成开口，随后根据后烘处理（post-bake process）而使开口侧的端部回流。
然后，通过使用抗蚀剂图形51作为掩模将像素区域4的上部上的绝缘层14蚀刻至预定深度并移除。在此蚀刻处理中，在改变蚀刻条件的情况下对盖膜44和上层绝缘膜43进行蚀刻，并且通过下层的蚀刻停止膜42停止所述蚀刻。之后，通过改变蚀刻条件而对蚀刻停止膜42进行进一步蚀刻，且在界面态抑制膜41已被露出的时间点结束所述蚀刻。
在图6A中的一系列蚀刻处理中，在偶尔改变蚀刻条件的情况下进行蚀刻，使得绝缘层14从连接单元区域3（抗蚀剂图形51的端部）至像素区域4逐渐变薄。由此，在绝缘层14中，在连接单元区域3与像素区域4之间的边界部分中形成具有锥形形状的台阶部38。
在本实施例中，能够通过形成蚀刻停止膜42从而在蚀刻停止膜42的表面上暂时重设由于上层绝缘膜43的蚀刻而可能发生的蚀刻差异。由此，能够保持像素区域4的上层上的绝缘层14的表面的平坦性。然后，根据绝缘层14的蚀刻，仅防反射膜40及界面态抑制膜41保留在像素区域4的上表面上，并且具有五层结构的绝缘层14直接保留在包括连接单元区域3的周边区域7中。
接着，如图6B所示，在像素区域4的预定位置对绝缘层14进行蚀刻，且形成开口14a以露出传感器侧半导体层2a。此时，使用抗蚀剂图形（此处未图示）作为掩模来蚀刻界面态抑制膜41和防反射膜40。而且，开口14a形成在远离位于光电转换部20正上方的区域的位置处。
接着，在像素区域4的绝缘层14上，图形化并形成经由开口14a连接至传感器侧半导体层2a的遮光膜16。遮光膜16具有对应于光电转换部20的光接收开口16a。此处，例如根据溅射成膜法在绝缘层14上由W形成导电材料膜。之后，使用抗蚀剂图形（此处未示出）作为掩模来图形化并蚀刻该导电材料膜。由此，设置了广泛地覆盖像素区域4的绝缘层14并对应于各光电转换部20的光接收开口16a，且形成了连接至传感器侧半导体层2a的遮光膜16。
接着，如图6C所示，以覆盖遮光膜16及绝缘层14的上部的方式形成透明钝化膜17，该透明钝化膜17由透光材料形成。透明钝化膜17是通过涂布法（例如旋涂法）形成的。接着，在透明钝化膜17上形成与光电转换部20相对应的各色滤色器18，且在滤色器18的上部上进一步形成具有与光电转换部相对应的片上透镜19的片上透镜膜19a。以此方式，制造出了本实施例的固体摄像装置1。
在本实施例中，能够通过使形成于传感器侧半导体层2a的光接收表面S上的绝缘层14在像素区域4中变薄，来减小片上透镜19与光接收表面S之间的距离。由此，提高了聚光特性或灵敏度特性。
顺便提及地，存在着这样的担忧：当涂布有机树脂材料时，如果在涂布表面上存在着陡峭的台阶，当有机材料铺开于台阶上时流体的压力就会集中在所述台阶部上，且可能会出现不均匀的涂布。与上述情况相比，在本实施例中，由于绝缘层14的台阶部38被形成为锥形形状，因此当在绝缘层14的上部上涂布有机材料时，台阶部38中的流体压力减小。由此，减少了不均匀涂布，且可在像素区域4的绝缘层14的上部上形成平坦的有机材料膜。
尽管在本实施例中绝缘层14的台阶部38被形成为锥形形状，然而绝缘层14可以被形成为具有从连接单元区域3至像素区域4逐渐变薄的膜厚度，可以被形成为连续地变薄，或者可以被形成为阶段式地变薄。由于如在本实施例中那样当绝缘层14的膜厚度被形成为连续变薄时，有机树脂材料的流动在绝缘层的上部中被进一步平滑化，因而能够进一步抑制有机树脂材料的不均匀涂布。
另外，尽管已在本实施例中说明了设置有蚀刻停止膜42且对蚀刻停止膜42进行蚀刻的示例，然而对绝缘层14进行蚀刻的工艺并不仅限于此。可采用各种构造，只要绝缘层14的在像素区域4中的膜厚度能够被构造为薄于绝缘层14的在连接单元区域3中的膜厚度即可。
此外，尽管已在本实施例中说明了连接单元区域3形成于像素区域4的所述三个边中的每一边处的示例，然而用于形成连接单元区域3的区域并不仅限于此。在下文中，作为变形例，将说明连接单元区域3的形成位置不同于第一实施例的形成位置的示例。
[变形例1-1]
图7是根据变形例1-1的固体摄像装置60的传感器基板2的示意性构造图。变形例1-1中的固体摄像装置60与图1所示的固体摄像装置1的不同之处仅在于连接单元区域61的形成位置的布局方面。也就是，即使在变形例1-1中，也如图1中一样，电路基板9设置于传感器基板2的光接收表面的相反侧的表面上，且其横截面构造与图2的横截面构造相同。据此，由于电路基板9及固体摄像装置60的横截面构造与图1及图2所示的横截面构造相同，因而此处将不再对其进行说明。另外，图7中的与图1所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
在变形例1-1中，如图7所示，连接单元区域61设置于像素区域4之外的周边区域7的四个位置处且分别沿像素区域4的各边布置着。即使在变形例1-1中，也如在第一实施例中一样，台阶部38形成于传感器侧半导体层的上部的绝缘层上。因此，即使在变形例1-1中的构造中，也如在第一实施例中一样，可通过让绝缘层的膜厚度从连接单元区域61到像素区域4逐渐变薄并形成锥形形状的台阶部38，来实现与第一实施例类似的效果。
[变形例1-2]
图8为根据变形例1-2的固体摄像装置70的传感器基板2的示意性构造图。变形例1-2中的固体摄像装置70与图1所示的固体摄像装置1的不同之处仅在于连接单元区域71的形成位置的布局方面。即，即使在变形例1-2中，也如在图1中一样，电路基板9设置于传感器基板2的光接收表面的相反侧的表面上，且其横截面构造与图2的横截面构造相同。据此，由于电路基板9及固体摄像装置70的横截面构造与图1及图2所示的横截面构造相同，因而此处将不再对其进行说明。另外，图8中的与图1所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
在变形例1-2中，如图8所示，连接单元区域71设置于像素区域4之外的周边区域7中并连续地布置以围绕像素区域4。即使在变形例1-2中，也如在第一实施例中一样，台阶部38形成于传感器侧半导体层的上部的绝缘层上。因此，即使在变形例1-2中的构造中，也如在第一实施例中一样，可通过使绝缘层的膜厚度从连接单元区域71到像素区域4逐渐变薄并形成锥形形状的台阶部38，来实现与第一实施例类似的效果。
顺便提及地，已在上述第一实施例中说明了这样的示例：其中，使形成于传感器侧半导体层2a的上部中的绝缘膜被减薄化并且仅在连接单元区域3与像素区域4之间的边界部分中设置绝缘层14的台阶部38。然而，绝缘层14中的薄膜部可以在不影响连接部50的范围内在尽可能宽的范围内进行设置。在下文中，将说明绝缘层14的台阶部被设置为围绕连接单元区域3的周边的示例。
2、第二实施例：固体摄像装置
图9是根据本发明第二实施例的固体摄像装置80的传感器基板2的构造图，图10是沿图9中的线B-B截取的横截面构造图。在本实施例中，如在图1中一样，电路基板9也设置于传感器基板2的光接收表面的相反侧的表面上。据此，由于电路基板9的构造与图1中的构造相同，因而此处将不再对其进行说明。另外，图9及图10中的与图1及图2所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
在本实施例的固体摄像装置80中，设置于传感器侧半导体层2a的上部上的绝缘层14的台阶部81被形成为围绕着各连接单元区域3。也即是，在本实施例中，在除连接单元区域3以外的区域中，在传感器侧半导体层2a的上部上的绝缘层14如在像素区域4的上部上那样被减薄化。
如图10所示，在本实施例的固体摄像装置80中的设置于传感器侧半导体层2a的上部上的绝缘层14中，台阶部81形成于连接单元区域3与连接单元区域3之外的相邻区域之间的边界中。另外，如在第一实施例中一样，绝缘层14的台阶部81被形成为以锥形形状从连接单元区域3到与该连接单元区域3相邻的区域逐渐变薄。
如上所述，在本实施例中，通过减薄化在除了连接单元区域3以外的区域中的绝缘层14而在绝缘层14上形成具有横截面凸形的凸起部82。因此，形成于连接单元区域3中的连接部50被形成在凸起部82内。
可通过改变第一实施例的如图6A所示在绝缘层14的蚀刻处理中使用的抗蚀剂图形来形成本实施例的上述固体摄像装置80。例如，能够通过使用用于在除了连接单元区域3之外的区域中形成开口的抗蚀剂图形作为掩模来进行蚀刻，从而制造本实施例的固体摄像装置80。在本实施例的上述固体摄像装置80中，也能够实现类似于第一实施例的效果。
3、第三实施例：固体摄像装置
接着，将说明根据本发明第三实施例的固体摄像装置。图11A是根据本实施例的固体摄像装置90的传感器基板2的示意性构造图，图11B是图11A所示的区域a的放大图。在本实施例中，如在图1（第一实施例）中一样，电路基板9也设置于传感器基板2的光接收表面的相反侧的表面上。于是，由于电路基板9及固体摄像装置90的横截面构造与图10的横截面构造相同，因而此处将不再对它们进行说明。另外，图11A中的与图1所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
本实施例的固体摄像装置90是绝缘层14的台阶部91的布局不同于图9所示的布局的示例。在本实施例中，绝缘层14的台阶部91设置于围绕着连接单元区域3的位置处。另外，由台阶部91形成的绝缘层14的凸起部92的平面形状在与沿像素区域4的相应边的方向正交的两个端部中被形成为圆弧形圆角矩形形状。
此处，如图11B所示，优选地，凸起部92的圆弧形端部中的曲率半径R大于0.2μm。另外，可通过向图9中所示的具有矩形平面形状的凸起部82添加圆弧形端部来形成凸起部92的上述形状。另外，可通过从图9中所示的具有矩形平面形状的凸起部82切除角部来形成凸起部92的形状。
可通过改变第一实施例的如图6A所示在绝缘层14的蚀刻处理中使用的抗蚀剂图形来形成本实施例的上述固体摄像装置90。例如，能够通过使用用于在除了连接单元区域3之外的区域中形成开口的抗蚀剂图形作为掩模来进行蚀刻，从而制造本实施例的固体摄像装置90。
图12示意性地图示了通过模拟如下状态而获得的结果：当有机材料被涂布于本实施例的具有凸起部92的绝缘层14的上部上时该有机材料流动的状态。另外，图13示意性地图示了在绝缘层14的凸起部92的平面形状为矩形的示例（例如，第二实施例）中通过模拟如下状态而获得的结果：当有机材料被涂布于绝缘层14的上部上时该有机材料流动的状态。图12及图13所示的箭头为流体矢量，箭头的方向表示涂布于绝缘层14的上部上的有机材料的流动方向，且箭头的长度表示在该箭头方向上流动的有机材料的流动速度。
当如图13所示绝缘层14的凸起部82的平面形状为矩形时，有机材料倾向于在与凸起部82的角部相对应的部分中具有高的流体压力。因而，以凸起部82的该角部作为原点，朝着该角部流动的流体被分为流体流动的原始方向的分量和沿凸起部82的侧壁的方向的分量。因而，产生了不均匀涂布。
另一方面，当如图12所示绝缘层14的凸起部92的平面形状在与沿像素区域4的相应边的方向正交的两个端部中被设置成圆弧形圆角矩形形状时，减小了在绝缘层14上流动的有机材料的流体压力的局部增大。因此，对于朝着凸起部92的圆弧形端部流动的流体而言，减轻了以凸起部92的端部作为起始点的分散。由此，减少了有机材料的不均匀涂布。
如上所述，在本实施例中，可通过将凸起部92的平面形状形成为圆角矩形形状来进一步提高将要被涂布于像素区域4的绝缘层14上的有机材料膜的平坦度。
尽管在上述第三实施例中绝缘层14的凸起部92的平面形状为圆角矩形形状，然而能够减轻流体压力的凸起部的平面形状并不仅限于此。以下，作为变形例，将说明绝缘层的凸起部的平面形状不同于第三实施例的示例。
[变形例3-1]
图14A是变形例3-1的固体摄像装置100的传感器基板2的示意性构造图，图14B是图14A所示的区域a的放大图。在本实施例中，如在图1中一样，电路基板9也设置于传感器基板2的光接收表面的相反侧的表面上，且固体摄像装置100的横截面构造与图10（第二实施例）的横截面构造类似。于是，由于电路基板9及固体摄像装置100的横截面构造与图10的横截面构造类似，因而此处将不再对它们进行说明。另外，图14中的与图1所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
根据变形例3-1的固体摄像装置100是其中绝缘层的凸起部102的平面形状不同于图11A所示的平面形状的示例。在变形例3-1中，绝缘层的凸起部102的平面形状是通过斜着切除图9中所示的矩形凸起部82的四个角而获得的形状。在图14A中，图示了这样的示例：该示例中，在凸起部82的表面上将图9中所示的矩形凸起部82的所述四个角在相对于像素区域4的相应边分别具有45度或-45度的倾斜角的平面上切除。
此处，如图14B所示，优选地，凸起部102被形成为使得：经过设置于凸起部102的一个端部上的四个顶点的外接圆的曲率半径R大于0.2μm。另外，可通过向图9所示的具有矩形平面形状的凸起部82添加具有四个顶点的端部来形成上述形状。另外，可通过从图9所示的具有矩形平面形状的凸起部82切除角部来形成上述形状。
图15是示意性地图示了通过模拟如下状态而获得的结果：当有机材料被涂布于具有本实施例结构的绝缘层的上部上时该有机材料流动的状态。在图15中，箭头为流体矢量，箭头的方向表示涂布于绝缘层的上部上的有机材料的流动方向，且箭头的长度表示沿该箭头方向流动的有机材料的流动速度。
当如图15所示的变形例3-1中绝缘层的凸起部102的平面形状在沿像素区域4的边的方向上的两个端部中是大致呈弧形的圆角矩形形状时，在绝缘层上流动的有机材料的流体压力的局部增大也被减小了。因此，对于朝着凸起部102的大致呈弧形的端部流动的流体，以凸起部102的端部作为起始点的流动速度矢量的分散得到减轻。因而，减少了有机材料的不均匀涂布。
如上所述，可通过增加凸起部102的两个端部中的各端部的平面形状的顶点数目并使该形状从矩形形状变得接近圆弧形状，来实现与第三实施例的效果类似的效果。尽管在本实施例中的凸起部102的各端部中形成有四个顶点，然而仅需在各端部中形成三个以上顶点，且凸起部的各端部的形状可以是三角形或更复杂的多边形形状。也即是，在本发明中，当凸起部的各端部中的顶点数目是三个以上并且各顶点的内角大于90度时，将这时的形状定义为“大致呈（圆）弧形”。
[变形例3-2]
图16为根据变形例3-2的固体摄像装置110的传感器基板2的示意性构造图。在本实施例中，如在图1（第一实施例）中一样，电路基板9也设置于传感器基板2的光接收表面的相反侧的表面上，且固体摄像装置110的横截面构造与图10的横截面构造相同。于是，由于电路基板9及固体摄像装置110的横截面构造与图10的横截面构造相同，因而此处将不再对它们进行说明。另外，图16中的与图1所示部件相对应的部件被赋予相同的附图标记，且此处将不再对它们予以赘述。
根据变形例3-2的固体摄像装置110是其中绝缘层的凸起部112的平面形状不同于图11A所示的平面形状的实例。在变形例3-2中，绝缘层的凸起部112的平面形状在与沿像素区域4的相应边的方向正交的两个端部中是弧形的圆角矩形形状。尽管在上述第三实施例中凸起部92的两个端部具有圆弧形状，然而在变形例3-2中，仅对角线上的角部的平面形状为圆弧形状且凸起部112的两个端部的相面对的边被形成为彼此平行。
在变形例3-2中，也可实现类似于第三实施例的效果。如上所述，在凸起部的平面形状中，两个端部不仅可具有圆弧形状，而且也可具有其中一部分具有圆弧形状的圆角矩形形状。
另外，尽管未示出，凸起部的各端部的平面形状可以是椭圆弧形状。也即是，凸起部的各端部的形状并不仅限于圆弧形状。只要凸起部的各端部的平面形状是弧形或大致呈弧形，便可实现类似于第三实施例的效果。
顺便提及地，第三实施例以及变形例3-1及3-2中的横截面构造已被说明为类似于图10（第二实施例）的横截面构造。然而，当绝缘层的凸起部的平面形状为圆角矩形形状时，能够具有以下效果：即使当绝缘层的台阶部未形成为锥形形状时，也能在一定程度上减轻不均匀涂布。也就是，即使当将绝缘层的台阶部的表面设置为垂直于光接收表面时，通过将绝缘层的凸起部的平面形状设置为圆角矩形形状也能够减轻不均匀涂布。
因此，可采用其中绝缘层的台阶部被形成为锥形形状的构造以及其中绝缘层的凸起部的平面形状是圆角矩形形状的构造中的一者。当如同上述第三实施例、变形例3-1及变形例3-2中那样，绝缘层的台阶部被形成为锥形形状且绝缘层的凸起部的平面形状是圆角矩形形状时，可进一步改善对不均匀涂布的抑制效果。
本发明并不仅限于被应用至用于感测可见光的入射光量的分布并将感测到的分布形成为图像的固体摄像装置，还可应用至用于将红外线、X射线或粒子等的入射量的分布形成为图像的固体摄像装置。
进一步，本发明并不仅限于以行为单位顺次扫描像素区域的单元像素并从所述单元像素读取像素信号的固体摄像装置。本发明可应用至以像素为单位选择任意像素并以像素为单位从所选像素读取信号的X-Y地址型固体摄像装置。所述固体摄像装置可以形成于一个芯片中，且可以是通过将像素部与信号处理部或光学***集成在一起而封装得到的具有摄像功能的模块形式。
另外，本发明并不仅限于被应用至固体摄像装置，而是还可应用于成像装置。此处，该成像装置是指照相机***（例如数码相机或数码摄像机）或具有成像功能的电子设备（例如便携式电话）。该成像装置可以是安装于电子设备上的模块形式（即，相机模块）。
4、第四实施例：半导体器件的制造装置
这里，关于传感器基板与电路基板的粘合的各种技术是已知的（参见日本待审专利申请第2010-245506号公报、日本待审专利申请第2000-348992号公报、日本待审专利申请第2012-19209号公报、日本待审专利申请第2009-49066号公报、日本待审专利申请第2010-135836号公报、日本待审专利申请特开平07-066093号公报、日本待审专利申请特开平07-94675号公报、日本待审专利申请特开平02-267951号公报以及日本待审专利申请第2011-205074号公报）。
在日本待审专利申请第2010-245506号公报中，公开了一种方法：通过使一个晶圆（与“基板”具有相同的意义）变形为凸形并让彼此相接触的两个晶圆的中央部分粘合起来，以避免在两个基板之间出现气泡（在下文中被称为“空隙”）。另外，在日本待审专利申请第2000-348992号公报中，公开了一种通过使两个晶圆变形为凸形并将所述两个晶圆粘合起来以避免出现空隙的方法。
在日本待审专利申请第2012-19209号公报中，公开了如下一种方法:控制并粘合处于预定曲率的翘曲状态下的晶圆，以补偿将要被粘合的两个晶圆之间的初始径向错位。在日本待审专利申请第2009-49066号公报及日本待审专利申请第2010-135836号公报中，公开了这样的方法：将两个晶圆（它们处于如下状态下：让两个夹头中的每一者吸附着呈平坦形状的晶圆）的位置对准，随后将彼此相接触的上晶圆与下晶圆粘合起来，从而抑制粘合错位。
在日本待审专利申请特开平07-066093号公报中，公开了这样的方法：使具有吸附表面（所述吸附表面是弯曲的以防止出现空隙）的夹头吸附一个晶圆，并且当将所述一个晶圆粘合至另一个被控制为呈平坦形状的晶圆时从所述一个晶圆的中心至外侧依次解除吸附状态。在日本待审专利申请特开平07-94675号公报中，公开了这样的方法：使两个夹头吸附晶圆并当两个晶圆被粘合起来时从晶圆的中心至外侧依序解除吸附状态，所述两个夹头分别具有吸附表面，所述吸附表面是弯曲的以防止出现空隙。
在日本待审专利申请特开平H02-267951号公报中，公开了这样的方法：在重叠两个晶圆之后，从两侧在相同压力下粘合作为相同位置的点，以防止在粘合过程中可能会发生的晶圆翘曲。在日本待审专利申请第2011-205074号公报中，公开了利用红外摄像机来判断两个晶圆的粘合是否正常进行的方法。在日本待审专利申请第2011-205074号公报中，还公开了这样一种构造：其中，用于保持晶圆等的台架（stage）是由能够容易地透过红外线的材料形成的。
然而，上述相关技术的粘合方法难以有效地解决以下的全部问题：两个晶圆的粘合错位、两个晶圆的扭曲或变形、以及在粘合过程中出现的空隙。
本发明是鉴于上述问题而提出的，并且本发明期望提供一种半导体器件的制造装置以及一种半导体器件的制造方法，它们在粘合两个晶圆时能够有效防止两个晶圆的粘合错位、两个晶圆的扭曲或变形、以及在粘合过程中产生的空隙。
在下文中，将说明本发明的第四实施例。图17是图示了根据本发明的作为粘合对象的两个晶圆的示例。
在图17中，传感器晶圆（在下文中，也被称为“第一基板”）1001是用作传感器基板的晶圆，在所述传感器基板上形成有用于构成层压式背面照射型传感器的固体摄像元件。电路晶圆（在下文中，也被称为“第二基板”）1002是用作电路基板的晶圆，在所述电路基板上形成有用于构成层压式背面照射型传感器的逻辑电路。而且，在图17中，简化地图示了分别具有碗形的第一基板1001的端面及第二基板1002的端面。
在上述第一基板1001及第二基板1002中，第一基板1001的表面1011与第二基板1002的表面1021相粘合。而且，所述粘合也可被称为接合。另外，第一基板1001及第二基板1002并非分别仅限于用于构成层压式背面照射型传感器的传感器基板及电路基板。例如，第一基板1001及第二基板1002都可以是电路基板。另外，例如，第一基板1001及第二基板1002可以是用于构成除层压式背面照射型传感器以外的其它传感器的两个基板。
第一基板1001及第二基板1002分别具有翘曲了预定翘曲量D1及D2的凸面形状。另外，第一基板1001及第二基板1002均具有使表面1011与表面1021相互面对的形状，且表面1011与表面1021分别具有朝向另一晶圆的凸形（即，凸面）。
较佳的是，翘曲量D1与D2基本上相等且小于或等于150μm。而且，例如，通过在第一基板1001及第二基板1002每一者的正面或背面上形成氮化硅膜并改变该氮化硅膜的膜形成量，将第一基板1001和第二基板1002的翘曲量D1及D2控制为所期望的翘曲量。在稍后所述的图18A所示的第一基板1001A和第二基板1002A以及图18B所示的第一基板1001B和第二基板1002B中，控制晶圆翘曲量的方法也基本上相同。
第一基板1001及第二基板1002均具有朝向另一晶圆的凸形，以抑制在粘合期间由于多个位置的同时接触而出现的空隙。另外，翘曲量D1与翘曲量D2被设置为相同的程度，以抑制在粘合期间在第一基板1001与第二基板1002之间的径向错位。
然而，在满足径向错位的精度的条件下，第一基板1001和第二基板1002的翘曲量可被设置为不同的程度。例如，可如图18A及图18B所示组合使用翘曲量。
图18A图示了根据本发明的作为粘合对象的两个晶圆的变形例4-1。图18B图示了根据本发明的作为粘合对象的两个晶圆的变形例4-2。
在图18A中，第一基板1001A是用作上面形成有固体摄像元件的传感器基板的晶圆。第二基板1002A是用作上面形成有逻辑电路的电路基板的晶圆。在上述第一基板1001A及第二基板1002A中，第一基板1001A的表面1011A与第二基板1002A的表面1021A相粘合。
图18A所示的第一基板1001A具有朝向第二基板1002A的凸形。另一方面，第二基板1002A是朝向第一基板1001A的凹形。另外，第一基板1001A的翘曲量D3大于第二基板1002A的翘曲量D4。较佳的是，翘曲量D3及D4小于或等于150μm。
第一基板1001A和第二基板1002A在向下方向上均具有凸形，且翘曲量D3大于翘曲量D4。因此，第一基板1001A与第二基板1002A之间的距离从晶圆的中心至外侧变大。由此，当粘合第一基板1001A与第二基板1002A时，能够抑制由于多个位置的同时接触而导致的空隙的出现。
而且，由于第一基板1001A的翘曲量D3大，因而用于弯曲第一基板1001A的力是必需的以粘合第一基板1001A与第二基板1002A。因此，通过采用让第一基板1001A与第二基板1002A之间具有强的接合强度的接合条件，能够实现稳定粘合。上述接合条件例如是以下条件：在粘合之前的步骤中增加等离子体照射时间以活化第一基板1001A的表面1011A及第二基板1002A的表面1021A。
另一方面，在图18B中，第一基板1001B是用作上面形成有固体摄像元件的传感器基板的晶圆。第二基板1002B是用作上面形成有逻辑电路的电路基板的晶圆。在上述第一基板1001B及第二基板1002B中，第一基板1001B的表面1011B与第二基板1002B的表面1021B相粘合。
图18B所示的第二基板1002B具有朝向第一基板1001B的凸形。另一方面，第一基板1001B是朝向第二基板1002B的凹形。另外，第二基板1002B的翘曲量D6大于第一基板1001B的翘曲量D5。较佳的是，翘曲量D5及D6小于或等于150μm。
第一基板1001B及第二基板1002B在向上方向上均具有凸形，且翘曲量D6大于翘曲量D5。因此，第一基板1001B与第二基板1002B之间的距离从晶圆的中心至外侧变大。由此，当第一基板1001B与第二基板1002B相粘合时，可抑制由于多个位置的同时接触而出现的空隙。
而且，由于第二基板1002B的翘曲量D6大，因而用于弯曲第二基板1002B的力是必须的以粘合第一基板1001B与第二基板1002B。因此，如在图18A所示的第一基板1001A和第二基板1002A中一样，通过采用让第一基板1001B与第二基板1002B之间具有强的接合强度的接合条件，可实现稳定粘合。
[晶圆吸附机构]
图19是图示了根据本发明的用于吸附两个晶圆的夹头的外形。此处，将说明用于吸附图17所示第一基板1001的传感器基板夹头（在下文中，也被称为“第一夹头”）1003以及用于吸附第二基板1002的电路基板夹头（在下文中，也被称为“第二夹头”）1004。在图19中简化地图示出了第一夹头1003及第二夹头1004。
第一夹头1003是沿纵向呈长圆柱状的吸附部，其可分离地吸附第一基板1001的背面1012。第一夹头1003的下表面的直径例如为1.4mm。另一方面，第二夹头1004是沿纵向呈长圆柱状的吸附部，其可分离地吸附第二基板1002的背面1022。第二夹头1004的下表面的直径小于第一夹头1003的下表面的直径，并且例如为1mm。稍后将参照图20来说明第一夹头1003和第二夹头1004的细节。
第一夹头1003吸附第一基板1001的背面1012的大致中央的局部区域中的吸附区域1013。另一方面，第二夹头1004吸附作为第二基板1002的背面1022的大致中央的局部区域的吸附区域1023。
而且，如上所述，第一基板1001及第二基板1002的翘曲被控制为具有期望的翘曲量，因此在粘合期间吸附区域1013的相反侧的区域1014与吸附区域1023的相反侧的区域1024最初接触。图18A所示的第一基板1001A与第二基板1002A以及图18B所示的第一基板1001B与第二基板1002B也是这样的情况。
如上所述，第一夹头1003仅在吸附区域1013中吸附第一基板1001。同样，第二夹头1004仅在吸附区域1023中吸附第二基板1002。因此，小的外力就能使第一基板1001和第二基板1002变形，并且可减少第一基板1001和第二基板1002的扭曲或错位。另外，由于第一夹头1003与第一基板1001之间的接触面积以及第二夹头1004与第二基板1002之间的接触面积都小，因而能够防止由于异物的引入而导致出现第一基板1001和第二基板1002的扭曲或错位。
另外，在除吸附区域1013以外的区域中，第一基板1001不与第一夹头1003相接触，即不受来自第一夹头1003的外力的作用。因此，当解除了第一夹头1003的吸附时，试图恢复至原始翘曲的第一基板1001受到来自第一夹头1003的外力的作用，因此能够防止发生扭曲或错位。这也适用于第二基板1002。
另外，第一夹头1003与第一基板1001之间的接触面积（即，吸附区域1013的面积）大于第二夹头1004与第二基板1002之间的接触面积（即，吸附区域1023的面积）。进一步，当沿图19的垂直方向（即，沿粘合方向）观看时，一个吸附区域1023的面积被包含在另一吸附区域1013的面积中。
上述的吸附区域1013的面积与吸附区域1023的面积之间的差别旨在吸收跟第一基板1001和第二基板1002的传送有关的误差或在第一基板1001与第二基板1002的预对准期间的定位误差。也就是，即使当第一夹头1003吸附第一基板1001的吸附位置与第二夹头1004吸附第二基板1002的吸附位置由于这些误差而错位时，接触面积小的第二夹头1004也会被适配至与接触面积大的第一夹头1003相对应的位置。此处所用的预对准表示在晶圆被夹头吸附之前的步骤中要执行的对该晶圆的初步定位。
由此，能够消除第一基板1001及第二基板1002的传送误差或预对准期间的定位误差的影响。另外，能够防止在粘合期间出现使第一基板或第二基板倾斜的力。而且，较佳的是，吸附区域1013的半径比吸附区域1023的半径长大约150μm。
[夹头的配置]
图20图示了根据本发明的本实施例的夹头的构造示例。在图20中，图示了图19的第一夹头1003的按压方向以及沿该图中箭头A1的方向截取的横截面示意图。
在下文中，虽然将会参照图20来说明第一夹头1003的详细构造的示例，然而这也适用于第二夹头1004。
图20所示的第一夹头1003大致是圆柱形结构，其具有夹头主体1003a、抽吸管1003b、吸附部1003c以及按压部1003d。
夹头主体1003a例如由具有足够的刚度的材料（例如树脂或硬金属等）形成。抽吸管1003b由垂直孔形成且连接至外部抽吸装置（未图示），所述垂直孔是通过在夹头主体1003a内部进行钻孔而形成的。抽吸管1003b的下端与吸附部1003c相连通。
吸附部1003c是网状的层状（板状）构件，且设置于夹头主体1003a的下底面上。吸附部1003c例如是通过在由诸如陶瓷等材料形成的层中形成孔而制成的多孔板。
按压部1003d设置于吸附部1003c的按压面1003e的表面上。为确保并保持按压面1003e的平行度，按压部1003d例如由具有足够的刚度的材料（例如金属、树脂或陶瓷）形成。而且，在图20所示的实例中，吸附部1003c以及按压部1003d被形成为使得抽吸管1003b在按压面1003e的一部分上露出。
当图20所示的第一夹头1003接触第一基板1001时，经由抽吸管1003b和吸附部1003c对第一基板1001进行真空抽吸，由此仅吸附第一基板1001的局部区域。因此，真空抽吸的吸力被适当调整，使得第一夹头1003与第一基板1001之间产生的吸力大于或等于在临时接合期间第一基板1001与第二基板1002之间的错位力。
尽管已参照图20说明了第一夹头1003的详细构造的示例，然而第一夹头1003的详细构造并不仅限于图20所示的构造，而是只要能够吸附第一基板1001的局部区域即可。
[半导体器件的制造装置]
图21是图示了根据本发明第四实施例的半导体器件的制造装置。此处所用的半导体器件是基于半导体基板1100制造出来的层压式背面照射型传感器，半导体基板1100是通过粘合第一基板1001与第二基板1002而形成的。在图21中，图示了沿制造装置1010的粘合方向截取的示意性横截面图。
图21所示的制造装置1010包括第一夹头1003、第二夹头1004、第一夹头保持部1005、第二夹头保持部1006、检测部1007和1008、以及控制部1009，并且制造装置1010是用于将第一基板1001粘合至第二基板1002的粘合装置。而且，图21中的与图19所示元件相同的元件用相同的附图标记表示，且在对图21进行的以下说明中适当地省略了多余的说明。
第一夹头保持部1005是具有预定厚度的板状构件。第一夹头保持部1005包括用于驱动第一夹头1003的第一夹头驱动部1051，第一夹头1003能够以轴线X1作为旋转轴而旋转并能够沿轴线X1上下移动。第一夹头驱动部1051的操作是由控制部1009控制。另外，第一夹头保持部1005自身可沿该图中的上/下/左/右方向移动，且其操作也由控制部1009控制。
类似于第一夹头保持部1005，第二夹头保持部1006是具有预定厚度的板状构件。第二夹头保持部1006包括用于驱动第二夹头1004的第二夹头驱动部1061，第二夹头1004能够以轴线X2作为旋转轴而旋转并能够沿轴线X2上下移动。第二夹头驱动部1061的操作是由控制部1009控制。另外，第二夹头保持部1006自身能够沿该图中的上/下/左/右方向移动，且其操作也由控制部1009控制。
检测部1007被设置为能够在第一夹头保持部1005与第一基板1001之间的远离第一夹头1003的空间中沿该图中的上/下/左/右方向移动。检测部1007检测形成于第一基板1001上的多个对准标记1015。优选地，检测部1007例如是使用红外线的诸如红外摄像机或红外显微镜等光学***。
检测部1008被设置成可在第二夹头保持部1006与第二基板1002之间的远离第二夹头1004的空间中沿该图中的上/下/左/右方向移动。检测部1008检测形成于第二基板1002上的多个对准标记1025。优选地，与检测部1007类似地，检测部1008例如是使用红外线的诸如红外摄像机或红外显微镜等光学***。
控制部1009根据由检测部1007检测到的与第一基板1001的对准标记1015有关的位置信息来计算第一基板1001的状态信息（例如位置、高度、厚度以及翘曲量）。同样，根据由检测部1008检测到的与第二基板1002的对准标记1025有关的位置信息来计算第二基板1002的状态信息。另外，基于所获得的第一基板1001的状态信息和第二基板1002的状态信息来控制第一夹头1003和第二夹头1004等的操作。控制部1009包括中央处理单元（CPU）、存储器、接口部等（未图示）。稍后将参照图22来说明控制部1009的详细操作。
根据上述构造，制造装置1010将第一基板1001粘合至第二基板1002。在第一基板1001上，形成有可被检测部1007识别的多个对准标记1015。当检测部1007是使用红外线的光学***时，假设对准标记1015是由金属形成的，且移除了第一基板1001内的在光路中会遮蔽或吸收红外线的层。在第二基板1002上，与第一基板1001中相同，形成有多个对准标记1025。
如上所述，在本实施例的制造装置1010中，检测部1007及1008分别被设置成很近地接近于第一基板1001及第二基板1002。由此，制造装置1010测量第一基板1001和第二基板1002的位置及高度，并且对第一基板1001与第二基板1002的高精度对准或校正就成为可能。另外，即使当第一基板1001和第二基板1002的位置、高度、厚度、翘曲量等的状态已经发生变化时，制造装置1010也能够对粘合进行控制。
[半导体器件的制造方法]
图22是图示了根据本发明第四实施例的半导体器件的制造方法的流程图。而且，将会参照图22来说明在所期望的基于第一基板1001和第二基板1002的半导体器件的制造方法中将第一基板1001粘合至第二基板1002的方法。
首先，在步骤1和步骤11中，制造装置1010进行第一基板1001及第二基板1002的载入（S1和S11）。此处，载入装置（未图示）将第一基板1001和第二基板1002装载到制造装置1010中。而且，第一基板1001是通过将图17所示的形式进行正反面反转后而被载入的。另一方面，第二基板1002是以图17所示的形式而被直接载入的。即，第一基板1001及第二基板1002都是以在向上方向上的凸起形式而被载入的。
接着，在步骤2和步骤12中，制造装置1010根据预对准对第一基板1001和第二基板1002每一者进行粗定位（S2及S12）。
之后，在步骤3中，制造装置1010反转经过步骤2中的预对准之后的第一基板1001的正反面（S3）。由此，如图21所示，第一基板1001和第二基板1002均按照朝着另一晶圆的凸起形式布置着。当在步骤1中第一基板1001是以图17所示的形式载入时，就可以不执行步骤3的处理。
之后，在步骤4中，制造装置1010吸附正反面已被反转的第一基板1001（S4）。具体而言，第一夹头1003吸附第一基板1001的吸附区域1013。而且，较佳的是，吸附区域1013的吸附面积例如大致是圆形区域，该圆形区域的直径大约为数毫米（mm），且在各后续处理中不会出现错位的范围内该吸附面积是尽可能小的。
另一方面，在步骤14中，制造装置1010吸附第二基板1002（S14）。具体而言，第二夹头1004吸附第二基板1002的吸附区域1023。而且，较佳的是，吸附区域1023的吸附面积的半径比吸附区域1013的吸附面积的半径小约150μm。
之后，在步骤5和步骤15中，制造装置1010测量第一基板1001和第二基板1002的位置（S5和S15）。这时，首先，在使第一夹头1003吸附着第一基板1001的吸附区域1013的状态下，检测部1007检测形成于第一基板1001上的对准标记1015。同样地，检测部1008检测形成于第二基板1002上的对准标记1025。
将会具体地说明上述内容。在使第一基板1001以轴线X1作为旋转轴进行旋转的状态下，检测部1007从第一基板1001的背面1012检测与形成于第一基板1001表面内的多个位置处的多个对准标记1015有关的3D位置信息。此处，将更详细地说明多个对准标记1015。
图23是图示了根据本发明第四实施例的对准标记1015的阐释图。尽管以下将会说明图21所示的对准标记1015的详细示例，但这也被认为适用于对准标记1025。
对准标记1015设置于第一基板1001的与第二基板1002粘合侧的表面部上（参见图21）。如图23所示，对准标记1015在第一基板1001的平面图中以格点形状（lattice point shape）布置。
如图23中所示，在第一基板1001中，存在着多个用于构成固体摄像装置的芯片1016且存在着切割区域（划片区域）1017，所述多个芯片1016是从半导体基板1100切割和分离而成的，在切割区域1017中具有用于将半导体基板1100分离成多个芯片的切割线。在切割过程中沿切割区域1017中的切割线来切割半导体基板1100，因此将半导体基板1100分成多个半导体芯片，并且获得了各固体摄像装置。
在第一基板1001中，多个芯片1016在垂直方向/水平方向中的每一方向上都以相等间隔规则地布置。当将水平方向（图23中的左/右方向）指定为对多个芯片1016进行排列的第一方向时，将垂直方向（图23中的上/下方向）称为垂直于第一方向的第二方向。如图23所示，多个芯片1016在第一基板1001中设置于平面上的大致整个范围内。
切割区域1017被形成为与多个芯片1016的上述排列相对应的格子形状。也即是，切割区域1017按照水平方向的线部和垂直方向的线部而被形成为格子形状，所述水平方向的线部的宽度为在垂直方向上彼此相邻的芯片1016之间的间隔，所述垂直方向的线部的宽度为在水平方向上彼此相邻的芯片1016之间的间隔。
在具有沿垂直方向/水平方向规则地布置的一组芯片1016和被形成为格子形状的切割区域1017的第一基板1001中，将对准标记1015设置于切割区域1017中的格点部中是优选的。然而，不是必须设有切割区域1017中的格点部。
另外，较佳的是，在第一基板1001中全面地设置有对准标记1015的排列。也即是，较佳的是，对准标记1015与被设置于第一基板1001中的平面上的大致整个范围内的芯片1016相关地均匀排列着。
如图23所示，对准标记1015在垂直方向或水平方向上具有正方形状的外观，其中一个面对边及另一面对边中的每一者限定了芯片1016的排列。而且，对准标记1015例如可具有约100μm×100μm的大致呈十字状的外观。
对准标记1015例如是通过在第一基板1001（其是硅基板）上形成金属图形而设置的。作为用于在第一基板1001上形成金属图形的技术，例如，使用了诸如化学气相沉积（CVD）或蚀刻等公知的技术。
检测部1007根据穿过第一基板1001的红外线的反射光来检测对准标记1015。因此，对准标记1015被设置成这样的部分：其反射率不同于另一部分（硅部分）的反射率，以使得检测部1007从红外线的反射光检测出对准标记1015。
例如，当对准标记1015是如上所述的金属图形部时，对准标记1015的金属部就成为反射率比另一部分（硅部分）的反射率大的部分。也即是，由于在此情况下红外线的反射光从各对准标记1015的部分返回，因而检测部1007检测出对准标记1015。
对准标记1015仅需是能够根据与第一基板1001中的另一部分（硅部分）的反射率差别而被检测部1007从红外线的反射光检测出的任何元件。因此，对准标记1015是通过将反射率不同于硅的反射率的材料埋入第一基板1001中而构成的。此处，用于构成对准标记1015的具有不同于硅的反射率的材料的示例是诸如Al、Cu或W等金属。然而，用于形成对准标记1015的材料并不仅限于金属材料，并且例如可以是氧化物膜或类似。
当如在本实施例中那样将对准标记1015设置于第一基板1001的表面1011上时，在第一基板1001被粘合至第二基板1002之前，在第一基板1001作为单体而经历制造工艺的同时，按照预定的时刻在第一基板1001上形成对准标记1015。然后，将上面形成有对准标记1015的第一基板1001从形成有对准标记1015的表面侧粘合至第二基板1002。
检测部1007检测与上文中参照图23所述的多个对准标记1015有关的3D位置信息（图22的S5）。
而且，在步骤5中，控制部1009基于由检测部1007检测到的与多个对准标记1015有关的3D位置信息来获得与第一基板1001有关的形状信息，例如第一基板1001的整个表面的位置、高度、厚度及翘曲量。根据类似的方法，在步骤15中，控制部1009根据由检测部1008检测到的与多个对准标记1025有关的3D位置信息来获得与第二基板1002有关的形状信息，例如第二基板1002的整个表面的位置、高度、厚度及翘曲量。
另外，在步骤5和步骤15中，控制部1009基于所获得的与第一基板1001及第二基板1002有关的形状信息来计算第一基板1001及第二基板1002的中心位置及旋转角度。此处所用的中心位置是碗状的第一基板1001及第二基板1002的中心部的位置。旋转角度是当第一基板1001或第二基板1002的中心被指定为原点时第一基板1001或第二基板1002的顺时针或逆时针旋转角度。之后，获得第一基板1001及第二基板1002的新位置，以使第一基板1001与第二基板1002的中心位置及旋转角度对准。
而且，当在步骤5及步骤15中第一基板1001与第二基板1002的翘曲量不同时，对准标记会错位，就如同在图24所示的第一基板1001的对准标记1015a与第二基板1002的对准标记1025a中那样。
图24图示了当两个晶圆的翘曲量不同时对准标记的错位。即使在此情况下，也能够基于与形成在第一基板1001和第二基板1002上的多个对准标记1015a、1015b、1025a及1025b有关的3D位置信息来计算第一基板1001及第二基板1002的中心位置及旋转角度。
之后，在步骤6中，制造装置1010对准（定位）第一基板1001和第二基板1002（S6）。在步骤6中，在使第一夹头1003仅吸附第一基板1001的吸附区域1013的状态下，控制部1009通过移动第一夹头1003和第一夹头保持部1005来将第一基板1001移动至在步骤5中所确定的位置处。同样，在使第二夹头1004仅吸附第二基板1002的吸附区域1023的状态下，控制部1009通过移动第二夹头1004及第二夹头保持部1006来将第二基板1002移动至在步骤15中所确定的位置处。
之后，在步骤7中，制造装置1010开始粘合第一基板1001与第二基板1002（S7）。在步骤7中，在粘合之前，等离子体照射装置（未图示）照射等离子体以活化第一基板1001的表面1011及第二基板1002的表面1021。之后，控制部1009通过操作第一夹头驱动部1051和第一夹头保持部1005，以预定的按压力（例如，1N至50N这个量级的力）将被第一夹头1003吸附着的第一基板1001的表面1011向第二基板1002的表面1021按压。
此时，控制部1009基于在步骤6中所计算的第一基板1001及第二基板1002的翘曲量以及第一基板1001与第二基板1002之间的距离中的至少一者来控制粘合条件。此处所用的粘合条件是用于控制第一基板1001与第二基板1002的粘合的各种参数，并且是第一基板1001与第二基板1002的相对位置、按压力、晶圆厚度方向的移动距离、以及上述接合条件等中的至少一种。
例如，当在步骤6中计算出的第一基板1001及第二基板1002的翘曲量中的任一者翘曲量较大时，根据该翘曲量而延长上述等离子体的照射时间或增大按压力。因此，能够提高第一基板1001与第二基板1002之间的接合力。另外，例如，根据第一基板1001及第二基板1002的翘曲量，校正第一基板1001与第二基板1002的相对位置。另外，例如，在第一基板1001与第二基板1002之间的距离变为5μm之前，第一夹头1003及第二夹头1004可以高速移动，然后可以用预定的按压力将第一基板1001向第二基板1002按压。
而且，在步骤7中，控制部1009可以通过操作第二夹头驱动部1061及第二夹头保持部1006，以预定的按压力（例如，1N至50N这个量级的力）将被第二夹头1004吸附着的第二基板1002的表面1021向第一基板1001的表面1011按压。
之后，在步骤8中，制造装置1010粘合第一基板1001（S8）。在步骤8中，控制部1009在经过预定时间之后或在粘合状态已经进展到预定步骤之后解除对第一基板1001和第二基板1002中的一者的吸附（这里是第一夹头1003对第一基板1001的吸附），并使得第一夹头1003能够撤出。
此处所用的预定步骤例如是其中第一基板1001与第二基板1002的大致中央位置已被粘合起来的步骤。在此步骤中，能够通过解除第一夹头1003对第一基板1001的吸附，来减小由于该吸附而作用于第一基板1001的外力。另外，所述预定步骤例如是其中第一基板1001与第二基板1002的粘合已经完成的步骤。能够通过保持第一夹头1003对第一基板1001的吸附直到上述步骤，来抑制第一基板1001与第二基板1002之间的错位。
而且，可使用上述检测部1007及1008作为用于观察粘合状态的手段。另外，可使用具有比校准光学***的视野大的视野的红外光学***。由于当在具有较大视野的红外光学***中在粘合期间观察第一基板1001及第二基板1002时可观察到粘合界面（其被称为粘合波（bonding wave））前进的状态，因而就能够识别出粘合状态的步骤。
之后，在步骤9中，制造装置1010取出已被粘合起来的第一基板1001与第二基板1002（S9）。此处，取出装置（未图示）取出半导体基板1100，该半导体基板1100包括被第二夹头1004吸附的且彼此粘合的第一基板1001与第二基板1002。
根据上述各工序，第一基板1001与第二基板1002被粘合在一起。而且，如上所述制造出来的半导体基板1100将会经历与相关技术的工艺相似的后续工序，并由此制造出所期望的层压式背面照射型传感器。而且，在步骤7中，在粘合第一基板1001与第二基板1002之前进行等离子体照射。然而，本发明的应用对象并不仅限于包括等离子体照射工艺的粘合。
5、第五实施例：半导体器件的制造装置
以下，将说明本发明的第五实施例。
上述第四实施例具有其中将检测部1007设置于第一夹头保持部1005与第一基板1001之间的形式（参见图21）。此处，将说明其中将检测部1007A设置在第一夹头保持部1005外部（即设置在相对于第一夹头保持部1005与第一夹头1003侧相反的一侧的空间中）的形式（参见图25）。这也适用于检测部1008A。
图25图示了根据本发明第五实施例的半导体器件的制造装置。而且，用相同的附图标记表示图25中的与图21中的元件相似的元件，且在图25的以下说明中适当地省略了重复的说明。
检测部1007A被设置成在第一夹头保持部1005外部的空间中可以沿该图中的上/下/左/右方向移动。检测部1007A经由形成于第一夹头保持部1005中的多个开口部1005a、1005b、1005c和1005d检测形成于第一基板1001上的多个对准标记1015。优选地，检测部1007A例如是诸如红外摄像机或红外显微镜等使用红外线的光学***。
检测部1008A被设置成在第二夹头保持部1006外部的空间中可以沿该图中的上/下/左/右方向移动。检测部1008A经由形成于第二夹头保持部1006中的多个开口部1006a、1006b、1006c和1006d检测形成于第二基板1002上的多个对准标记1025。优选地，与检测部1007A类似地，检测部1008A例如是诸如红外摄像机或红外显微镜等使用红外线的光学***。
如在根据上述第五实施例的制造装置1010A中那样，检测部1007A和1008A可以分别设置于第一夹头保持部1005和第二夹头保持部1006的外部。
6、第六实施例：半导体器件的制造装置
以下，将说明本发明的第六实施例。上述第四实施例具有其中将第一夹头1003和第二夹头1004分别设置于第一夹头保持部1005和第二夹头保持部1006的大致中央处的形式（参加图21）。此处，将说明其中如图26所示将第一夹头1003和第二夹头1004分别设置于第一夹头保持部1005及第二夹头保持部1006的端部附近的形式。
图26和图27图示了根据本发明第六实施例的半导体器件的制造装置。在图26和图27中，图示了第一基板1001与第二基板1002被粘合之前及之后的形式。
图26中所示的第一夹头驱动部1052和第二夹头驱动部1062分别对应于图21中的第一夹头驱动部1051及第二夹头驱动部1061。此处，将不再对上述元件予以赘述。另外，用相同的附图标记表示与图21中的元件相似的元件，且不再对它们予以赘述。
如在根据上述第六实施例的制造装置1010B中那样，第一夹头1003和第二夹头1004可分别设置于第一夹头保持部1005和第二夹头保持部1006的端部附近。
7、第七实施例：半导体器件的制造装置
以下，将说明本发明的第七实施例。上述第四实施例具有其中是在水平方向上安装第一夹头保持部1005和第二夹头保持部1006的形式（参加图21）。此处，将说明其中如图28所示是在垂直方向上安装第一夹头保持部1005C和第二夹头保持部1006C的形式。
图28和图29图示了根据本发明第七实施例的半导体器件的制造装置。在图28和图29中，图示了第一基板1001与第二基板1002被粘合之前及之后的形式。
图28中所示的第一夹头保持部1005C、第二夹头保持部1006C、第一夹头驱动部1053及第二夹头驱动部1063分别对应于图21所示的第一夹头保持部1005、第二夹头保持部1006、第一夹头驱动部1051及第二夹头驱动部1061。此处，将不再对上述元件予以赘述。另外，用相同的附图标记表示与图21中的元件相似的元件，且不再对它们予以赘述。
如在根据上述第七实施例的制造装置1010C中那样，第一基板1001和第二基板1002可垂直放置着，且第一夹头1003和第二夹头1004可以分别布置于第一夹头保持部1005C和第二夹头保持部1006C的在垂直方向上靠近上方的端部附近。由此，能够抑制由于第一基板1001和第二基板1002的自重而导致的挠度（即，翘曲量的变化），并可抑制由于第一基板1001及第二基板1002的自重而导致的错位。
根据前述的本实施方式的半导体器件的制造装置以及半导体器件的制造方法，例如，如图21所示，检测部1007及1008分别被设置为很近地接近于第一基板1001及第二基板1002。因此，能够测量第一基板1001和第二基板1002的位置及高度，并且对第一基板1001和第二基板1002进行高精度对准或校正就成为可能。另外，即使当第一基板1001及第二基板1002的位置、高度、厚度和翘曲量等的状态已经发生了变化时，也能够对粘合进行控制。
另外，例如，如图19所示，第一夹头1003仅在吸附区域1013中吸附第一基板1001。同样，第二夹头1004仅在吸附区域1023中吸附第二基板1002。因此，小的外力就能使第一基板1001和第二基板1002变形，并且能够减少第一基板1001和第二基板1002的扭曲或错位。另外，由于第一夹头1003与第一基板1001之间的接触面积以及第二夹头1004与第二基板1002之间的接触面积都小，因而能够防止由于异物的引入而出现第一基板1001与第二基板1002的扭曲或错位。
另外，例如，如图19所示，吸附区域1013的面积被构造为宽于吸附区域1023的面积，从而吸收了与第一基板1001和第二基板1002的传送有关的误差或在第一基板1001与第二基板1002的预对准期间的定位误差。因此，能够消除第一基板1001和第二基板1002的传送误差或者第一基板1001与第二基板1002的预对准期间的定位（例如，约±150μm的直径）的影响。
另外，例如，如图19所示，在除了吸附区域1013以外的区域中，第一基板1001不与第一夹头1003相接触，即不受来自第一夹头1003的外力的作用。因此，当解除第一夹头1003的吸附时，试图恢复至原始翘曲的第一基板1001就受到来自第一夹头1003的外力的作用，因此可防止发生扭曲或错位。这对于第二基板1002而言同样如此。
另外，如图19所示，第一基板1001和第二基板1002的翘曲被控制成具有如下翘曲量：其使得吸附区域1013的相反侧的区域1014与吸附区域1023的相反侧的区域1024在粘合期间最初接触。因此，可控制第一基板1001和第二基板1002的扭曲，或者可控制随粘合而出现的孔隙。特别地，当两个晶圆的翘曲量大约相同时，也能够控制第一基板1001和第二基板1002的放大率偏差。
另外，例如，如图18A和图18B所示，当一个晶圆的翘曲量大时，可通过在粘合之前延长等离子体活化时间来改变晶圆之间的接合力。由此，能够实现这样的粘合：该粘合能够减少晶圆的扭曲、粘合期间的错位、以及空隙的出现。
而且，本发明旨在解决的问题得到了解决。如上所述，相关技术的粘合方法难以有效地解决以下的全部问题：两个晶圆的粘合错位、两个晶圆的扭曲或变形、以及在粘合期间出现的空隙。
此处，例如，在上述日本待审专利申请第2009-49066号公报和日本待审专利申请第2010-135836号公报中披露的方法能够控制粘合错位，但存在着这样的问题：由于设置于夹头中的装载销开口部或由于异物而导致的晶圆的变形或扭曲以及空隙的出现未得到解决。
该问题例如能够利用上述日本待审专利申请特开平07-066093号公报和日本待审专利申请特开平07-94675号公报中所披露的方法来解决。然而，当以每秒数厘米以上（cm/sec）的高速进行粘合时，由于粘合的进展状态会因晶圆表面的细微变化而发生变化等原因，所以难以控制夹头的吸附时间。另外，根据日本待审专利申请特开平02-267951号公报中所披露的方法，由于存在例如夹头等结构部分，难以在红外摄像机等中感测粘合的进展状态。另外，实质上难以利用让红外线透过的材料来构成所有的复杂机械结构，例如真空夹头或晶圆校准机构。
另外，在上述日本待审专利申请第2011-205074号公报中所公开的方法中，即使实现了制造绝缘体上硅（silicon on insulator；SOI）结构晶圆所需的粘合位置的精度，也难以实现层压式背面照射型传感器所需的粘合位置的极高精度。这是因为：仅使用切痕或定向平面（orientation flat）来进行两个晶圆的定位，并且没有考虑由于按压使得晶圆移动而导致的两个晶圆的位置变化。
另外，由于当解除夹头对晶圆的吸附状态时晶圆会根据该晶圆的翘曲而变形，因而会造成晶圆的扭曲或错位。
图30A及图30B是根据参考例的晶圆的变形的阐释图。图30A所示的制造装置1101包括上夹头1105（基板驱动部）、下夹头1104以及按压构件1103。
上夹头1105是可分离地保持第一基板1001的板状构件。在上夹头1105的外圆周附近，设置有用于真空吸附第一基板1001的吸附开口1105a。进一步，在上夹头1105的中央附近，设置有用于使按压构件1103能够在上夹头1105的厚度方向上移动的负载施加部。
下夹头1104是用于可分离地保持第二基板1002的板状构件。在下夹头1104的外圆周附近，设置有用于真空吸附第二基板1002的吸附开口1104a。
这里，当按压构件1103将高负载施加至第一基板1001时，会使第一基板1001的负载施加区域变形从而与第二基板1002相互接触。之后，当解除吸附开口1105a及1104a的吸附状态时，第一基板1001及第二基板1002均发生变形，从而恢复至如图30B所示的初始翘曲量。
如上所述，第一基板1001和第二基板1002根据它们自身的翘曲而变形。因此，所述变形会导致第一基板1001与第二基板1002的扭曲或错位。
本发明的半导体器件的制造装置和半导体器件的制造方法能够解决上述问题，并能够在粘合两个晶圆时有效地防止两个晶圆的粘合错位、两个晶圆的扭曲或变形、以及粘合期间出现的空隙。
8、第八实施例：电子设备
接着，将说明本发明第八实施例的电子设备。图31是本发明第八实施例的电子设备1200的示意性构造图。
本实施例的电子设备1200包括固体摄像装置1201、光学透镜1203、快门装置1204、驱动电路1205以及信号处理电路1206。在本实施例的电子设备1200中，图示出的是这样的实施例：在电子设备（数码相机）中使用的是本发明的上述第一实施例中的固体摄像装置1作为固体摄像装置1201。
光学透镜1203会聚来自被拍摄对象的图像光（入射光）并在固体摄像装置1201的摄像面上形成图像。因此，每个给定时间内的电荷累积在固体摄像装置1201内。快门装置1204控制固体摄像装置1201的光照射时间及遮光时间。驱动电路1205提供用于控制固体摄像装置1201的信号传输操作和快门装置1204的快门操作的驱动信号。根据从驱动电路1205提供的驱动信号（时序信号），固体摄像装置1201传输信号。信号处理电路1206对从固体摄像装置1201输出的信号进行各种信号处理。经过信号处理的视频信号被存储在诸如存储器等存储介质中或被输出至显示器。
由于本实施例的电子设备1200中的固体摄像装置1201中的聚光特性和灵敏度特性得到了提高，因而提高了图像质量。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
本申请包含与分别于2012年4月2日和2012年6月14日向日本专利局提交的日本优先权专利申请JP2012-084014和JP2012-135092所公开的内容相关的主题，因此将上述两个日本优先权申请的全部内容以引用的方式并入本文。

Claims (18)

1.一种固体摄像装置，其包括：
传感器基板，所述传感器基板具有传感器侧半导体层和传感器侧配线层，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；
电路基板，所述电路基板具有电路侧半导体层和电路侧配线层，并且所述电路基板设置于所述传感器基板的所述传感器侧配线层侧；
连接单元区域，在所述连接单元区域中设置有连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述传感器侧半导体层的光接收表面侧到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述传感器侧半导体层的所述光接收表面侧到达所述电路侧配线层，所述连接电极被设置于所述传感器侧半导体层的所述光接收表面侧的表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及
绝缘层，所述连接电极埋入在所述绝缘层内，所述绝缘层具有台阶部，且所述台阶部的膜厚度从所述连接单元区域到所述像素区域逐渐减小。
2.如权利要求1所述的固体摄像装置，其中所述台阶部是以使所述绝缘层从所述连接单元区域到与所述连接单元区域相邻的区域逐渐变薄的方式设置的，且所述连接单元区域设置有凸起部。
3.如权利要求2所述的固体摄像装置，
其中设置有多个所述连接单元区域，并且
其中各所述连接单元区域是沿着与已划分的所述像素区域相对应的预定边进行布置的。
4.如权利要求3所述的固体摄像装置，其中所述台阶部设置于围绕所述连接单元区域的位置处。
5.如权利要求4所述的固体摄像装置，其中所述凸起部的平面形状是在沿着与所述像素区域相对应的边的方向上延伸的圆角矩形形状。
6.如权利要求5所述的固体摄像装置，
其中所述绝缘层具有由不同材料形成的层压结构，并且
其中在所述台阶部的下部中，从所述绝缘层移除了构成所述层压结构的上层部分的膜。
7.一种固体摄像装置，其包括：
传感器基板，所述传感器基板具有传感器侧半导体层和传感器侧配线层，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置于与所述传感器侧半导体层的光接收表面相反的表面侧；
电路基板，所述电路基板具有电路侧半导体层和电路侧配线层，所述电路基板被层压并设置于所述传感器基板的所述传感器侧配线层侧；
连接单元区域，在所述连接单元区域中设置有连接部，所述连接部具有第一贯穿通路、第二贯穿通路和连接电极，所述第一贯穿通路被设置为从所述传感器侧半导体层的光接收表面侧到达所述传感器侧配线层，所述第二贯穿通路被设置为从所述传感器侧半导体层的所述光接收表面侧到达所述电路侧配线层，所述连接电极设置于所述传感器基板的光接收表面侧的表面上并将所述第一贯穿通路与所述第二贯穿通路连接起来；以及
绝缘层，所述连接电极埋入在所述绝缘层中，所述绝缘层在所述连接单元区域外的区域中的厚度薄于在所述连接单元区域中的厚度，并且所述绝缘层在包含所述连接单元区域的区域中的横截面形状是凸形的凸起部，并且所述凸起部的平面形状是在沿着所述像素区域的边的方向上延伸的圆角矩形形状。
8.一种固体摄像装置的制造方法，其包括：
将具有传感器侧半导体层和传感器侧配线层的传感器基板与电路侧半导体层及电路侧配线层粘合，使得所述传感器侧配线层的表面面对着所述电路侧配线层的表面，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；
在所述传感器基板的光接收表面侧形成绝缘层；
在所述像素区域外的连接单元区域中形成连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述绝缘层的表面到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述绝缘层的所述表面达到所述电路侧配线层，所述连接电极设置于所述绝缘层的所述表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及
将所述绝缘层蚀刻至预定深度，使得膜厚度从所述连接单元区域到所述像素区域逐渐变薄。
9.一种固体摄像装置的制造方法，其包括：
将具有传感器侧半导体层和传感器侧配线层的传感器基板与电路侧半导体层及电路侧配线层粘合，使得所述传感器侧配线层的表面面对着所述电路侧配线层的表面，所述传感器侧半导体层包含像素区域，在所述像素区域内设置有光电转换部，所述传感器侧配线层设置在与所述传感器侧半导体层的光接收表面相反的表面侧；
在所述传感器基板的光接收表面侧形成绝缘层；
在所述像素区域外的连接单元区域中形成连接部，所述连接部具有第一贯穿电极、第二贯穿电极和连接电极，所述第一贯穿电极被设置为从所述绝缘层的表面到达所述传感器侧配线层，所述第二贯穿电极被设置为从所述绝缘层的所述表面到达所述电路侧配线层，所述连接电极设置于所述绝缘层的所述表面上并将所述第一贯穿电极与所述第二贯穿电极连接起来；以及
通过在所述连接单元区域外的区域中将所述绝缘层蚀刻至预定深度来形成凸起部，所述凸起部的平面形状是在沿着所述像素区域的边的方向上延伸的圆角矩形形状。
10.一种电子设备，其包括：
权利要求1至7中任一项所述的固体摄像装置；以及
信号处理电路，所述信号处理电路被构造用于处理从所述固体摄像装置输出的输出信号。
11.一种半导体器件的制造装置，其包括：
第一夹头，所述第一夹头被设置用于仅吸附第一基板的背面的部分区域；
第二夹头，所述第二夹头被设置用于仅吸附第二基板的背面的部分区域；以及
控制部，所述控制部被设置用于控制所述第一夹头的操作和所述第二夹头的操作，
其中，当将所述第一基板与所述第二基板相互粘合时，所述第一基板与所述第二基板被控制为具有翘曲的形状，所述翘曲的形状的翘曲量使得所述第一基板的表面的与被所述第一夹头吸附的部分区域相对应的区域跟所述第二基板的表面的与被所述第二夹头吸附的部分区域相对应的区域最初接触，
其中所述控制部将所述第一基板的位置与所述第二基板的位置对准以便进行粘合，并且
其中所述控制部通过将被所述第一夹头和所述第二夹头中的一者吸附的一个基板的表面向另一基板的表面按压，来开始所述第一基板与所述第二基板的粘合。
12.如权利要求11所述的装置，其中所述第一基板和所述第二基板以基本相同的翘曲量具有凸面形状，并且所述第一基板和所述第二基板被控制成具有使所述凸面相互面对的形状。
13.如权利要求11所述的装置，
其中所述第一基板和所述第二基板中的一个基板具有的翘曲量大于所述第一基板和所述第二基板中的另一基板具有的翘曲量，
其中具有较大翘曲量的所述一个基板被控制成具有朝着具有较小翘曲量的所述另一基板的凸面形状，并且
其中具有较小翘曲量的所述另一基板被控制成具有朝着具有较大翘曲量的所述一个基板的凹面形状。
14.如权利要求11所述的装置，其中所述控制部基于所述第一基板的翘曲量、所述第二基板的翘曲量以及所述第一基板与所述第二基板之间的距离中的至少一者，来控制所述第一基板和所述第二基板的粘合条件。
15.如权利要求11所述的装置，还包括：
检测部，所述检测部被构造用于检测在所述第一基板和所述第二基板每一者上形成的多个标记，
其中所述控制部基于与由所述检测部检测到的所述多个标记有关的位置信息，来对准所述第一基板的位置和所述第二基板的位置。
16.如权利要求11所述的装置，
其中被所述第一夹头吸附的所述第一基板的吸附区域和被所述第二夹头吸附的所述第二区域的吸附区域具有不同的面积，并且
其中，当在粘合方向上观察时，上述两个吸附区域中的一个吸附区域被包含于另一吸附区域的部分区域中。
17.如权利要求16所述的装置，其中被所述第一夹头吸附的所述第一基板的所述吸附区域的面积与被所述第二夹头吸附的所述第二基板的所述吸附区域的面积是基于与所述第一基板和所述第二基板的预对准有关的定位误差和传送误差来确定的。
18.一种半导体器件的制造方法，所述半导体器件是通过将第一基板的表面与第二基板的表面粘合而形成的，当将所述第一基板与所述第二基板粘合时，所述第一基板及所述第二基板被控制成具有翘曲的形状，所述翘曲的形状的翘曲量使得所述第一基板的表面的与被第一夹头吸附的所述第一基板的背面的部分区域相对应的区域跟所述第二基板的表面的与被第二夹头吸附的所述第二基板的背面的部分区域相对应的区域最初接触，所述方法包括以下步骤：
利用所述第一夹头，仅吸附所述第一基板的所述背面的所述部分区域；
利用所述第二夹头，仅吸附所述第二基板的所述背面的所述部分区域；
对准所述第一基板的位置和所述第二基板的位置，以便进行粘合；以及
通过将被所述第一夹头和所述第二夹头中的一者吸附的一个基板的表面向另一基板的表面按压，来开始所述第一基板与所述第二基板的粘合。
CN201310100293.6A 2012-04-02 2013-03-26 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备 Active CN103367374B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012084014A JP2013214616A (ja) 2012-04-02 2012-04-02 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2012-084014 2012-04-02
JP2012135092A JP2013258377A (ja) 2012-06-14 2012-06-14 半導体装置の製造装置および半導体装置の製造方法
JP2012-135092 2012-06-14

Publications (2)

Publication Number Publication Date
CN103367374A true CN103367374A (zh) 2013-10-23
CN103367374B CN103367374B (zh) 2017-06-09

Family

ID=49233767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310100293.6A Active CN103367374B (zh) 2012-04-02 2013-03-26 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备

Country Status (2)

Country Link
US (1) US8946797B2 (zh)
CN (1) CN103367374B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752382A (zh) * 2013-12-30 2015-07-01 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104952895A (zh) * 2014-03-28 2015-09-30 精工爱普生株式会社 半导体晶片、受光传感器制造方法及受光传感器
CN108028180A (zh) * 2016-02-16 2018-05-11 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
CN110088907A (zh) * 2016-12-14 2019-08-02 索尼半导体解决方案公司 固体摄像器件及其制造方法和电子装置
US10714524B2 (en) 2016-03-29 2020-07-14 Sony Corporation Circuit board, semiconductor device, imaging device, solid-state image sensor, method for manufacturing solid-state image sensor, and electronic apparatus
US12027557B2 (en) 2018-10-16 2024-07-02 Sony Semiconductor Solutions Corporation Semiconductor element and method of manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP5956968B2 (ja) * 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
US9337225B2 (en) * 2013-09-13 2016-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
JP2015060909A (ja) * 2013-09-18 2015-03-30 オリンパス株式会社 半導体装置
JP6184843B2 (ja) * 2013-11-18 2017-08-23 東芝メモリ株式会社 基板接合方法、及び基板接合装置
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
WO2016060274A1 (ja) * 2014-10-17 2016-04-21 ボンドテック株式会社 基板どうしの接合方法、基板接合装置
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器
JP6743035B2 (ja) 2015-10-05 2020-08-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置、製造方法
JP2017174994A (ja) * 2016-03-24 2017-09-28 ソニー株式会社 撮像装置、電子機器
WO2018042850A1 (ja) * 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置
JP7204319B2 (ja) * 2017-11-07 2023-01-16 キヤノン株式会社 エネルギー線の検出器、検出装置、機器
KR20200133634A (ko) 2019-05-20 2020-11-30 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148891A1 (en) * 2006-06-19 2007-12-27 Siliconfile Technologies Inc. Image sensor using back-illuminated photodiode and method of manufacturing the same
US20100288911A1 (en) * 2009-05-12 2010-11-18 Sony Corporation Solid-state imaging device, electronic apparatus, and method for manufacturing solid-state imaging device
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267951A (ja) 1989-04-07 1990-11-01 Sony Corp 半導体基板の製造方法
JP3239884B2 (ja) 1989-12-12 2001-12-17 ソニー株式会社 半導体基板の製造方法
JP3321827B2 (ja) 1992-05-15 2002-09-09 ソニー株式会社 はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JPH0766093A (ja) 1993-08-23 1995-03-10 Sumitomo Sitix Corp 半導体ウエーハの貼り合わせ方法およびその装置
JPH0794675A (ja) 1993-09-24 1995-04-07 Hitachi Ltd 半導体製造装置
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100675631B1 (ko) * 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP5272348B2 (ja) 2007-08-14 2013-08-28 株式会社ニコン ウェハ接合装置
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5672715B2 (ja) 2010-02-19 2015-02-18 株式会社ニコン 重ね合わせ方法
JP2011205074A (ja) 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
JP5853389B2 (ja) * 2011-03-28 2016-02-09 ソニー株式会社 半導体装置及び半導体装置の製造方法。

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148891A1 (en) * 2006-06-19 2007-12-27 Siliconfile Technologies Inc. Image sensor using back-illuminated photodiode and method of manufacturing the same
US20100288911A1 (en) * 2009-05-12 2010-11-18 Sony Corporation Solid-state imaging device, electronic apparatus, and method for manufacturing solid-state imaging device
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752382A (zh) * 2013-12-30 2015-07-01 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US9818735B2 (en) 2013-12-30 2017-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
CN104952895A (zh) * 2014-03-28 2015-09-30 精工爱普生株式会社 半导体晶片、受光传感器制造方法及受光传感器
CN108028180A (zh) * 2016-02-16 2018-05-11 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
CN108028180B (zh) * 2016-02-16 2022-01-28 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法
US10714524B2 (en) 2016-03-29 2020-07-14 Sony Corporation Circuit board, semiconductor device, imaging device, solid-state image sensor, method for manufacturing solid-state image sensor, and electronic apparatus
CN110088907A (zh) * 2016-12-14 2019-08-02 索尼半导体解决方案公司 固体摄像器件及其制造方法和电子装置
US12027557B2 (en) 2018-10-16 2024-07-02 Sony Semiconductor Solutions Corporation Semiconductor element and method of manufacturing the same

Also Published As

Publication number Publication date
CN103367374B (zh) 2017-06-09
US8946797B2 (en) 2015-02-03
US20130256824A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
CN103367374B (zh) 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
TWI463645B (zh) 影像感測器中之彩色濾光片陣列對準標記形成
TWI805980B (zh) 改良影像感測器串擾之方法及結構
US9348019B2 (en) Hybrid image-sensing apparatus having filters permitting incident light in infrared region to be passed to time-of-flight pixel
TWI479650B (zh) 改良式背側發光影像感測器架構及其製造方法
TWI625849B (zh) 固態影像拾取器件及其製造方法，以及電子裝置
TWI553844B (zh) 影像感測器及形成影像感測器的方法
EP1927023B1 (fr) Capteur d'image radiologique intraoral dentaire a galette de fibres optiques
US9691809B2 (en) Backside illuminated image sensor device having an oxide film and method of forming an oxide film of a backside illuminated image sensor device
US20080303932A1 (en) Isolation structure for image sensor device
CN102651376A (zh) 固体摄像装置及其制造方法以及电子设备
MXPA06014220A (es) Metodo para manufacturar un sensor de imagen, y un sensor de imagen.
KR20190055766A (ko) 이미지 센서 디바이스용 차광층
WO2003019668A1 (fr) Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
CN112820747A (zh) 具有分割像素结构的图像传感器及其制造方法
US9691810B1 (en) Curved image sensor
CN107170766A (zh) 光栅的制作方法以及背照式cmos图像传感器
US20070145426A1 (en) Image sensor
US11557620B2 (en) Metal grid structure integrated with deep trench isolation structure
CA2460394C (fr) Capteur d'image avec creusement des couches de planarisation et procede de fabrication
CN106158891A (zh) 用于提高光学性能和隔离的堆叠栅格设计
US9721983B2 (en) Semiconductor device and manufacturing method thereof
CN114678386A (zh) 影像感测器
JP2010093160A (ja) 固体撮像装置とその製造方法並びに電子機器
KR101310742B1 (ko) 배면 조사형 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant