CN104952895A - 半导体晶片、受光传感器制造方法及受光传感器 - Google Patents

半导体晶片、受光传感器制造方法及受光传感器 Download PDF

Info

Publication number
CN104952895A
CN104952895A CN201510134916.0A CN201510134916A CN104952895A CN 104952895 A CN104952895 A CN 104952895A CN 201510134916 A CN201510134916 A CN 201510134916A CN 104952895 A CN104952895 A CN 104952895A
Authority
CN
China
Prior art keywords
semiconductor substrate
dielectric film
multilayer dielectric
thickness
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510134916.0A
Other languages
English (en)
Inventor
植松彰
松尾笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN104952895A publication Critical patent/CN104952895A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Optical Filters (AREA)
  • Dicing (AREA)

Abstract

本发明涉及半导体晶片、受光传感器制造方法及受光传感器。该半导体晶片具有：半导体基板；电介质多层膜，形成在半导体基板上，成为受光传感器的光学滤波器；以及光检测区域，形成于半导体基板，将半导体基板的泊松比设为VS，杨氏模量设为ES，半径设为r，厚度设为b，并将电介质多层膜的应力设为σ，厚度设为d时，1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)的关系成立。

Description

半导体晶片、受光传感器制造方法及受光传感器
技术领域
本发明涉及半导体晶片、受光传感器制造方法及受光传感器等。
背景技术
现有技术中，在半导体晶片上形成某种膜的方法已经众所周知。例如在专利文献1中，公开有在硅基板上形成高质量的单晶碳化硅膜的方法。
另外，在专利文献2中，公开有选择性地透过红外线的波长区域的多层膜滤波器。另外，在专利文献2中，假设在玻壳(ガラスバルブ)表面形成等，在透光性基板上形成多层膜滤波器的情况，而并未特别提到在半导体基板(半导体晶片)上形成。
当半导体晶片上形成膜时，该膜具有内应力，表现出使晶片(基板)变形为凸或凹的应力。因此，根据情况不同晶片的翘曲变大。专利文献1中，在基板的与形成有单晶碳化硅膜的一侧相反的一侧的面形成缓和应力的应力缓和膜。因此，存在必须另外设置与原来想形成的膜(单晶碳化硅膜)不同的膜的问题。
另外，当使用如专利文献2所示的多层膜时，由该膜施加的应力比由少数层形成的薄膜所施加的应力强，晶片的翘曲也变得更大。基于这一点，专利文献2未考虑在半导体晶片上形成多层膜，当然也没有考虑半导体晶片的翘曲。
在先技术文献
专利文献
专利文献1：日本专利特开2013-149733号公报
专利文献2：日本专利特开2000-352612号公报
发明内容
根据本发明的几个方式，通过将半导体基板的半径和厚度这样的参数设定为可变，能够提供抑制了翘曲的半导体晶片、受光传感器制造方法及受光传感器等。
本发明的一个方式涉及半导体晶片，具有：半导体基板；电介质多层膜，形成在上述半导体基板上，成为受光传感器的光学滤波器；以及光检测区域，形成于上述半导体基板，将上述半导体基板的泊松比设为VS，将上述半导体基板的杨氏模量设为ES，将上述半导体基板的半径设为r，将上述半导体基板的厚度设为b，将上述电介质多层膜的应力设为σ，将上述电介质多层膜的厚度设为d时，1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)的关系成立。
在本发明的一个方式中，在半导体基板上形成有电介质多层膜的半导体晶片中，基于上述表达式对半导体基板的半径和厚度这样的参数的关系进行设定。由此，即使形成使基板翘曲的应力强的电介质多层膜时，也可以不设置缓和应力的专用部件等，而将晶片的翘曲量抑制为较小等。
另外，在本发明的一个方式中，上述电介质多层膜可以为具有第一折射率的第一折射率层和具有比上述第一折射率低的第二折射率的第二折射率层层叠而成的膜。
由此，通过层叠两个不同折射率的层从而形成电介质多层膜。
另外，在本发明的一个方式中可以，上述第一折射率层为氧化钛的层，上述第二折射率层为氧化硅的层。
由此，可以由氧化钛的层和氧化硅的层形成电介质多层膜等。
另外，在本发明的一个方式中，上述电介质多层膜可以是成为带通滤波器的膜。
由此，可以作为带通滤波器使用电介质多层膜等。
另外，在本发明的一个方式中，上述电介质多层膜可以是光学滤波器，该光学滤波器具有第一组折射率层和第二组折射率层，该光学滤波器中通过上述第一组折射率层使第一频带衰减，通过上述第二组折射率层使第二频带衰减，上述第一频带与上述第二频带之间的第三频带成为通带。
由此，通过第一、第二组折射率层分别使第一、第二频带的光衰减，从而可以实现将第三频带作为通带的带通滤波器等。
另外，在本发明的一个方式中，在上述半导体基板的半径r、上述半导体基板的厚度b、上述电介质多层膜的应力σ、上述电介质多层膜的厚度d之间，1.0×10-3≥0.138×10-10×r2×d×σ/b2的关系成立。
由此，当使用指定的半导体基板(狭义而言为硅基板)时，可以适当决定将翘曲量抑制为较小的参数等。
另外，在本发明的一个方式中，可以将上述半导体基板的半径r、上述半导体基板的厚度b、上述电介质多层膜的应力σ、上述电介质多层膜的厚度d中的至少一个设定为可变，以满足1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)。
由此，当给出上述表达式时，可以将r、b、σ、d中的至少一个作为可变的参数，以便设定适当的关系等。
另外，本发明的其他方式涉及受光传感器制造方法，包括：在半导体基板形成光检测区域的工序；在上述半导体基板形成成为受光传感器的光学滤波器的电介质多层膜的膜形成工序；以及，切割形成有电介质多层膜的上述半导体基板，从而切割出上述受光传感器的切割工序，将上述半导体基板的泊松比设为VS，将上述半导体基板的杨氏模量设为ES，将上述半导体基板的半径设为r，将上述半导体基板的厚度设为b，将上述电介质多层膜的应力设为σ，将上述电介质多层膜的厚度设为d时，1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)的关系成立。
另外，在本发明的一个方式中，可以还包括除去工序，在上述膜形成工序后、上述切割工序之前，除去位于上述受光传感器的划线区域的上述电介质多层膜。
由此，对不需要电介质多层膜的区域，可以除去形成的电介质多层膜等。
另外，在本发明的一个方式中，上述除去工序可以为剥离工序。
由此，即使电介质多层膜较硬等情况下，也可以适当地除去电介质多层膜等。
另外，本发明的其他方式涉及受光传感器，由半导体晶片切割而成，所述半导体晶片具有：半导体基板；形成在上述半导体基板上，成为受光传感器的光学滤波器的电介质多层膜；以及形成于上述半导体基板的光检测区域，所述半导体晶片中，将上述半导体基板的泊松比设为VS，将上述半导体基板的杨氏模量设为ES，上述半导体基板的半径设为r，上述半导体基板的厚度设为b，上述电介质多层膜的应力设为σ，上述电介质多层膜的厚度设为d时，1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)的关系成立。
附图说明
图1的(A)、图1的(B)是当形成电介质多层膜时，晶片的翘曲量变大的说明图。
图2的(A)、图2的(B)是本实施方式涉及的半导体晶片的例子。
图3是本实施方式涉及的受光传感器的立体图。
图4是本实施方式涉及的受光传感器及电介质多层膜的剖视图。
图5是在受光传感器设置角度限制滤波器时的剖视图。
图6的(A)、图6的(B)是角度限制滤波器的形成工序的说明图。
图7是角度限制滤波器的形成工序的说明图。
图8是本实施方式涉及的方法的原理的说明图。
图9是表示半导体基板的厚度与半导体晶片的翘曲量的实测值的关系的图表。
图10的(A)、图10的(B)是半导体晶片及一个受光传感器周边的俯视图。
图11的(A)、图11的(B)是形成光检测区域的工序的说明图。
图12的(A)、图12的(B)是抗蚀剂涂布工序的说明图。
图13的(A)、图13的(B)是膜形成工序的说明图。
图14的(A)、图14的(B)是除去(剥离)工序的说明图。
图15的(A)、图15的(B)是保护胶带粘贴工序的说明图。
图16的(A)、图16的(B)是背面研磨工序的说明图。
图17的(A)～图17的(F)是切割的准备工序的说明图。
图18的(A)、图18的(B)是切割工序的说明图。
符号说明
100、101  半导体基板    110、111  电介质多层膜
120、121  光检测区域    130、131  PAD电极
140  受光传感器         151  角度限制滤波器
具体实施方式
下面，对本实施方式进行说明。另外，以下说明的本实施方式并非不当地限定权利要求书中所记载的本发明的内容。在本实施方式中说明的所有构成作为本发明的解决手段不一定是必须的。
1.本实施方式的方法
首先，对本实施方式的方法进行说明。如上所述，当在半导体晶片的基板上形成膜时，基板受到该膜施加的应力而变形为凸或凹。例如，在专利文献1中，公开有在硅基板上形成高质量的单晶碳化硅膜时，抑制晶片翘曲的方法。
在专利文献1的方法中，与原来想形成的膜(单晶碳化硅膜)分开形成另外的应力缓和膜。由此，需要形成用于专门缓和应力的部件(或者构造)，存在制作晶片费时费力，且零件数量增加的问题。
本来，如果是通常的半导体晶片，则该晶片的翘曲变得非常大是很罕见的。特别是，本实施方式中的翘曲由于被假想为不能进入晶片盒的翘曲的程度，或者不能吸附在制造装置上的翘曲的程度，因此很难考虑通常的半导体晶片存在如此程度的翘曲。如果使用一部分驱动基板这样非常细长的基板时则翘曲可能会变大，但是不能说这是一般的问题。
对此，本实施方式中，在半导体晶片上形成电介质多层膜(多层膜光学滤波器)。例如使用图4后述那样，此处的多层膜光学滤波器为由大致60(或61)的层构成的滤波器。因此，比由少数的层构成的膜产生的应力强，晶片的翘曲量也变大。例如，使用基板的直径为200mm(通常的8英寸基板)，基板的厚度为0.3mm的晶片时，如图1的(B)所示根据本申请人的实验，晶片的翘曲为2.8mm。
如果发生2.8mm的翘曲，则由于高度方向(与不翘曲的状态下的基板面正交的方向)变高，所以不能容纳于晶片盒。另外，通过吸附在制造装置来操作晶片时，由于晶片成为曲面，而导致吸附装置与晶片之间产生间隙，不能适当地吸附。即，导致妨碍工序间工厂间的搬运和装置内的搬运，其结果，导致半导体晶片的生产率显著降低。
如使用图11的(A)～图18的(B)后述的那样，在本实施方式的半导体晶片的制造工序中，在前段的半导体工艺与后段的半导体工艺之间进行光学工艺(膜形成工序、除去工序)。因此，半导体晶片需要在半导体工厂与光学工厂间移动，此处工厂间的搬运表示该移动。
对此，虽然在专利文献2中公开了多层膜光学滤波器，但是由于原本并未以半导体晶片为对象，因此未考虑抑制翘曲。
因此，本申请人提出不设置专用的膜等而抑制如上所述程度的较大的翘曲的方法。具体而言，本实施方式涉及的半导体晶片如图2的(A)、图2的(B)所示，具有半导体基板100、形成在半导体基板100上并成为受光传感器140的光学滤波器的电介质多层膜110、以及形成于半导体基板100的光检测区域120，将上述半导体基板100的泊松比设为VS，将上述半导体基板100的杨氏模量设为ES，将上述半导体基板100的半径设为r，将上述半导体基板100的厚度设为b，将上述电介质多层膜110的应力设为σ，将上述电介质多层膜110的厚度设为d时，下式(1)的关系成立。
1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)    (1)
另外，从上述记载可以看出，此处所说的“晶片(半导体晶片)”不是指半导体基板单体，而是包含制作过程中形成有各种膜的整个基板。另外，图2的(A)、图2的(B)中虽然仅示出半导体基板100和受光传感器140，但是如使用图3、图4后述的那样，各受光传感器140包含电介质多层膜111和光检测区域121。即，半导体晶片包含：作为相当于形成在该晶片上的多个受光传感器140的电介质多层膜111的集合的电介质多层膜110，以及，作为相当于多个受光传感器140的光检测区域121的集合的光检测区域120。
另外，本实施方式的方法不仅能够适用于半导体晶片，也能够适用于由该半导体晶片切割而成的受光传感器。具体而言，本实施方式的方法能够适用于受光传感器140，该受光传感器140由具有半导体基板100、形成在半导体基板100上并成为受光传感器140的光学滤波器的电介质多层膜110、以及形成于半导体基板100的光检测区域120的半导体晶片切割而成，在该半导体晶片中，将上述半导体基板100的泊松比设为VS，将上述半导体基板100的杨氏模量设为ES，将上述半导体基板100的半径设为r，将上述半导体基板100的厚度设为b，将上述电介质多层膜110的应力设为σ，将上述电介质多层膜110的厚度设为d时，上述式(1)的关系成立。
在后文使用图8等对原理进行说明，通过该方法能够将由设置膜而产生的半导体晶片的翘曲量δ设定为1.0mm以下。根据本申请人进行的实验可知，当δ为1.0mm以下时，可以将半导体晶片容纳于晶体盒，并且可以吸附在制造装置。即，通过按照上式(1)设定各参数，可以不降低生产率降低而制造合适的半导体晶片等。
下面，对本实施方式涉及的半导体晶片的结构例进行说明，之后对本实施方式涉及的方法的原理进行说明。最后，对本实施方式涉及的半导体晶片的制造工序进行说明。
2.半导体晶片的结构例
图3、图4示出从本实施方式涉及的半导体晶片通过切割而切割出的一个受光传感器140的结构例。图3为受光传感器140的立体图，图4为受光传感器140的剖视图。另外，在图4中省略图3所示的PAD电极131。
如图3所示，从半导体晶片切割出的多个受光传感器140的各传感器包括半导体基板101、电介质多层膜111、光检测区域121、以及PAD电极131。此处的光检测区域121例如为光电二极管(PD)，具体而言通过PN结合二极管等而实现。光检测区域121的敏感度波长区域随着形成PN结合时的掺杂浓度等发生变化，例如为300nm～1100nm左右的波长带域。
电介质多层膜111(多层膜光学滤波器)如图4所示，是第一折射率的第一折射率层和比第一折射率低的第二折射率的第二折射率层层叠而成的膜。如图4所示，第一折射率层(下面称为高折射率层)可以是氧化钛(具体为二氧化钛TiO2)的层，第二折射率层(下面称为低折射率层)可以是氧化硅(具体为二氧化硅SiO2)的层。
如果考虑进行光学处理，则可以在给定的路径(光路)上设置折射率的变化点。此时，高折射率层与低折射率层接触的面成为该折射率的变化点。即，层叠高折射率层与低折射率层时，如图4所示，可以交替层叠高折射率层和低折射率层。另外，在假设为半导体基板100不存在翘曲的状态下，沿与该基板垂直(大致垂直)的方向，交替层叠高折射率层和低折射率层。图4等中由于以层叠方向的两端的面作为高折射率层，因此层叠数为奇数(例如61等)，但不限定于此。
另外，电介质多层膜111是成为带通滤波器的膜。通过层叠上述的使用TiO2的高折射率层和使用SiO2的低折射率层，可知可以阻止规定波长带域的光。并且，具体而言，通过层叠高折射率层和低折射率层合计20层左右，可以阻止200nm左右的波长带域。
在本实施方式中，通过电介质多层膜111屏蔽通带周边的波长带域，实现具有所希望的通带的带通滤波器。例如，如果通带为500nm～600nm，则阻止波长带域可以为300nm～500nm及600nm～1100nm。这对应于切断紫外线及青色光(300nm～500nm)、红外线(600nm～700nm)、以及近红外线(700nm～1100nm)的特征。此时，可以考虑并非电介质多层膜111全部的层都具有阻止300nm～500nm及600nm～1100nm的特征，而将电介质多层膜111分为几个组。
具体而言，电介质多层膜111是具有第一组折射率层与第二组折射率层，并且通过第一组折射率层使第一频带衰减，通过第二组折射率层使第二频带衰减，第一频带与第二频带之间的第三频带成为通带的光学滤波器。
例如，使用电介质多层膜111中的20层阻止300nm～500nm。此时，该20层为上述第一组折射率层，300nm～500nm成为第一频带。另外，使用电介质多层膜111中的40层阻止600nm～1100nm。此时，该40层为上述第二组折射率层，600nm～1100nm成为第二频带。另外，此时的第三频带为500nm～600nm。
如上所述，第一组、第二组折射率层不是仅高折射率层及低折射率层中的一方被层叠20或40层，而是分别包含高折射率层和低折射率层(狭义而言为交替层叠)。另外，可以考虑进一步分割第二组折射率层。例如，可以使用第二组折射率层中的20层阻止(衰减)600nm～800nm，并使用第二组折射率层中的另外的20层阻止800nm～1100nm。
如此一来，可以实现非常高精度的带通滤波器。虽然设置于数码相机等图像传感器(摄像传感器)的彩色滤光片也是将可视光中的指定波长区域作为通带的带通滤波器，但其精度非常低。这是因为，图像传感器将接收到的光的信号转换为图像并向用户提示。因此，即使接收到偏离所希望的波长带域的波长带域的光，输出图像也没有很大变化，特别是人们眼睛很难发现问题。假设本实施方式涉及的受光传感器包含更高精度的带通滤波器，例如将阻止带域的信号的通过率抑制为1/100～1/10000以下这种程度。为此，可以如上所述使用层叠多个不同折射率的电介质多层膜。
另外，下面对受光传感器140的电介质多层膜111进行说明，但既然考虑半导体晶片的电介质多层膜110为受光传感器140的电介质多层膜111的集合，则上述说明也可以适用于半导体晶片的电介质多层膜110。
另外，如图5所示，在电介质多层膜111与光检测区域121之间，可以设置角度限制滤波器151。图6的(A)～图7示出形成角度限制滤波器151的工序的例子。
首先，如图6的(A)的S1所示，通过光刻、离子注入、光致抗蚀剂剥离工序，在P型基板上形成N型扩散层(光电二极管的杂质区域)。如S2所示，通过光刻、离子注入、光致抗蚀剂剥离、热处理工序，在P型基板上形成P型扩散层。该N型扩散层成为光电二极管的阴极，P型扩散层(P型基板)成为阳极。
下面如图6的(B)的S3所示，通过SiO2的沉积工序、基于研磨(例如CMP，Chemical Mechanical Polishing：化学机械抛光)的平坦化工序，形成绝缘膜。如S4所示，通过光刻、SiO2的各向异性干蚀刻、光致抗蚀剂剥离的工序，形成接触孔。如S5所示，通过TiN(氮化钛)的溅射、W(钨)的沉积、W的回蚀的工序，进行接触孔的埋入。如S6所示，通过铝的溅射、TiN的溅射、光刻、铝和TiN的各向异性干蚀刻、光致抗蚀剂剥离的工序，形成第一段铝配线。
下面如图7的S7所示，通过与上述S3～S6相同的工序形成通路接触孔(ビアコンタクト)和第二段铝配线。之后使S7工序重复需要的次数。在图7中图示出直到形成第三段铝配线的情况。然后如S8所示，通过SiO2的沉积，基于CMP的平坦化的工序，形成绝缘膜。通过以上的配线形成工序，层叠构成角度限制滤波器的铝配线与钨塞。另外，图5的角度限制滤波器151是形成第五段铝配线的例子，如果满足后述的角度θ的条件，则角度限制滤波器151的结构可以进行各种变形。
通过设置图5中以W所示的钨塞，将角度θ限制为30度。因此，能够使得如图5所示要射入光检测区域121的光中，入射角(与垂直于光检测区域的面的方向的角度)小于30度的光到达光检测区域121，而入射角为30度以上的光不到达光检测区域121(到达前被钨塞遮蔽)。
构成如上所述的电介质多层膜111(110)的高折射率层和低折射率层具有内部应力。高折射率层示出使基板变形为凹的应力，低折射率层示出使基板变形为凸的应力。并且，由于低折射率层的一方应力强，所以基板产生变凸这种翘曲。并且，由于膜的层数和区域越多越广则基板的翘曲量也变大，所以例如当使用具有61层的本实施方式的电介质多层膜时，翘曲量大。使用具有一般的半径、厚度的半导体基板100时，如图1的(A)、图1的(B)的比较例所示，翘曲为2.8mm左右。另外，此处的凸是指半导体基板100的中央部与周缘部相比时向表面侧(半导体基板100中，形成有电介质多层膜110和光检测区域120面侧)突出的状态。另外，凹是指半导体基板100的中央部与周缘部相比向背面侧(与上述表面相反的面侧)突出的状态。
3.原理
对此，本实施方式中通过适当设定几个参数的关系，从而抑制翘曲。下面，说明本实施方式的方法涉及的原理后，使用实测值对该原理也可以适用于本实施方式进行验证，而且示出可以抑制翘曲的具体参数的例子。
在基板(半导体基板100)形成电介质多层膜110的情况下的基板产生的翘曲量通常由下式(2)所示的Stoney公式表示。
R＝ES×b2/{6×d(1-VS)×σ}    (2)
在上式(2)中，R表示起因于基板的翘曲的曲率半径。另外，ES、VS、b、d、σ是与上式(1)相同的参数。
另外，如图8所示，基板的曲率半径R、基板的半径r、以及R与基板的翘曲量δ的差分R-δ形成直角三角形的三个边。因此，这些数值之间下式(3)及下式(3)变形后的下式(4)成立。另外，如果考虑2R>>δ，则下式(4)能够如下式(5)所示近似，并能够将下式(5)变形而导出下式(6)。
R2-r2＝(R-δ)2    (3)
r2＝δ(2R-δ)    (4)
r2≈2Rδ    (5)
R≈r2/2δ    (6)
而且通过使用上式(2)以及(6)消去R从而可以求得下式(7)。
δ＝{3×r2×d×(1-VS)×σ}/(ES×b2)    (7)
如上所述，根据本申请人的试验可知，当基板的翘曲量为1mm(1×10-3[m])以下时，进入晶片盒且装置的吸附变为可能。即，由δ≤1.0×10-3和上式(7)，能够导出由上式(1)所示的关系。
在此，当使用硅基板作为半导体基板100时，已知硅基板的杨氏模量ES与泊松比VS为ES＝16×1010(N/m2)、VS＝0.264。通过使用这些数值，上式(7)能够如下式(8)所示变形，作为对应于上式(1)的基板的翘曲量为1mm以下的表达式，能够导出下式(9)。
δ＝0.138×10-10×r2×d×σ/b2    (8)
1×10-3≥0.138×10-10×r2×d×σ/b2    (9)
此处，使用图1的(A)、图1的(B)进行说明的比较例中，半导体基板100的半径r＝200mm、厚度b＝0.3mm。将该参数及使用图4等对应于上述电介质多层膜110的厚度d及应力σ代入上式(8)时，得到δ＝2.8×10-3。即，上式(8)为与实测值一致的表达式。
另外，在将半导体基板100的半径固定为200mm，电介质多层膜110的条件也固定的状态下，图9示出使半导体基板100的厚度在0.3mm～0.6mm的范围内变化时的晶片翘曲量的实测值。图9的横轴为半导体基板100的厚度，纵轴为晶片的翘曲量。
图9的图表与表示将上述参数的值作为上式(8)的r、d、σ而代入上式(8)的情况下的δ与b的关系的图表精度非常一致。即，上式(8)是作为表示晶片的翘曲量δ的表达式合适的表达式，通过使用由上式(8)导出的上式(9)，可以将晶片的翘曲量抑制在适合的范围(1.0mm以下)。
具体而言，半导体基板100的半径r、半导体基板100的厚度b、电介质多层膜110的应力σ、电介质多层膜110的厚度d中的至少一个可以设定为可变以满足上式(9)。
例如，如上所述如果使用TiO2与SiO2作为电介质多层膜110，而且决定阻止300nm～500nm及600nm～1100nm的这种条件，则电介质多层膜110的厚度d被决定。另外，如果根据半导体晶片的设计而决定设置电介质多层膜110的面积，则电介质多层膜110的应力σ也被决定。如果是这种情况，则在上式(9)中d及σ也成为常数，因此，可以决定半导体基板100的半径r与厚度d以满足上式(9)。另外，如图9所示，如果半导体晶片的半径r也成为固定值，则上式(9)可以求出b，从而能够决定将翘曲限制在适当范围内的半导体基板100的厚度的范围。
但是，如果电介质多层膜110的厚度和面积等也可以改变，则r、d、σ、d全部可以设定为可变，设定哪个参数可变可以进行各种变形。作为一个例子，当存在设计变更困难的、或者优先度高且优选使用指定值的参数时，该参数可以设定为希望的固定值，可以通过设定其他参数可变来满足上式(9)。
4.半导体晶片的制造工序
下面使用图10的(A)～图18的(B)对半导体晶片的制造工序进行说明。图10的(A)是如图2的(A)等所示的，本实施方式涉及的半导体晶片的顶视图(俯视图)，图10的(B)是对应于该半导体晶片中的一个受光滤波器140的部分的放大图。在下面的图中，对一个受光滤波器140及其周边的区域，使用X-X’的剖视图及Y-Y’的剖视图。
在半导体晶片的制造工序中，首选实行前段的半导体工艺。具体而言如图11的(A)、图11的(B)所示，在半导体基板100上形成光检测区域120和PAD电极130。图11的(A)为X-X’剖视图，图11的(B)为Y-Y’剖视图。光检测区域120(光电二极管)的形成例如可以使用图6的(A)通过上述方法进行。
前段的半导体工艺之后，进行形成电介质多层膜110的膜形成工序。具体而言，首先作为准备阶段，如图12的(A)、图12的(B)所示，在需要排除电介质多层膜110的区域涂布抗蚀剂RE。在此，需要排除电介质多层膜110的区域为划线区域(后述切割工序中基板被切割的区域，例如对应于划线的区域。图10的(A)和(B)等中的SC)以及对应于PAD电极130的区域。
然后此后，如图13的(A)、图13的(B)所示，实行蒸镀电介质多层膜110的膜形成工序。例如，交替进行TiO2(氧化钛膜)的溅射和SiO2的溅射，形成多层薄膜。
膜形成工序之后，进行除去位于受光传感器140的划线区域的电介质多层膜110的除去工序。如图14的(A)、图14的(B)所示，可以是从电介质多层膜110薄的角部使蚀刻液侵入后溶解抗蚀剂，从而除去在该抗蚀剂RE上蒸镀的电介质多层膜110的剥离工艺。
另外，如果只单纯除去不需要的电介质多层膜110，则没有必要进行剥离工序。具体而言，在膜形成工序的阶段无需使用抗蚀剂RE等，在无抗蚀剂RE的情况下进行通常的蒸镀工序，其后电介质多层膜110中需要的部分进行抗蚀，通过蚀刻除去不需要的部分即可。但是在本实施方式中使用的使用TiO2的电介质多层膜110非常坚固，因此难以通过通常的蚀刻除去不需要的部分。因此，在此通过剥离工序实现除去工序。如果是剥离工序，则在抗蚀剂RE上多余形成的电介质多层膜110通过剥离抗蚀剂RE而除去，因此不论电介质多层膜110如何坚固都可以除去。
除去工序之后，实施后段的半导体工艺。具体而言，首先如图15的(A)、图15的(B)所示，在晶片的表面(形成电介质多层膜110和光检测区域120的一侧的表面)粘贴保护胶带TP。
并且，为了使晶片更轻、更薄，如图16的(A)、图16的(B)所示研磨晶片的背面。然后，在晶片背面粘贴DAF(芯片粘接薄膜)，固定在切割架FR，并剥离表面的保护胶带TP。图17的(A)、图17的(B)表示DAF的粘贴，图17的(C)、图17的(D)表示在切割架FR固定。另外，图17的(E)、图17的(F)表示剥离保护胶带TP后的状态。
由于翘曲变大而无法在装置中操作半导体晶片的状况例如发生在图17的(A)～图17的(F)的状态中。此时，由于形成有电介质多层膜110，因此晶片由于应力而翘曲成凸状。因此，半导体晶片在装置中不能很好地吸附，不能施行粘贴DAF、固定在切割架FR、以及剥离保护胶带TP的工序。在这点上，如果是上述本实施方式的方法，由于能够抑制翘曲，则也可以适当地施行图17的(A)～图17的(F)的工序。
最后，如图18的(A)、图18的(B)所示，在划线区域SC切割半导体基板100从而切割出受光传感器140。
上述本实施方式的方法也能够应用于受光传感器140的制造方法。具体而言，本实施方式涉及的受光传感器制造方法，包括：在半导体基板100形成光检测区域120的工序；在半导体基板100形成成为受光传感器140的光学滤波器的电介质多层膜110的膜形成工序；以及，切割形成有电介质多层膜110的半导体基板100，从而切割出受光传感器140的切割工序，将半导体基板100的泊松比设为VS，将半导体基板100的杨氏模量设为ES，将半导体基板100的半径设为r，将半导体基板100的厚度设为b，将电介质多层膜110的应力设为σ，将电介质多层膜110的厚度设为d时，上式(1)的关系成立。
此处，形成光检测区域120的工序对应于图11的(A)、图11的(B)的工序，膜形成工序对应于图13的(A)、图13的(B)的工序，切割工序对应于图18的(A)、图18的(B)的工序。另外，膜形成工序中包含作为膜形成的准备阶段的图12的(A)、图12的(B)的工序，切割工序中包含作为切割的准备阶段的图15的(A)～图17的(F)的工序等，可以进行各种的变形实施。
如此一来，通过抑制半导体晶片的翘曲，可以不降低生产率而进行受光传感器140的制造等。
另外，虽然如上所述对本实施方式详细地进行了说明，但是在实质上不脱离本发明的新事项以及效果的前提下，能够进行多种变形，这对于本领域技术人员来说应该能够容易理解。所以，这种变形例全部都包含在本发明的范围内。例如，在说明书或附图中，至少一次，与更广义或同义的不同的术语一起被记载的术语在说明书或附图中的任何地方都能够被替换为该不同的术语。另外，半导体晶片等的构成以及动作也不限于在本实施方式中说明过的，能够进行各种变形。

Claims (11)

1.一种半导体晶片，其特征在于，具有：
半导体基板；
电介质多层膜，形成在所述半导体基板上，成为受光传感器的光学滤波器；以及
光检测区域，形成于半导体基板，
将所述半导体基板的泊松比设为VS，将所述半导体基板的杨氏模量设为ES，将所述半导体基板的半径设为r，将所述半导体基板的厚度设为b，将所述电介质多层膜的应力设为σ，将所述电介质多层膜的厚度设为d时，下式(1)的关系成立：
1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)     (1)。
2.根据权利要求1所述的半导体晶片，其特征在于，
所述电介质多层膜为具有第一折射率的第一折射率层和具有比所述第一折射率层低的第二折射率的第二折射率层层叠而成的膜。
3.根据权利要求2所述的半导体晶片，其特征在于，
所述第一折射率层为氧化钛的层，
所述第二折射率层为氧化硅的层。
4.根据权利要求1至3中任一项所述的半导体晶片，其特征在于，
所述电介质多层膜是成为带通滤波器的膜。
5.根据权利要求4所述的半导体晶片，其特征在于，
所述电介质多层膜是光学滤波器，
所述光学滤波器具有：
第一组折射率层和第二组折射率层，
所述光学滤波器中，通过所述第一组折射率层使第一频带衰减，通过所述第二组折射率层使第二频带衰减，所述第一频带与第二频带之间的第三频带成为通带。
6.根据权利要求1至5中任一项所述的半导体晶片，其特征在于，
在所述半导体基板的半径r、所述半导体基板的厚度b、所述电介质多层膜的应力σ、所述电介质多层膜的厚度d之间，下式(2)的关系成立：
1.0×10-3≥0.138×10-10×r2×d×σ/b2    (2)。
7.根据权利要求1至6中任一项所述的半导体晶片，其特征在于，
所述半导体基板的半径r、所述半导体基板的厚度b、所述电介质多层膜的应力σ、所述电介质多层膜的厚度d中的至少一个设定为可变以满足所述式(1)。
8.一种受光传感器制造方法，其特征在于，包括：
在半导体基板形成光检测区域的工序；
在所述半导体基板形成成为受光传感器的光学滤波器的电介质多层膜的膜形成工序；以及
切割形成有电介质多层膜的所述半导体基板，从而切割出所述受光传感器的切割工序，
将所述半导体基板的泊松比设为VS，将所述半导体基板的杨氏模量设为ES，将所述半导体基板的半径设为r，将所述半导体基板的厚度设为b，将所述电介质多层膜的应力设为σ，将所述电介质多层膜的厚度设为d时，下式(3)的关系成立：
1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)     (3)。
9.根据权利要求8所述的受光传感器制造方法，其特征在于，还包括：
除去工序，在所述膜形成工程后、所述切割工序之前，除去位于所述受光传感器的划线区域的所述电介质多层膜。
10.根据权利要求9所述的受光传感器制造方法，其特征在于，
所述除去工序为剥离工序。
11.一种受光传感器，其特征在于，
由半导体晶片切割而成，
所述半导体晶片具有：
半导体基板；
电介质多层膜，形成在所述半导体基板上，成为受光传感器的光学滤波器；以及
光检测区域，形成于所述半导体基板，
所述半导体晶片中，
将所述半导体基板的泊松比设为VS，将所述半导体基板的杨氏模量设为ES，将所述半导体基板的半径设为r，将所述半导体基板的厚度设为b，将所述电介质多层膜的应力设为σ，将所述电介质多层膜的厚度设为d时，下式(4)的关系成立：
1.0×10-3≥{3×r2×d×(1-VS)×σ}/(ES×b2)    (4)。
CN201510134916.0A 2014-03-28 2015-03-26 半导体晶片、受光传感器制造方法及受光传感器 Pending CN104952895A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014067766A JP2015192006A (ja) 2014-03-28 2014-03-28 半導体ウェハー、受光センサー製造方法及び受光センサー
JP2014-067766 2014-03-28

Publications (1)

Publication Number Publication Date
CN104952895A true CN104952895A (zh) 2015-09-30

Family

ID=52727033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510134916.0A Pending CN104952895A (zh) 2014-03-28 2015-03-26 半导体晶片、受光传感器制造方法及受光传感器

Country Status (4)

Country Link
US (1) US9691803B2 (zh)
EP (1) EP2924737B1 (zh)
JP (1) JP2015192006A (zh)
CN (1) CN104952895A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681460B (zh) 2014-10-31 2020-01-01 日商Ｊｓｒ股份有限公司 使用親撥材料的薄膜電晶體的製造方法、金氧半導體場效電晶體及其製造方法
CN108369893B (zh) * 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
JP2019015505A (ja) * 2015-11-30 2019-01-31 シャープ株式会社 光センサ
US10859698B2 (en) * 2016-12-20 2020-12-08 DataGarden, Inc. Method and apparatus for detecting falling objects
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
EP3506356B1 (en) * 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365521A (zh) * 2000-03-21 2002-08-21 三菱电机株式会社 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
JP2006171645A (ja) * 2004-12-20 2006-06-29 Olympus Corp 光学多層膜及び光学素子
CN103367374A (zh) * 2012-04-02 2013-10-23 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078458B2 (ja) * 1993-10-22 2000-08-21 キヤノン株式会社 イメージセンサー用フィルター、イメージセンサー及び画像情報処理装置
JP2000352612A (ja) 1999-06-11 2000-12-19 Stanley Electric Co Ltd 多層膜フィルタ
JP2001308351A (ja) * 2000-04-18 2001-11-02 Toshiba Corp 光半導体装置
JP2003177238A (ja) * 2001-12-10 2003-06-27 Fujikura Ltd 誘電体多層膜フィルタとその製造方法
JP2003277911A (ja) * 2002-03-22 2003-10-02 Olympus Optical Co Ltd 光学薄膜
JP2004093850A (ja) * 2002-08-30 2004-03-25 Sumitomo Electric Ind Ltd 干渉フィルタ、半導体受光装置、およびそれらを含む電子機器
JP4067055B2 (ja) * 2003-10-02 2008-03-26 キヤノン株式会社 撮像装置及びその製造方法、放射線撮像装置、放射線撮像システム
JP2006286971A (ja) * 2005-03-31 2006-10-19 Tdk Corp 複合基板およびその製造方法、ならびに薄膜デバイスおよびその製造方法
US8058549B2 (en) * 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
JP2009132989A (ja) * 2007-11-09 2009-06-18 Epson Toyocom Corp 光学薄膜の形成方法およびその光学薄膜を備えた光学素子
JP5175620B2 (ja) 2008-05-29 2013-04-03 シャープ株式会社 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP5532867B2 (ja) * 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
JP5625355B2 (ja) * 2010-01-07 2014-11-19 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2012038896A (ja) * 2010-08-06 2012-02-23 Nikon Corp 固体撮像素子及びその製造方法
JP6051524B2 (ja) 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
JP6015034B2 (ja) * 2012-03-07 2016-10-26 セイコーエプソン株式会社 光学センサー及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365521A (zh) * 2000-03-21 2002-08-21 三菱电机株式会社 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
JP2006171645A (ja) * 2004-12-20 2006-06-29 Olympus Corp 光学多層膜及び光学素子
CN103367374A (zh) * 2012-04-02 2013-10-23 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备

Also Published As

Publication number Publication date
JP2015192006A (ja) 2015-11-02
EP2924737B1 (en) 2016-12-07
EP2924737A1 (en) 2015-09-30
US9691803B2 (en) 2017-06-27
US20150279887A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN104952895A (zh) 半导体晶片、受光传感器制造方法及受光传感器
US6881610B2 (en) Method and apparatus for preparing a plurality of dice in wafers
CN1992205B (zh) Cmos图像传感器的制造方法
US11626321B2 (en) Multi stack optical elements using temporary and permanent bonding
JP2006253402A (ja) 半導体装置の製造方法
CN101853864A (zh) 晶片键合方法
TW201405646A (zh) 用於高晶粒破裂強度與清潔側壁的雷射劃線及電漿蝕刻
US20130069205A1 (en) Semiconductor wafer and processing method therefor
CN103229029B (zh) 分光传感器的制造方法
US7541218B2 (en) Wafer-level chip package process
US8030180B2 (en) Method of manufacturing a semiconductor device
US20110062111A1 (en) Method of fabricating microscale optical structures
JP2007251098A (ja) 半導体チップの製造方法
CN104157662A (zh) 一种高灵敏度图像传感器像素结构及制作方法
JP2008203851A (ja) ウエハーの接着工程を用いるグレースケールマスクの製造方法
TWI804634B (zh) 液晶面板製造方法
DE102011119352B4 (de) Vorrichtung und Verfahren zum Schutz einer optischen Oberfläche
US20110042767A1 (en) Filters in an image sensor
JP2007248720A (ja) 表示装置用基板の製造方法
JPH0442949A (ja) ダイシングスリット付き半導体装置
CN101431042A (zh) 图像传感器的制造方法
JP2005005700A (ja) ウエハの裏側部を保護する前処理方法、及び裏側部保護ウエハ
JP2004077717A (ja) 誘電体多層膜フィルタ素子の製造方法及び誘電体多層膜フィルタ素子を有する光部品
KR20210152773A (ko) 광학 필터 및 광학 필터 제조 방법
JP2004361878A (ja) チップ状成膜部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150930

WD01 Invention patent application deemed withdrawn after publication