CN103367173A - 用于制造半导体器件的方法和半导体器件 - Google Patents

用于制造半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN103367173A
CN103367173A CN201310045094XA CN201310045094A CN103367173A CN 103367173 A CN103367173 A CN 103367173A CN 201310045094X A CN201310045094X A CN 201310045094XA CN 201310045094 A CN201310045094 A CN 201310045094A CN 103367173 A CN103367173 A CN 103367173A
Authority
CN
China
Prior art keywords
wiring plate
area
ledge
semiconductor device
indenture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310045094XA
Other languages
English (en)
Inventor
野田贵三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103367173A publication Critical patent/CN103367173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的一些实施例涉及用于制造半导体器件的方法和半导体器件。在形成密封树脂时树脂泄漏的抑制与对布线板的功能布线区域的损坏的抑制相结合。一种用于制造半导体器件的方法包括利用第一模具和第二模具夹紧布线板的步骤。第二模具包括：平坦部分，接触布线板；凹入部分，形成用于形成密封树脂的空腔；以及突出部分，形成在所述平坦部分上的远离凹入部分的位置处，所述突出部分在第一模具侧上突出并且沿着所述布线板的第一边缘延伸。

Description

用于制造半导体器件的方法和半导体器件
相关申请的交汇引用
在此通过引用并入2012年3月27日提交的日本专利申请No.2012-071563的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及用于制造半导体器件的技术，并且更具体地涉及利用树脂密封安装在布线板上的诸如半导体芯片之类的电子组件的技术。
背景技术
对于半导体封装而言，存在单侧密封型封装，该单侧密封型封装包括布线板、安装在布线板上的半导体芯片以及设置在布线板上使得覆盖半导体芯片的密封树脂。
在形成该半导体封装的密封树脂时，使用包括支撑布线板的背表面侧的下模具和面对下模具的上模具的模具。上模具包括形成围绕半导体芯片的空腔的凹入部分和在空腔周围接触布线板表面的平坦部分(例如参见日本未审专利公开No.2000-058571和日本未审专利公开No.2006-313801)。
布线板包括绝缘膜、形成在该绝缘膜上的布线图案和覆盖该布线图案的阻焊剂。阻焊剂形成在布线图案上相对突出的突出部分上，并且由于布线图案的厚度，除了突出部分之外还形成在凹入部分上。因此，在凹入部分上的上模具和阻焊剂之间产生空隙，并且树脂有时通过该空隙泄漏。另一方面，为了抑制树脂泄漏，当上模具和下模具强有力地彼此压靠时，可能损坏在突出部分上的布线板(例如，日本未审专利公开No.2000-058571和日本未审专利公开No.2006-313801)。
鉴于这些问题，日本未审专利公开No.2000-058571描述了可相对于上模具垂直移动地提供围绕空腔的墙壁形夹块，使用按压机制向下按压夹块，并且夹块的下端表面压靠与布线板的顶表面上的空腔相邻的部分用于阻止树脂的泄漏。在日本未审专利公开No.2000-058571中描述的夹块布置在与空腔相邻或者在空腔中的位置处。
注意，日本未审专利公开No.2005-101407描述了如下技术：其中在上模具上设置块销，该块销接触布线板外侧上的下模具的顶表面，并且在夹紧时向下按压下模具，用于抑制布线板的变形或断裂等。
发明内容
在日本未审专利公开No.2000-058571中描述的技术中，夹块布置在与空腔相邻或者在空腔中的位置处。
另一方面，日本未审专利公开No.2005-101407描述了如下技术：其中块销向下按压下模具，用于调整跨上模具和布线板的接触压力。
如上所述，在形成密封树脂时难以将树脂泄漏的抑制与对布线板的功能布线区域的损坏的抑制相结合。
本发明的目的在于提供一种可以将树脂泄漏的抑制与对互连的损坏的抑制相结合的技术。前述目的、其它目的和新颖特征将从本说明书的描述和附图中显而易见。为了简要描述起见，在本申请中公开的代表性方面的概要如下。
即，本发明是一种用于制造半导体器件的方法，其中在密封半导体器件的步骤中使用的密封模具的上模具的平坦部分上方设置突出部分，该平坦部分接触围绕上模具的空腔的布线板，并且该突出部分设置在远离空腔的位置处。
此外，本发明是一种半导体器件，其中凹痕(dent)在远离密封树脂的位置处延伸。
根据本发明，在形成密封树脂时可以将树脂泄漏的抑制与对布线板的功能布线区域的损坏的抑制相结合。
附图说明
图1是根据第一实施例的半导体器件模具的配置的截面图；
图2是根据第一实施例的半导体器件模具的第二模具的一个示例的底视图；
图3是根据第一实施例的半导体器件模具的第二模具的另一示例的底视图；
图4A至图4D是根据第一实施例的半导体器件的示图；
图5A和图5B是根据第一实施例的半导体器件的示图；
图6A和图6B是根据示例性变型的半导体器件的示图；
图7是经处理的衬底的平面图；
图8是根据第二实施例的半导体器件模具的第二模具的截面图；
图9A和图9B是根据第三实施例的半导体器件模具的第二模具的截面图；
图10是布线板的截面图；以及
图11是用于描述用于制造根据比较性示例的半导体器件的方法的问题的截面图。
具体实施方式
在下面将参照附图描述本发明的实施例。注意，在所有附图中类似的组件被标示相同的参考表号和符号，并且适当地省略描述。
第一实施例
图1是根据第一实施例的半导体器件模具的配置的截面图。图2是根据第一实施例的半导体器件模具的上模具(第二模具)51的示例的底视图。图3是根据第一实施例的半导体器件模具的上模具51的另一示例的底视图。注意，在图2和图3中使突出部分23阴影化以便容易地理解突出部分23的位置。
根据该实施例的半导体器件模具包括第一模具(例如，下模具52)和面对第一模具的第二模具(例如，上模具51)，该第一模具在夹紧时接触其上安装有半导体芯片56的布线板57的背表面(第二表面)。第二模具包括凹入部分53和平坦部分60，该凹入部分53在夹紧时形成围绕半导体芯片56的空腔50，该平坦部分60在夹紧时接触围绕空腔50的布线板57的表面(第一表面)。平坦部分60设置有突出部分23，该突出部分23在远离空腔50的位置处在布线板57侧上突出，使得突出部分23以围绕空腔50的环形延伸。
例如，下模具52包括主体52a、阴模(cavity block)54和锥面盘形弹簧55。主体52a形成为顶端开口的半箱形。阴模54布置在主体52a中使得可沿着主体52a的内边缘垂直滑动。锥面盘形弹簧55以其中多个锥面盘形弹簧55堆叠的状态布置在主体52a的中空部分的底表面与阴模54的下表面之间，并且锥面盘形弹簧55使阴模54向上弹簧偏置。
阴模54和锥面盘形弹簧55形成压力释放机制(浮置机制)。即使布线板57的厚度波动，布线板57的厚度的波动也由浮置机制吸收，并且可以利用适当的载荷夹紧布线板57。
如上所述，上模具51包括凹入部分53和平坦部分60。
例如，当在平面中看时凹入部分53的形状为矩形，并且具有梯形截面。
平坦部分60设置有突出部分23，该突出部分23在布线板57侧上突出使得该突出部分23以围绕空腔50的环形延伸。注意，在实施例的情况中，包括突出部分23的整个上模具51由例如金属一体形成。
这里，在上模具51中，存在如下区域：其中突出部分23不形成在面对稍后描述的密封树脂形成区域64的短边的区域的至少一部分中。而且，从平坦部分60突出的突出部分23的长度比稍后描述的互连71a上的阻焊剂72的厚度短。
这里，图10是布线板57的截面图。如图10所示，布线板57包括基础衬底70、形成在基础衬底70上的互连71(稍后描述的功能互连66)和通孔63以及覆盖互连71和通孔63的阻焊剂(绝缘树脂)72。
布线板57的表面具有例如反映如图10所示的互连71等的形状的微小的突出和凹陷。使用辊涂机或印刷筛，将液态的阻焊剂72涂覆在基础衬底70上方，在该基础衬底70的表面上形成有互连71的图案，然后使阻焊剂72固化。尽管阻焊剂72在涂覆时具有特定平坦度，但由于溶剂在阻焊剂中的挥发或收缩反应，在固化时阻焊剂72的体积减小。在减小体积时，由于不存在互连71的区域中的阻焊剂72的厚度大于互连71上的阻焊剂72的厚度，所以体积更显著减小。因此，该形状反映诸如互连71之类的突出和凹陷的形状。由于浮置机制仅可以吸收衬底厚度的微小波动，所以当使用在平坦部分60上没有形成有突出部分23的上模具51时，如图11中所示，在上模具51的平坦部分60与布线板57之间产生间隙。在该间隙从在形成于上模具51上的凹入部分(空腔)53内部的区域延伸到外部区域的情况下，难以抑制沿着间隙出现树脂泄漏。而且，当试图通过在夹紧时施加更重的载荷来抑制树脂泄漏时，应力集中在布线板57的微小突出和凹陷的突出部分上，并且在布线板57上形成有裂纹(例如，阻焊剂72上的裂纹或互连71的断开)。
针对这些问题，在本实施例中，将突出部分23形成在上模具51的平坦部分60上。在夹紧时，突出部分23与平坦部分60一起压靠布线板57的表面，并且夹紧压力施加到布线板57上的其中突出部分23接触布线板57的区域；夹紧压力大于布线板57上的其中平坦部分60接触布线板57的区域中的夹紧压力。因而，即使在反映互连71的形状的间隙从形成在上模具51上的凹入部分53内部的区域延伸到外部区域的情况下，也可以在突出部分23与布线板57之间的接触部分以外抑制树脂泄漏到外侧。
而且，在本实施例中，上模具51的平坦部分60接触布线板57，并且突出部分23接触布线板57。在仅上模具51的突出部分23接触布线板57的情况下，当布线板57在衬底厚度上具有微小波动时，仅突出部分23的接触区域接收夹紧压力(例如，板簧55的阻力)，从而可能局部施加大的压力并且损坏布线板57。相反，平坦部分60与突出部分23一起接触布线板57以夹紧布线板57，从而可以在宽广区域中接收夹紧压力，并且可以抑制由夹紧压力造成的对布线板57的损坏。
在布线板57与上模具51之间的接触区域中，使得平坦部分60与布线板57之间的接触区域大于突出部分23与布线板57之间的接触区域，并且从抑制树脂泄漏和抑制对布线板的损坏二者的角度而言，这是优选的。
此外，由于突出部分23设置在远离空腔50的位置处，所以抑制突出部分23损坏布线板57的功能互连(具体将在稍后描述)。
另外，突出部分23可以布置成使得其中平坦部分60接触布线板57的区域存在于其中突出部分23接触布线板57的区域的内侧和外侧二者上。具体而言，优选地，平坦部分60形成为使得平坦部分60包括处于同一平面中的突出部分23内侧上的部分和突出部分23外侧上的部分。因而，可以抑制在平坦部分60中的突出部分23内侧上的部分和平坦部分60中的突出部分23外侧上的部分上的压力的变化。
如图2或图3所示，上模具51形成有浇口59和通气孔58，该浇口59为在空腔50中填充树脂时的入口，该通气孔58为在填充树脂时释放空腔50中的空气的出口。注意，图2是所谓的顶浇口上模具51，其中在上部上形成浇口59。在本示例中，在形成空腔50(图1)的凹入部分53的四个拐角处形成四个通气孔58，使得通气孔58彼此相通。此外，图3是所谓的侧浇口上模具51，其中在侧部上形成浇口59。在本示例中，浇口59与凹入部分53的四个拐角之一相通，并且三个通气孔58与其余三个拐角相通。在上模具51中，侧浇口型的浇口59和通气孔58被构造为形成在平坦部分60上的凹槽。形成浇口59的凹槽比形成通气孔58的凹槽深。而且，形成浇口59的凹槽的宽度可以形成为比在平坦部分60中形成通气孔58的凹槽的宽度更宽。在本实施例中，突出部分23在形通气孔58的位置处间断。如上所述，没有突出部分23存在于其中形成通气孔58的位置的至少一部分处，从而可以可靠地释放填充树脂时压入的空气。注意，在顶浇口型的情况中，当在平面中看时浇口59可以不必布置在凹入部分53的中心。类似地，在侧浇口型的情况下，浇口59可以不必布置在凹入部分53的拐角上。
将参照图4A至图4D描述根据本实施例的半导体器件。图4A是根据本实施例的半导体器件的平面图。图4B是半导体器件的截面图。图4C是图4A的部分A的示意放大图。图4D是沿着图4C的线X-X的截面图。注意，图4C图示了通过稍后描述的密封树脂80的互连71a和阻焊剂72。
根据本实施例的半导体器件包括布线板57、半导体芯片(半导体器件)56、密封树脂80、焊料球(外部端子)68和凹痕69。布线板57包括第一表面(顶表面)和作为第一表面相反侧上的表面的第二表面(背表面)。当在平面上看时布线板57的轮廓包括第一边缘。更具体而言，布线板57为四边形。当在平面上看时布线板57的轮廓包括四个边缘。注意，第一边缘和相邻边缘之间的交汇点(四边形的拐角)处的形状不一定是直角交汇的形状。该形状可以包括凹口。第一表面包括第一区域(密封树脂形成区域64)和围绕第一区域的第二区域(***区域73)。半导体芯片56安装在密封树脂形成区域64上。密封树脂80不形成在***区域73上，而形成在密封树脂形成区域64上，并且密封半导体芯片56。焊料球68形成在布线板57的背表面上。凹痕69形成在***区域73中远离密封树脂形成区域64的位置处，并且沿着布线板57的第一边缘延伸。在下面将详细描述该构造。
根据本实施例的半导体器件包括布线板57、半导体芯片56和密封树脂80，该布线板57在顶表面上包括密封树脂形成区域64和围绕密封树脂形成区域64的***区域73，该半导体芯片56安装在布线板57的密封树脂形成区域64上，该密封树脂80形成在布线板57的密封树脂形成区域64上以覆盖半导体芯片56。凹痕69沿着布线板57的外边缘形成在***73的表面上。凹痕69是通过转移在对密封树脂80密封时使用的树脂密封模具的突出部分23而形成的；突出部分23形成在树脂密封模具的表面上，并且该表面接触布线板57。
在该实施例中，密封树脂形成区域64为具有斜切拐角的四边形。四边形的四边与矩形布线板57的边缘几乎平行地形成，并且拐角(斜切拐角)布置在面对布线板的拐角的位置处。换言之，密封树脂形成区域64具有交替地具有长边和短边的八边形，包括彼此面对的两对长边和彼此面对的两对短边。彼此面对的长边彼此平行延伸，并且彼此面对的短边彼此平行延伸。该长边与布线板57的四个边缘平行延伸，并且该短边面对布线板57的拐角。
密封树脂形成区域64的八边形的第一长边和布线板57的第一边缘当在平面中看时相对于密封树脂形成区域64位于同一侧上，并且彼此平行。凹痕69和第一长边彼此平行延伸。第一长边和凹痕69之间的距离长于布线板57的第一边缘与凹痕69之间的距离。在布线板57上，在对应于密封树脂形成区域64的短边的区域的至少一部分中存在其中不形成凹痕69的区域。
密封树脂形成区域64由上模具51的凹入部分53限定。更具体而言，密封树脂形成区域64由凹入部分53的侧表面与平坦部分60交汇的线来限定。密封树脂形成区域64是当形成密封树脂80时在布线板57的顶表面上的面对上模具51的凹入部分53的区域。***区域73是其中上模具51的突出部分23和平坦部分60接触布线板57的顶表面的区域。密封树脂80的截面为梯形，并且梯形的下底部对应于密封树脂形成区域64。密封树脂80不形成在***区域73上。
例如，布线板57包括基础衬底70、互连71a、多个通孔63和阻焊剂(第一绝缘膜)72，基础衬底70包括如玻璃环氧树脂板的绝缘材料，互连71a包括形成在基础衬底70的顶表面上(在其上形成有密封树脂80的表面上)的导体，多个通孔63中包括穿透基础衬底70的通孔和形成在该通孔的内壁上的导体，阻焊剂72形成在基础衬底70和互连(第一互连)71a上。凹痕69形成在布线板57的顶表面上的阻焊剂72上。凹痕69的深度比互连71a上的阻焊剂72的厚度浅。
互连(第二互连)71b形成在基础衬底70的下表面上。互连71a和互连71b通过通孔63而彼此电耦接。阻焊剂(第二绝缘膜)72也形成在基础衬底70的下表面上，以便覆盖互连71b。在该实施例中，形成互连71a和71b以及通孔63的导体为Cu(铜)或具有Cu作为主要组分的合金。
阻焊剂72的一部分在布线板57的顶表面上开口(去除)，并且露出互连71a的一部分，从而形成线迹(stitch)(第一电极端子)62。在稍后描述的接合键合线61时优良的金属膜(未示出)形成在线迹62的表面上。金属膜由通过电镀形成在互连71a上的Ni(镍)镀层和在Ni镀层上形成的Au(金)镀层形成。
布线板57形成有通孔63。通孔63通过互连71a(稍后描述的功能互连66)耦接到对应的线迹62。键合线61的一端键合到线迹62，并且键合线61的另一端键合到半导体芯片56的顶表面上的电极焊盘(未示出)。键合线61为具有Au或Cu作为主要组分的金属细线。
阻焊剂72的一部分也在布线板57的下表面上开口(去除)，并且露出互连71b的一部分，从而形成球连接盘(land)。焊料球(外部端子)68形成在该球连接盘上。焊料球68用于将半导体器件耦接到另一电子器件。在形成键合指状物的金属膜时形成的由Ni电镀层形成的阻挡金属可以设置在球连接盘和焊料球68之间的接合界面上。换言之，半导体芯片56的电极焊盘通过键合线61、互连71a、通孔63和互连71b电耦接到焊料球68。
当在平面中看时位于最外***部分上的焊料球68位于凹痕69的内侧上的密封树脂形成区域64上。换言之，焊料球68不形成在凹痕69与布线板57的第一边缘之间。
而且，布线板57包括通孔63。例如，通孔63的一些通孔位于密封树脂形成区域64中(在图4C的下侧上的通孔63)，并且一些通孔位于***区域73中(在图4C的上侧上的通孔63)。通孔63包括第一通孔，当在平面中看时该第一通孔位于密封树脂形成区域64与凹痕69之间的***区域73的部分上。
布线板57包括在密封树脂形成区域64中的线迹62。互连71a从线迹62延伸到第一通孔。布线板57进一步包括在***区域73中从第一通孔到达布线板57的第一边缘的镀覆导线65。
接下来，将描述互连71a和突出部分23的更具体布置的示例。
如图4C所示，互连71a包括将线迹62耦接到通孔63的功能互连(第一互连)66和从通孔63延伸到布线板57的外边缘(当从顶表面看时布线板57的边缘)的镀覆导线(第二互连)65。功能互连66为操作半导体器件所必需的互连，形成将作为外部端子的焊料球68电耦接到半导体芯片56的电极焊盘(未示出)的路径的一部分。镀覆导线65是用于在通过电镀在线迹62上形成上述金属膜时馈给镀覆功率的互连。镀覆导线65是在镀覆之后不必要的互连。
在本实施例中，半导体器件包括不与凹痕69交汇的功能互连66和与凹痕69交汇的镀覆导线65。将比在接触平坦部分60的区域中的压力大的压力施加到凹痕69；该区域为通过接触上模具51的突出部分23而变形的区域。在损坏时不引起操作半导体器件中的问题的镀覆导线65布置在该区域中，并且功能互连66仅布置在镀覆导线65的内侧上的区域中。因此，可以在有效地使用布线板57上的区域的同时获得高度可靠的半导体器件。
这里，在使用不具有突出部分23的密封模具(半导体器件模具)的情况下，可能损坏半导体器件中的接触模具的整个区域中的互连。特别是，在***区域73与密封树脂形成区域64之间的边界中，可能造成大的损坏，因为在该边界中，模具的凹入部分的边缘接触布线板57。当穿过边界的功能互连损坏时，半导体器件不操作。互连和凹痕69如上所述布置，从而可以将衬边(burr)的抑制与半导体器件的可靠性相结合。
这里，由凹痕69围绕的区域称为有效布线区域。由于有效布线区域接触平坦部分60而不是突出部分23，所以有效布线区域是具有损坏互连的较小可能性的区域。因此，当将有效布线区域形成得更宽时(当使形成凹痕69的区域更靠近布线板57的外边缘时)，可以在更小的设计约束下实现更高的可靠性。
通过将突出部分23压靠形成为几乎平坦形状的阻焊剂72而转移和形成凹痕69。在形成凹痕69时，取决于突出部分23的高度，在阻焊剂72上形成细裂纹，并且可能露出导体的一部分。当露出导体时，在相邻导体之间可能增加电短路的可能性。因而，优选地，将突出部分23压靠阻焊剂72至不露出导体的程度。
图5A是用于描述根据本实施例的半导体器件的操作和效果的示意平面图。图5B是沿着图5A的线Y-Y的截面图。浇口图案形成在布线板57的四个拐角中的在图中左上部的拐角上。由于阻焊剂不形成在浇口图案上并且露出金属膜，所以凹痕69基本上不形成在拐角上，而是可以形成局部接触标记。通气孔形成在其余三个拐角上。由于阻焊剂形成在通气孔上，所以可以在通气孔上形成凹痕69。然而，在该实施例中，不形成凹痕69以确保密封时的空气的释放。
所有通孔63不是必须包括在***区域73中的镀覆导线65。例如，镀覆导线65可以形成在布线板的下表面(未示出)上，或者镀覆导线65可以从通孔内侧上的靠近线迹的区域分支，也就是，镀覆导线65可以从功能互连(未示出)分支。
而且，布线板57的导体层的数目不限于两层。布线板57可以具有三个导体层或更多。在该情况下，最靠近布线板上的芯片的导体层是包括第一互连的层。
从凹痕69到布线板端74的距离为100μm或更大，优选地为300μm或更大。由于一般加热密封模具，所以布置的布线板57也由于热而变形。在本实施例中，当突出部分23位于在布线板57上偏移的位置处时(特别地，在稍后描述的处理后的衬底上的缝隙的位置处)，难以抑制细衬边75的形成(图6B)。然而，确保该距离，从而即使布线板57包括缝隙，突出部分23也可以可靠地接触布线板57。
上模具51的平坦部分60设置有突出部分23，该突出部分23在布线板57侧上在远离空腔50的位置处突出，从而突出部分23以围绕空腔50的环形形状延伸。
备选地，更优选而言，突出部分23布置在如下位置处：在位置处，突出部分23接触在布线板57上的最外***部分上的通孔63的外侧上的部分(图4C中的通孔63a)。而且利用该构造，抑制了突出部分23损坏有效布线区域中的功能互连66。这里，原则上，功能互连66并不布置在最外***部分上的通孔63a的外侧上。然而，从设计约束而言，多个功能互连66中的一些功能互连局部地在最外***部分上的通孔63a的外侧上布线，如图5A中的功能互连66a。
备选地，优选而言，突出部分23布置在离开形成空腔50的凹入部分53达0.5mm或更多的位置处。换言之，优选地，突出部分23布置在图4C所示密封树脂区域64的外侧上0.5mm或更多的位置处。而且利用该构造，抑制了突出部分23损坏功能布线区域中的功能互连66。
接下来，将描述从平坦部分60突出的突出部分23的量。
平坦部分60有时是镜面打磨的或者丝光打磨的。在平坦部分60是镜面打磨的情况下，平坦部分60的表面粗糙度(不规则度的十点高度Rz)例如约为1μm。优选地，在该情况下突出的突出部分23的量为1μm或更大。而且，在平坦部分60是丝光打磨的情况下，平坦部分60的表面粗糙度例如约为5μm至10μm。优选地，突出的突出部分23的量为5μm或更大。同样在这些情况下，可以辨别突出部分23，因为突出部分23延伸(突出部分23连续地形成)。突出部分23可以以足够的力至少在其中形成突出部分23的区域中压靠布线板57，并且可以抑制通过突出部分23与布线板57之间的间隙的树脂泄漏。
优选地，从平坦部分60突出的突出部分23的量小于待密封的布线板上的互连上的阻焊剂的厚度。因而，防止互连从阻焊剂露出。而且，优选地，突出的突出部分23的量为30μm或更小。因而，可以抑制布线板57的变形或断裂等。
注意，图5A通过虚线图示了作为面对上模具51的浇口59的区域的浇口面对区域83和作为面对上模具51的通气孔58的区域的通气孔面对区域84。
图6A和图6B是用于描述根据示例性修改的半导体器件的示图。图6A是平面图，而图6B是沿着图6A的线Z-Z的截面图。与其它实施例的不同点仅在于，形成细衬边75；细衬边75延伸到其中突出部分23接触布线板57的区域。树脂细衬边75形成在凹痕69与密封树脂形成区域64之间的***区域73上，并且细衬边75不形成在凹痕69的外侧上的布线板57的第一边缘侧上的***区域73上。使得跨平坦部分60和布线板57的接触压力更小，从而可以获得根据本实施例的半导体器件。细衬边75是由于泄漏密封树脂80而形成的。然而，在密封树脂80中包含的包括氧化硅(硅)等的填料在细衬边75中的密度(例如，给定截面中观测的每单位面积的填料面积比)小于密封树脂形成区域64上的密封树脂80的密度。这是因为填料难以进入平坦部分60与布线板57之间的间隙。备选地，在细衬边75中的平均填料直径小于在密封树脂形成区域64上的密封树脂80中的平均填料直径。
细衬边75的一部分到达突出部分接触线76，突出部分接触线76是当在平面中看时突出部分23接触布线板57所处的线(对应于凹痕69)。在该区域中，细衬边75包括与布线板57的边缘平行的线性部分。
在本实施例中，可以可靠地抑制细衬边75在突出部分接触线76的外侧上延伸，同时允许细衬边75在布线板57的***区域73上较宽地形成。由于可以使得施加到突出部分23的区域的压力小于在其它实施例中的压力，所以即使在导体上的阻焊剂72的厚度低于例如20μm的情况下也可以可靠地抑制损坏布线板57。
在本实施例中，可以不形成凹痕69。即使压力不能形成凹痕69(压力可能被阻焊剂72的弹性变形吸收)，压力也集中在突出部分接触线76上，从而可以可靠地抑制细衬边75在凹痕69的外侧上延伸。注意，在其中细衬边75太厚的情况下，细衬边75呈现接近密封树脂80的颜色的颜色色调，并且固态外观也改变。因此，细衬边75的厚度优选为10μm或更小，更优选为5μm或更小。
接下来，将描述根据本实施例的半导体器件的制造方法。该制造方法包括以下步骤：制备布线板57；在布线板57的密封树脂形成区域64上安装半导体芯片56；夹紧其上安装有半导体芯片56的布线板57；以及利用密封树脂80密封半导体芯片56。布线板57包括顶表面和背表面，顶表面包括密封树脂形成区域64和围绕密封树脂形成区域64的***区域73，背表面是在顶表面的相反侧上的表面。当在平面中看时，布线板57的轮廓包括第一边缘。在夹紧布线板57的步骤中，布线板57夹在下模具(第一模具)52与上模具(第二模具)51之间，上模具51布置为面对下模具52以用于夹紧布线板57。下模具51包括接触***区域73的平坦部分60、形成在面对密封树脂形成区域64的位置处的凹入部分53和形成在平坦部分60中的远离凹入部分53的位置处的突出部分23。突出部分23在下模具52侧上突出并且沿着布线板57的第一边缘延伸。夹紧布线板57的步骤包括：在下模具52上方布置布线板57从而背表面接触下模具52的步骤，和通过将布线板57夹在下模具52和上模具51之间并且使平坦部分60和突出部分23与***区域73接触来夹紧布线板57的步骤。在利用密封树脂80密封半导体芯片56的步骤中，在凹入部分53中填充树脂，并且在密封树脂形成区域64上形成与凹入部分53对应形状的密封树脂80。以下将详细描述该方法。
首先，制备图7所示的处理衬底。处理衬底由多个产品区域77和框架部分78形成，多个产品区域77稍后将成为各个半导体器件的布线板57，框架部分78围绕产品区域77并且将产品区域77彼此耦接。在拐角浇口的情况中，从对应于空腔的位置，向框架部分78将作为每个产品区域77的浇口的浇口图案79形成在处理衬底的顶表面(芯片安装表面)上。
随后，在布线板57上安装半导体芯片56。随后，将半导体芯片56的顶表面上的电极焊盘(未示出)通过键合导线61导线键合到布线板57上的线迹62。更具体而言，将功能互连66的末端耦接到的线迹62导线键合到半导体芯片56上的电极焊盘。
随后，以使得布线板57在下侧上的方式，将如此获得的结构体放置在下模具52的空腔块54上。将上模具51的平坦部分60压靠布线板57的顶表面，并且夹紧布线板57(在图1的状态下)。由于处理衬底具有多个布线板57(产品区域)，所以上模具包括与布线板57对应的多个单独空腔。
随后，通过浇口59在空腔50中填充密封树脂(图2和图3)，然后使树脂固化，并且形成密封树脂80(参见图5)。而且，使上模具51与下模具52分开，并且在上模具51和下模具52之间取出在顶表面上形成有密封树脂80的处理衬底。
随后，在布线板57的背表面上的电极上形成焊料球68。即，在利用密封树脂80密封半导体芯片56的步骤之后，在布线板57的背表面上形成多个焊料球68。这里，当在平面中看时位于最外***部分上的焊料球68形成在如下部分上，该部分比其中在夹紧时突出部分23接触布线板57的部分更靠近密封树脂形成区域64。
随后，在布线板57之间切割处理衬底，并且将处理衬底分离成裸片，从而获得各个半导体器件。在分离裸片的步骤中，可以通过刀划片(blade dicing)将布线板57切割并分离成裸片。备选地，可以是这样的构造：其中制备如下的处理衬底，在支撑区域留在布线板57的拐角上时，该处理衬底沿着布线板57的边缘预先形成有缝隙，并且在形成焊料球68之后使用模具等切割支撑区域用于分离裸片。如上所述，处理衬底包括产品区域77。在布线板57的背表面上形成焊料球68之后，将处理衬底分离成用于各个产品区域77的裸片。如上所述，可以获得根据本实施例的半导体器件。
这里，根据本实施例的制造方法制造的半导体器件包括以下特征。即，由于在使用上模具51和下模具52夹紧布线板57时突出部分23压靠布线板57的顶表面，所以由于按压突出部分23造成凹痕69形成在布线板57的顶表面上。注意，优选地，焊料球68仅形成在凹痕69的内侧上。
注意，根据本实施例的制造方法并不旨在于抑制在其中突出部分23接触布线板57的部分的内侧上的布线板57的表面上的树脂泄漏(在密封树脂80侧上)。因此，在其中突出部分23接触布线板57的部分的内侧上，树脂泄漏到布线板57与平坦部分60之间的间隙中，结果，树脂薄膜(细衬边75)有时形成在布线板57的表面上。然而，抑制细衬边75形成在其中突出部分23接触布线板57的表面的部分的外侧上。换言之，细衬边75可以存在于形成凹痕69的位置处的边界的内侧上，但抑制了细衬边75形成在外侧上。这样的构造是可能的，其中在利用密封树脂80密封半导体芯片56的步骤中，树脂细衬边75形成在突出部分23与密封树脂形成区域64之间的***区域73上，并且细衬边75不形成在布线板57的第一边缘与突出部分23之间的***区域73上。
根据本实施例的半导体器件包括布线板57、安装在布线板57上的半导体芯片56和设置在布线板57上使得覆盖半导体芯片56的密封树脂80。布线板57形成有凹痕69，凹痕69以围绕密封树脂80的环形形状延伸；凹痕69形成在远离密封树脂80的位置处。凹痕69满足第一条件至第三条件中的至少一个条件。
1)凹痕69形成在布线板57上的功能布线区域的外侧上。
2)凹痕69形成在布线板57上的最外***部分上的通孔63(63a)的外侧上。
3)细衬边75存在于凹痕69的内侧上的布线板57的密封树脂80侧上，并且细衬边75不存在于凹痕69的外侧上的布线板57上。
根据如上所述的第一实施例，上模具51的平坦部分60设置有突出部分23，突出部分23在布线板57侧上突出，从而突出部分23以围绕空腔50的环形形状延伸。因此，由于在夹紧时突出部分23压靠布线板57的表面，所以抑制树脂泄漏到其中突出部分23接触布线板57的部分以外的外侧。除此之外，由于突出部分23设置在远离空腔50的位置处，所以抑制了突出部分23损坏布线板57的功能布线区域。简言之，在形成密封树脂80时可以将树脂泄漏的抑制与对布线板57的功能布线区域的损坏的抑制相结合。注意，由于功能互连66并不存在于功能布线区域之外，所以即使在布线板57上形成裂纹，也不必考虑由于电导线的断开造成的故障电气特性。注意，由于突出部分23设置在上模具51的平坦部分60上，所以除了相对地移动上模具51和下模具52的移动机制之外，不必提供任何移动机制来移动突出部分23。
这里，当将突出部分23布置为与密封树脂形成区域64相邻时，突出部分23至少在突出部分23的空腔50侧上接触布线板57，并且没有组件按压布线板57，从而压力集中在突出部分23的区域上，并且互连往往被损坏。在本实施例中，接触布线板57的平坦部分60设置在空腔50与突出部分23之间，从而可以解决这个问题。而且，由于压力集中的区域可以布置在布线板57的***部分上，所以可以得到其中功能互连66不可能损坏的这种半导体器件。密封树脂不形成于空腔50与突出部分23之间的其中平坦部分60接触布线板57的区域中。换言之，可以获得将树脂泄漏的抑制与对衬底的损坏的抑制相结合的半导体器件，因为该半导体器件包括依次形成的密封树脂形成区域64(空腔50)、没有密封树脂的区域(平坦部分60)和凹痕69。
而且，布线板57包括形成有通孔63的基础衬底70、形成在基础衬底70上和顶表面侧上的互连71a以及形成在互连71a上的阻焊剂72。凹痕69形成在阻焊剂72上。通孔63包括第一通孔，该第一通孔当在平面中看时位于***区域73中且在凹痕69的内侧上的密封树脂形成区域64侧上。因而，通孔63可以布置在功能布线区域中，并且可以使得布线板57的设计约束更少，以及可以提高半导体器件的可靠性。
此外，由于凹痕69的深度比互连71a上方的阻焊剂72的厚度浅，所以可以获得如下结构的半导体器件，在该结构中对互连71a的损坏得以抑制。
此外，布线板57包括在密封树脂形成区域64中的线迹62。互连71b从线迹62延伸到第一通孔。布线板57进一步包括镀覆导线65，镀覆导线65在***区域73中从第一通孔到达布线板57的第一边缘。换言之，互连71a(功能互连)在布线板57上的其中突出部分23接触布线板57的区域的内侧上延伸，并且镀覆导线65布置为跨越布线板57上的其中突出部分23接触布线板57的区域；当镀覆导线65损坏时镀覆导线65并不直接影响半导体器件的操作。因而，可以使得布线板57的设计约束更少，以及可以提供半导体器件的可靠性。
而且，当在平面中看时密封树脂形成区域64为交替地具有长边和短边的八边形，其中八边形的第一长边和布线板57的第一边缘位于相对于密封树脂形成区域64的同一侧上并且彼此平行。凹痕69和第一长边彼此平行延伸。换言之，凹痕69沿着布线板57的外边缘直线延伸。因而，可以将其中形成凹痕69的区域限制为在布线板57的最外***部分上的窄区域，凹痕69可以形成在其中与第一边缘的距离恒定的区域中，并且可以抑制凹痕69到达通孔63。此外，由于从密封树脂形成区域64的长边到布线板57的外边缘的距离比从密封树脂形成区域64的短边到布线板57的端部的距离短，所以即使在形成相同长度的细衬边75的情况下细衬边75也往往到达布线板57的端部。当细衬边75达到端部时，在制造工艺步骤中更可能掉落(fall)衬边。此外，在形成有缝隙的布线板57上，当细衬边75到达下模具52时，有可能细衬边75形成在布线板57的背表面上，或者下模具52的功能被削弱。在本实施例中，这些问题可以得以抑制。而且，凹痕69与第一边缘平行延伸，所以还存在如下优点：可以确保更宽的功能布线区域，以及可以倾向于在多个产品之间共用同一模具。
此外，密封树脂形成区域64的第一长边与凹痕69之间的距离比布线板57的第一边缘与凹痕69之间的距离长。因而，由于凹痕69形成为接近布线板57的第一边缘(外边缘)，所以可以降低损坏功能互连66的可能性，并且可以确保宽的功能布线区域。
此外，在布线板57上，没有形成凹痕69的区域存在于与密封树脂形成区域64的短边对应的区域的至少一部分中。因而，即使在密封树脂形成区域64的短边上形成浇口59、通气孔58等，也可以确保树脂空气的流动性。
而且，半导体器件包括焊料球68。当在平面中看时位于最外***部分上的焊料球68位于凹痕69的内侧上的密封树脂形成区域64侧上。因而，由于凹痕69形成为接近布线板57的第一边缘(外边缘)，所以可以降低损坏功能互连66的可能性，并且可以确保宽的功能布线区域。
注意，优选地，突出部分23的长度是突出部分23的宽度(厚度)的十倍或更多。因而，可以确保功能布线区域尽可能宽，并且可以获得将压力集中在突出部分23上的效果。当突出部分23太厚时，无法获得集中应力的效果。此外，优选地，突出部分23的长度比密封树脂形成区域64的长边的长度长。
第二实施例
图8是根据第二实施例的半导体器件模具的第二模具(例如，上模具51)的截面图。
在第一实施例中，描述了其中将包括突出部分23的整个上模具51与金属一体地形成的示例。
相反，在第二实施例中，如图8所示，突出部分23包括具有比上模具51的弹性模量小的弹性模量的材料并且安装在平坦部分60上。注意，在本实施例的情况下，突出部分23不必远离空腔50，并且突出部分23可以布置在邻近空腔50的位置处。
突出部分23由例如0形环形成，并且装配到安装凹入部分81中并且固定到安装凹入部分81，安装凹入部分81形成在上模具51的平坦部分60的下表面上。注意，这样的构造是可以的，其中例如突出部分23在平坦部分60侧上形成为平坦，(例如突出部分23的截面形成为半圆形)，并且键合到平坦部分60。
这里，在形成布线板57的材料中具有最低弹性模量的材料为阻焊剂72。由于阻焊剂72的弹性模量在25℃的温度下为2GPa至5GPa，优选地，突出部分23包括具有比阻焊剂72的弹性模量小的弹性模量的裁量。更具体而言，优选地，突出部分23的弹性模量为1GPa或更小。而且，突出部分23具有通过在填充树脂时的加热不会熔融突出部分23的这种程度的抗热特性。更具体而言，突出部分23例如可以包括聚酰亚胺、硅酮橡胶或氟橡胶。
此外，优选地，突出部分23可附接到安装凹入部分81/可从安装凹入部分81拆卸。因而，可以根据待安装的半导体器件的类型等安装不同突出量的突出部分23。注意，为了在安装凹入部分81上安装相同形状的不同突出量的突出部分23，指定例如这样的构造，其中安装有截面为圆形的具有相对小的突出量的突出部分23和截面为长圆形的具有相对大的突出量的突出部分23。
根据如上所述的第二实施例，可以获得与第一实施例的效果类似的效果。注意，在本实施例的情况下，在夹紧时，突出部分23变形以吸收布线板57的表面上的微小的突出和凹陷，而不是使布线板57变形，从而可以抑制布线板57的树脂泄漏和断裂等。而且，在本实施例的情况下，突出部分23不必远离空腔50，并且突出部分23可以布置在功能布线区域中，从而与第一实施例相比，可以增加布线板57的功能布线区域。
第三实施例
图9A是根据第三实施例的半导体器件模具的第二模具(例如，上模具51)的截面图，图9B是图9A中的部分A的放大图。
在第二实施例中，描述了其中仅突出部分23是与上模具51分开的部件的示例。在第三实施例中，突出部分23通过安装基础部件90安装在上模具51上。这里，优选地，安装基础部件90可附接至上模具51/可从上模具51拆卸。
安装基础部件90的截面例如为矩形，并且例如平面形式为矩形框架。安装基础部件90安装在形成于上模具51上的凹入部分82上。
安装基础部件90的下表面可以位于平坦部分60之上(例如，在图9A中的示例)或者可以在平坦部分60之下。然而，在任何情况下，突出部分23在平坦部分60之下突出。突出部分23从平坦部分60突出的量可以通过在凹入部分82与安装基础部件90之间布置具有适当厚度的垫片(间隔物)来调整。
如图9B所示，在上模具51中，围绕突出部分23的部分可以比突出部分23低一个台阶，而在夹紧时该部分接触布线板57。
将安装基础部件90安装到上模具51的方法并不特别地受到限制。例如，安装基础部件90使用诸如螺栓的固定部件或者通过按压装配来固定到上模具51。
根据如上所述的第三实施例中，可以得到与第二实施例的效果类似的效果。而且，选择安装基础部件90以调整突出部分23突出的量。
在实施例中，描述了其中突出部分23具有圆形截面(该部分突出的形状具有半圆形截面)的示例。然而，突出部分23的截面形状可以为诸如椭圆形、长圆形、梯形、三角形和四边形的多边形。
此外，在实施例中，描述了其中突出部分23在除了形成通气孔58的位置之外的部分上布置成连续环形的示例。然而，突出部分23并不一定连续地布置在除了形成通气孔58的位置之外的部分上。例如，突出部分23可以包括在延伸方向上的间断空白。
此外，在实施例中，描述了其中突出部分23布置成单个环形的示例。突出部分23可以布置成使得以多个环形形状围绕空腔50。
而且，在第二实施例和第三实施例中，描述了其中整个突出部分23由具有比上模具51的弹性模量小的弹性模量的材料形成的示例。然而，这样的构造是可能的，其中类似于第一实施例，在形成为上模具51的一部分的突出部分23的前层上施加比上模具51的弹性模量小的弹性模量的材料，所以使得突出部分23(的前层)的弹性模量小于上模具51的弹性模量。
此外，在实施例中，描述了其中上模具51形成有凹入部分53和平坦部分60并且平坦部分60设置有突出部分23的示例。然而，上模具51的构造和下模具52的构造可以彼此反转。即，上模具51可以为第一模具，下模具52可以为第二模具。此外，在实施例中，示出了导线耦接的示例。所谓的倒装耦接是可能的，其中通过焊料将形成在半导体芯片的表面上的凸块耦接到布线板。
注意，实施例公开了以下方面。
附加注解1
半导体器件模具包括：第一模具，在夹紧时接触其上安装有半导体芯片的布线板的背表面；和面对第一模具的第二模具。第二模具包括：凹入部分，在夹紧时形成围绕半导体芯片的空腔；以及平坦部分，在夹紧时接触围绕空腔的部分上的布线板57的表面。平坦部分设置有在远离空腔的位置处在布线板侧上突出的突出部分，使得突出部分以围绕空腔的部分的环形形状延伸。
附加注解2
根据附加注解1的半导体器件模具，其中突出部分布置在突出部分接触布线板上方的功能布线区域的外侧上的部分的位置处。
附加注解3
根据附加注解1或2的半导体器件模具，其中突出部分布置在突出部分接触布线板上方的最外***部分上的通孔的外侧上的部分的位置处。
附加注解4
根据附加注解1至3中的任意一个的半导体器件模具，其中突出部分布置在远离凹入部分0.5mm或更多的位置处。
附加注解5
根据附加注解1至4中的任意一个的半导体器件模具，其中突出部分与第一模具一体地形成。
附加注解6
根据附加注解1至5中的任意一个的半导体器件模具，其中突出部分由具有比第一模具的弹性模量小的弹性模量的材料形成，并且突出部分安装在平坦部分上。
附加注解7
半导体器件模具包括：第一模具，在夹紧时接触其上安装有半导体芯片的布线板的后表面；以及面对第一模具的第二模具。第二模具包括：凹入部分，在夹紧时形成围绕半导体芯片的空腔；以及平坦部分，在夹紧时接触围绕空腔的部分上的布线板的表面。平坦部分安装有突出部分，该突出部分由具有比第一模具的弹性模量小的弹性模量的材料形成，该突出部分在布线板侧上突出使得突出部分以围绕空腔的部分的环形形状延伸。
附加注解8
根据附加注解6或7的半导体器件模具，其中突出部分可附接至平坦部分/可从平坦部分拆卸。
附加注解9
根据附加注解6至8中的任意一个的半导体器件模具，其中突出部分的弹性模量为1GPa或更少。
附加注解10
根据附加注解1至9中的任意一个的半导体器件模具，其中平坦部分是镜面打磨的，并且突出部分突出的量为1μm或更大。
附加注解11
根据附加注解1至9中的任意一个的半导体器件模具，其中平坦部分是丝光打磨的，并且突出部分突出的量为5μm或更大。
附加注解12
根据附加注解1至11中的任意一个的半导体器件模具，其中突出部分突出的量为30μm或更大。
附加注解13
根据附加注解1至12中的任意一个的半导体器件模具，其中突出部分布置成多个环形形状。

Claims (21)

1.一种用于制造半导体器件的方法，包括以下步骤：
制备布线板，所述布线板包括第一表面和第二表面，所述第一表面包括第一区域和围绕所述第一区域的第二区域，所述第二表面是在所述第一表面的相反侧上的表面，当在平面中看时所述布线板的轮廓包括第一边缘；
在所述第一区域上方安装半导体器件；
利用第一模具和布置为面对所述第一模具的第二模具来夹紧其上方安装有所述半导体器件的所述布线板；以及
利用密封树脂来密封所夹紧的所述布线板上方的半导体器件，
其中所述第二模具包括接触所述第二区域的平坦部分、形成在面对所述第一区域的位置处的凹入部分、以及形成在所述平坦部分上的远离所述凹入部分的位置处的突出部分，所述突出部分在所述第一模具侧上突出并且沿着所述第一边缘延伸；
其中夹紧所述布线板的步骤包括以下步骤：
在所述第一模具上方布置所述布线板，从而所述第二表面接触所述第一模具；以及
利用所述第一模具和所述第二模具夹住所述布线板以夹紧所述布线板，并且使所述平坦部分和所述突出部分与所述第二区域接触；以及
其中在利用所述密封树脂来密封所述半导体器件的步骤中，在所述凹入部分中填充所述树脂，并且在所述第一区域上方形成与所述凹入部分对应形状的所述密封树脂。
2.根据权利要求1所述的用于制造半导体器件的方法，其中所述布线板包括：
基础衬底，形成有多个通孔；
第一互连，形成在所述第一表面侧上的所述基础衬底上方；以及
第一绝缘膜，形成在所述第一互连上方；
其中所述通孔包括第一通孔，所述第一通孔位于所述第二区域中并且当在平面中看时位于所述突出部分的内侧上的所述第一区域侧上；以及
其中在夹紧时所述突出部分按压所述第一绝缘膜以在所述第一绝缘膜上形成凹痕。
3.根据权利要求2所述的用于制造半导体器件的方法，
其中从所述平坦部分突出的所述突出部分的长度短于所述第一互连上方的所述第一绝缘膜的厚度。
4.根据权利要求2所述的用于制造半导体器件的方法，
其中所述布线板包括在所述第一区域中的第一电极端子；
其中所述第一互连从所述第一电极端子延伸到所述第一通孔；以及
其中所述布线板还包括在所述第二区域中的第二互连，所述第二互连从所述第一通孔到达所述第一边缘。
5.根据权利要求1所述的用于制造半导体器件的方法，
其中所述第一区域为交替地具有长边和短边的八边形；
其中当在平面中看时，所述八边形的第一长边和所述布线板的第一边缘彼此平行地位于相对于所述凹入部分的相同侧上；以及
其中所述突出部分和所述第一长边彼此平行地延伸。
6.根据权利要求5所述的用于制造半导体器件的方法，
其中在所述第一长边和所述突出部分之间的距离长于在所述第一边缘和所述突出部分之间的距离。
7.根据权利要求5所述的用于制造半导体器件的方法，
其中在所述第二模具中，其中不形成所述突出部分的区域存在于面对所述第一区域的短边的区域的至少一部分中。
8.根据权利要求1所述的用于制造半导体器件的方法，
其中在利用所述密封树脂来密封所述半导体器件的步骤之后，在所述第二表面上形成多个外部端子。
9.根据权利要求8所述的用于制造半导体器件的方法，
其中当在平面中看时，位于最外***部分上的所述外部端子形成在其中在夹紧时所述突出部分接触所述布线板的部分的内侧上的所述第一区域中。
10.根据权利要求8所述的用于制造半导体器件的方法，
其中所述布线板包括多个产品区域；以及
其中在所述第二表面上形成多个外部端子的步骤之后，所述布线板各自分隔成产品区域。
11.根据权利要求1所述的用于制造半导体器件的方法，
其中在利用所述密封树脂来密封所述半导体器件的步骤中，在所述突出部分和所述第一区域之间的所述第二区域上方形成由所述树脂形成的细衬边，并且所述细衬边不形成在所述突出部分的第一边缘侧上的所述第二区域上方。
12.一种半导体器件，包括：
布线板，包括第一表面和第二表面，所述第一表面包括第一区域和围绕所述第一区域的第二区域，所述第二表面是在所述第一表面的相反侧上的表面，当在平面中看时所述布线板的轮廓包括第一边缘；
半导体器件，安装在所述第一区域上方；
密封树脂，形成在所述第一区域上方，不形成在所述第二区域上方，所述密封树脂密封所述半导体器件；
外部端子，形成在所述第二表面上；以及
凹痕，形成在所述第二区域中的远离所述第一区域的位置处，所述凹痕沿着所述第一边缘延伸。
13.根据权利要求12所述的半导体器件，
其中所述布线板包括：
基础衬底，形成有多个通孔；
第一互连，形成在所述第一表面侧上的所述基础衬底上方；以及
第一绝缘膜，形成在所述第一互连上方；
其中所述凹痕形成在所述第一绝缘膜上；以及
其中所述通孔包括第一通孔，所述第一通孔位于所述第二区域中并且当在平面中看时位于所述凹痕的内侧上的所述第一区域侧上。
14.根据权利要求13所述的半导体器件，
其中所述凹痕的深度浅于所述第一互连上方的所述第一绝缘膜的厚度。
15.根据权利要求13所述的半导体器件，
其中所述布线板包括在所述第一区域中的第一电极端子；
其中所述第一互连从所述第一电极端子延伸到所述第一通孔；以及
其中所述布线板还包括在所述第二区域中的第二互连，所述第二互连从所述第一通孔到达所述第一边缘。
16.根据权利要求12所述的半导体器件，
其中所述第一区域为交替地具有长边和短边的八边形；
其中当在平面中看时，所述八边形的第一长边和所述布线板的第一边缘彼此平行地位于相对于所述第一区域的相同侧上；以及
其中所述凹痕和所述第一长边彼此平行地延伸。
17.根据权利要求16所述的半导体器件，
其中所述第一长边和所述凹痕之间的距离长于所述第一边缘和所述凹痕之间的距离。
18.根据权利要求16所述的半导体器件，
其中不形成所述凹痕的区域存在于与所述第一区域的短边对应的区域的至少一部分中。
19.根据权利要求12所述的半导体器件，
其中当在平面中看时，位于最外***部分上的所述外部端子位于所述凹痕的内侧上的所述第一区域中。
20.根据权利要求12所述的半导体器件，
其中所述凹痕为通过转移在密封所述密封树脂时使用的树脂密封模具的突出部分而形成的凹痕，所述突出部分形成在接触所述布线板的表面上。
21.根据权利要求12所述的半导体器件，
其中在所述突出部分和所述第一区域之间的所述第二区域上方形成由所述树脂形成的细衬边，并且所述细衬边不形成在所述凹痕的第一边缘侧上的第二区域上方。
CN201310045094XA 2012-03-27 2013-01-30 用于制造半导体器件的方法和半导体器件 Pending CN103367173A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-071563 2012-03-27
JP2012071563A JP5878054B2 (ja) 2012-03-27 2012-03-27 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
CN103367173A true CN103367173A (zh) 2013-10-23

Family

ID=49233788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310045094XA Pending CN103367173A (zh) 2012-03-27 2013-01-30 用于制造半导体器件的方法和半导体器件

Country Status (4)

Country Link
US (2) US9087826B2 (zh)
JP (1) JP5878054B2 (zh)
CN (1) CN103367173A (zh)
TW (1) TW201401459A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5949667B2 (ja) 2013-06-03 2016-07-13 株式会社デンソー モールドパッケージおよびその製造方法
TWI564975B (zh) * 2014-04-09 2017-01-01 精材科技股份有限公司 晶片封裝體及其製造方法
JP2016063186A (ja) * 2014-09-22 2016-04-25 日本ケミコン株式会社 電子部品およびその製造方法
KR20180037238A (ko) * 2015-08-28 2018-04-11 히타치가세이가부시끼가이샤 반도체 장치 및 그 제조 방법
DE102018201028B3 (de) 2018-01-23 2019-06-06 Conti Temic Microelectronic Gmbh Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
JP7474213B2 (ja) * 2021-03-16 2024-04-24 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
JPH09266273A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 半導体パッケ−ジ装置及び半導体パッケ−ジ装置の製造方法
JPH1158404A (ja) * 1997-08-28 1999-03-02 Sony Corp 半導体装置製造用金型
JP2009128909A (ja) * 2007-11-20 2009-06-11 Semes Co Ltd 基板の製造装置及びその方法
CN102194763A (zh) * 2010-03-09 2011-09-21 住友金属矿山株式会社 半导体元件搭载用基板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5744084A (en) * 1995-07-24 1998-04-28 Lsi Logic Corporation Method of improving molding of an overmolded package body on a substrate
JP3061177B2 (ja) * 1997-11-25 2000-07-10 日本電気株式会社 樹脂封止型半導体装置およびその製造方法
JP3116913B2 (ja) 1998-07-31 2000-12-11 日本電気株式会社 半導体チップ樹脂封止用金型及びこれを用いた半導体チップ樹脂封止方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
TW476147B (en) * 2001-02-13 2002-02-11 Siliconware Precision Industries Co Ltd BGA semiconductor packaging with through ventilator heat dissipation structure
JP2005081695A (ja) * 2003-09-09 2005-03-31 Towa Corp 樹脂成形用金型
JP4094515B2 (ja) 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
JP2006313801A (ja) 2005-05-09 2006-11-16 Matsushita Electric Ind Co Ltd 配線基板およびモールド金型
JP2008066491A (ja) * 2006-09-07 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置用基板及びこれを用いた半導体装置
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8252615B2 (en) * 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
JP2009267227A (ja) * 2008-04-28 2009-11-12 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージとその製造方法
JP5697919B2 (ja) * 2010-07-29 2015-04-08 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
JPH09266273A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 半導体パッケ−ジ装置及び半導体パッケ−ジ装置の製造方法
JPH1158404A (ja) * 1997-08-28 1999-03-02 Sony Corp 半導体装置製造用金型
JP2009128909A (ja) * 2007-11-20 2009-06-11 Semes Co Ltd 基板の製造装置及びその方法
CN102194763A (zh) * 2010-03-09 2011-09-21 住友金属矿山株式会社 半导体元件搭载用基板及其制造方法

Also Published As

Publication number Publication date
US20130256851A1 (en) 2013-10-03
US20150235937A1 (en) 2015-08-20
JP2013206947A (ja) 2013-10-07
JP5878054B2 (ja) 2016-03-08
TW201401459A (zh) 2014-01-01
US9087826B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
CN103367173A (zh) 用于制造半导体器件的方法和半导体器件
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US8178955B2 (en) Semiconductor device
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
JP6586036B2 (ja) 半導体装置の製造方法
US9570381B2 (en) Semiconductor packages and related manufacturing methods
CN102208389A (zh) 半导体封装件、基板及其制造方法
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
KR20060042872A (ko) 반도체장치의 실장 방법
US11710689B2 (en) Semiconductor device package and method of manufacturing the same
CN109727945B (zh) 衬底结构及半导体封装元件的制造方法
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
TWI771712B (zh) 封裝基板及其製造方法
JP3660854B2 (ja) 半導体装置の製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
US9589843B2 (en) Method for manufacturing a semiconductor device
US10930604B2 (en) Ultra-thin multichip power devices
KR20080025001A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP4732138B2 (ja) 半導体装置及びその製造方法
KR20020073455A (ko) 반도체 장치의 제조 방법
KR101594492B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
US20210098358A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023