CN103325694A - 用于覆晶制程的点胶方法 - Google Patents

用于覆晶制程的点胶方法 Download PDF

Info

Publication number
CN103325694A
CN103325694A CN2012100764976A CN201210076497A CN103325694A CN 103325694 A CN103325694 A CN 103325694A CN 2012100764976 A CN2012100764976 A CN 2012100764976A CN 201210076497 A CN201210076497 A CN 201210076497A CN 103325694 A CN103325694 A CN 103325694A
Authority
CN
China
Prior art keywords
edge
groove
dispensing method
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100764976A
Other languages
English (en)
Other versions
CN103325694B (zh
Inventor
吕思豪
余建男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Primax Electronics Ltd
Original Assignee
Primax Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Primax Electronics Ltd filed Critical Primax Electronics Ltd
Priority to CN201210076497.6A priority Critical patent/CN103325694B/zh
Publication of CN103325694A publication Critical patent/CN103325694A/zh
Application granted granted Critical
Publication of CN103325694B publication Critical patent/CN103325694B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coating Apparatus (AREA)
  • Wire Bonding (AREA)

Abstract

本发明揭露一种用于覆晶制程的点胶方法，用以将一芯片结合至一基板。基板具有一第一表面与一第二表面且该第一表面具有一凹槽用以容置该芯片，本发明方法包括下列步骤：(a)形成胶体层于该凹槽的至少一该边缘；(b)置入该芯片于该凹槽中；以及(c)形成胶体层于该凹槽的其余边缘。本发明方法可减少覆晶制程当中的溢胶情况，同时可缩小基板的体积。

Description

用于覆晶制程的点胶方法
技术领域
本发明关于点胶方法，尤其是关于用于覆晶制程的点胶方法。
背景技术
覆晶技术(flip chip)封装方法，由于具有大幅提高芯片接脚密度，降低噪声干扰，提高散热能力等等效果，已大幅取代使用打线(wire bonding)技术的封装方法，而被广泛使用。
在覆晶封装制程中，当芯片，例如感光芯片，被置入一基板的凹槽内彼此键结之后，需要执行点胶程序，以便保护感光芯片上的金球黏着于基板上。在感光芯片与凹槽的各边缘之间具有容纳胶体的间隙。
现有的点胶程序是于芯片被附着于基板的步骤之后，再使用点胶设备在感光芯片与基板之间的间隙点上一层胶体。胶体藉由毛细流动(capillary flow)扩散至其它感光芯片与基板之间相接触的位置，包覆感光芯片与基板之间的金球，保护金球黏附并固定于基板上。
然而，由于感光芯片与基板凹槽之间的间隙十分微小，在点胶过程中时常因为无法精确控制胶体的量，而造成溢胶的情况，对感光芯片的感光部造成污染，或是污染与外界焊接点，致使覆晶制程的良率下降。此外，当点胶设备伸入间隙注胶时，若操作不慎，可能在注胶过程中触碰到芯片或基板，而对芯片或基板造成损坏。
再者，为了容纳胶体，芯片与基板之间的间隙需要一定的宽度，不利于元件尺寸的缩小。
因此有必要提供一种新的方法来改善现有技术的问题。
发明内容
本发明所要解决的主要技术问题在于，针对现有技术存在的上述不足，提供一种可缩小芯片封装体积的用于覆晶制程的点胶方法。
本发明所要解决的另一技术问题在于，针对现有技术存在的上述不足，提供一种减少溢胶情况的用于覆晶制程的点胶方法。
本发明所要解决的又一技术问题在于，针对现有技术存在的上述不足，提供一种降低点胶设备损坏感光芯片与基板的机率的用于覆晶制程的点胶方法。
本发明解决其技术问题所采用的技术方案是提供一种用于覆晶制程的点胶方法，用以将一芯片结合至一基板，其中该基板具有一第一表面与一第二表面，该第一表面具有一凹槽用以容置该芯片，且该凹槽具有四边缘，该点胶方法包括下列步骤：
(a)形成胶体层于该凹槽的至少一该边缘；
(b)置入该芯片于该凹槽中；以及
(c)形成胶体层于该凹槽的其余边缘。
较佳地，该凹槽的该四边缘包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该步骤(a)中的该至少一边缘包括该第一边缘与该第二边缘，该步骤(c)中的该其余边缘包括该第三边缘以及该第四边缘。
较佳地，该第二边缘位于该第一边缘的对面，该第三边缘位于该第四边缘的对面。
较佳地，该基板是由陶瓷制成。
较佳地，该基板为印刷电路板。
较佳地，该凹槽的该四边缘形成有该印刷电路板的多个电性接脚。
较佳地，该芯片为感光元件。
较佳地，该胶体的黏度为1000～40000mPas。
较佳地，该凹槽的底部包括穿过该第一表面及该第二表面的开孔，且该点胶方法于步骤(c)之后还包括：将一镜头固定于该基板的该第二表面上对应该开孔之处。
本发明用于覆晶制程的点胶方法，相较现有技术先覆晶再点胶的封装过程，预先在基板凹槽的边缘涂布胶体，由此在后续的封装过程当中，可减少或不需再进行于该边缘间隙注入胶体的程序，亦即减少点胶设备伸入间隙的步骤，藉此能够降低点胶设备损坏芯片与基板的机率，以及减少覆晶封装过程中因该胶体量使用不当而产生溢胶所产生的污染感光芯片的情况发生；此外，由于芯片被放置于基板凹槽之后需要进行点胶的边缘的数量减少，因此不需要后续点胶处理的边缘间隙的宽度可被缩小，从而缩小芯片封装体积。
附图说明
图1：是使用本发明方法的影像感测模块的一较佳实施例示意图。
图2：是图1中的影像感测模块于芯片被附着于基板之前于基板的二凹槽边缘预先点胶的示意图。
图3：是图1中的影像感测模块于芯片被附着于基板之后，于其余凹槽边缘点胶的示意图。
图4：是本发明方法的流程示意图。
具体实施方式
以下说明本发明用于覆晶制程的点胶方法的步骤。
请参照图1，其为使用本发明方法的影像感测模块的一较佳实施例示意图。
图1的影像感测模块100包含一基板1，一感光芯片4以及一镜头元件5。该感光芯片4可为电荷耦合元件(Charge Coupled Device，CCD)或互补性氧化金属半导体(Complementary Metal-Oxide Semiconductor，CMOS)。基板1为以陶瓷材料所制成的印刷电路板，但材质不以陶瓷材料为限。基板1具有一第一表面11与第二表面12，该第一表面11具有一凹槽111用以容置该感光芯片4。该凹槽111具有四个边缘，分别为边缘111A、边缘111B、边缘111C与边缘111D。在该边缘111A与该边缘111C上布有多个电性接脚P，该多个电性接脚P与该感光芯片4上相对应位置的凸块(bump)(图中未示出)连结。该多个电性接脚P依据所应用的芯片做不同的配置，并不限定配置于特定的凹槽边缘。该凹槽111具有一贯穿该第一表面11与该第二表面12的开孔3。该第二表面12可连接该镜头元件5。
请参照图2，其表示了使用本发明方法于凹槽111的二边缘预先涂胶的示意图。为简化说明，图2并未显示出镜头元件5。如图2所示，利用点胶设备先于该凹槽111的该边缘111B与该边缘111D均匀点上胶体E。较佳地，该胶体E的黏度介于1000～40000mPas(毫帕秒)之间。预先点胶位置为该凹槽111的至少一边缘，或是二、三、四边缘，本实施例以二边缘为例。此外，预先点胶的边缘并不局限于该边缘是否布有电性接脚P。在该胶体E涂布完成之后，将该感光芯片4置入该凹槽111中，此时胶体E会藉由毛细流动扩散至其它该感光芯片4与该凹槽111相接触的位置。
请参照图3，其表示在凹槽111的二边缘预先涂胶后将感光芯片4附着于基板1的凹槽111内的示意图。如图3所示，在该感光芯片4置入该凹槽111之后，该感光芯片4与该凹槽111形成一间隙111A’、一间隙111B’、一间隙111C’与一间隙111D’，其中该间隙111A’的宽度为W1、该间隙111B’的宽度为W2、该间隙111C’的宽度为W3、该间隙111D’的宽度为W4。由于已预先在该凹槽111的该边缘111B与该边缘111D点上该胶体E，故在置入该感光芯片4于该凹槽111后，仅须在未预先涂布该胶体E的该边缘111A所形成的该间隙111A’与该边缘111C所形成的该间隙111C’注入该胶体E，即完成覆晶封装的点胶程序。
由于不需要在芯片4附着于基板11后于该间隙111B’与该间隙111D’的位置形成胶体层，故间隙111B’的宽度W2及该间隙111D’的宽度W4可被缩小以降低元件的尺寸。例如，在本发明所述的实施例当中，可使W2等于W4，W1等于W3，而W2、W4小于W1、W3。但在此所述的间隙距离的大小可依照整体的设计做调整，并无限定，即间隙的宽度在预先点胶的位置可选择缩小、放大或是维持不变。
请参照图4，为本发明一较佳用于覆晶制程的点胶方法的流程示意图。该用于覆晶制程的点胶方法包括：
步骤S1：于凹槽111的至少一边缘点胶；
步骤S2：将感光芯片4置入凹槽111中；以及
步骤S3：于其它未具有胶体的边缘进行点胶处理。
相较现有技术先覆晶再点胶的封装过程，在本发明中由于已预先在该凹槽111的边缘涂布胶体，故在后续的封装过程当中，减少或不需再进行于该间隙注入该胶体的程序，亦即减少点胶设备伸入间隙的步骤，藉此降低点胶设备损坏芯片与基板的机率，以及减少覆晶封装过程中因该胶体量使用不当而产生溢胶所产生的污染感光芯片4的情况发生。
此外，由于芯片被放置于基板凹槽之后需要进行点胶的边缘数减少，因此不需要后续点胶处理的边缘间隙的宽度可被缩小，以缩小感测模块的体积。当然，若于四边缘皆预先进行点胶，则可让该凹槽111与该感光芯片4几乎密合，以大幅缩小整体影像感测模块100的体积。
本发明得由本领域普通技术人员任施匠思而为诸般修饰，然皆不脱离本发明所欲保护的范围。

Claims (9)

1.一种用于覆晶制程的点胶方法，用以将一芯片结合至一基板，其中该基板具有一第一表面与一第二表面，该第一表面具有一凹槽用以容置该芯片，且该凹槽具有四边缘，其特征在于，该点胶方法包括下列步骤：
(a)形成胶体层于该凹槽的至少一该边缘；
(b)置入该芯片于该凹槽中；以及
(c)形成胶体层于该凹槽的其余边缘。
2.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该凹槽的该四边缘包括一第一边缘、一第二边缘、一第三边缘以及一第四边缘，该步骤(a)中的该至少一边缘包括该第一边缘与该第二边缘，该步骤(c)中的该其余边缘包括该第三边缘以及该第四边缘。
3.如权利要求2所述的用于覆晶制程的点胶方法，其特征在于，该第二边缘位于该第一边缘的对面，该第三边缘位于该第四边缘的对面。
4.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该基板是由陶瓷制成。
5.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该基板为印刷电路板。
6.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该凹槽的该四边缘形成有该印刷电路板的多个电性接脚。
7.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该芯片为感光元件。
8.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该胶体的黏度为1000～40000mPas。
9.如权利要求1所述的用于覆晶制程的点胶方法，其特征在于，该凹槽的底部包括穿过该第一表面及该第二表面的开孔，且该点胶方法于步骤(c)之后还包括：将一镜头固定于该基板的该第二表面上对应该开孔之处。
CN201210076497.6A 2012-03-21 2012-03-21 用于覆晶制程的点胶方法 Expired - Fee Related CN103325694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210076497.6A CN103325694B (zh) 2012-03-21 2012-03-21 用于覆晶制程的点胶方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210076497.6A CN103325694B (zh) 2012-03-21 2012-03-21 用于覆晶制程的点胶方法

Publications (2)

Publication Number Publication Date
CN103325694A true CN103325694A (zh) 2013-09-25
CN103325694B CN103325694B (zh) 2016-08-24

Family

ID=49194369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210076497.6A Expired - Fee Related CN103325694B (zh) 2012-03-21 2012-03-21 用于覆晶制程的点胶方法

Country Status (1)

Country Link
CN (1) CN103325694B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276879A (ja) * 2004-03-23 2005-10-06 Sony Corp 半導体装置及びその製造方法
CN101114622A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 倒装芯片式半导体封装结构及其芯片承载件
CN101136341A (zh) * 2006-09-01 2008-03-05 今湛光学科技股份有限公司 防范影像传感芯片传感区污染的覆晶封装方法
CN101393922A (zh) * 2008-10-30 2009-03-25 旭丽电子(广州)有限公司 镜头模组及其制程方法
TW201034092A (en) * 2009-03-06 2010-09-16 Univ Nat Chiao Tung Positioning and constant-amount mounting package method and structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276879A (ja) * 2004-03-23 2005-10-06 Sony Corp 半導体装置及びその製造方法
CN101114622A (zh) * 2006-07-27 2008-01-30 矽品精密工业股份有限公司 倒装芯片式半导体封装结构及其芯片承载件
CN101136341A (zh) * 2006-09-01 2008-03-05 今湛光学科技股份有限公司 防范影像传感芯片传感区污染的覆晶封装方法
CN101393922A (zh) * 2008-10-30 2009-03-25 旭丽电子(广州)有限公司 镜头模组及其制程方法
TW201034092A (en) * 2009-03-06 2010-09-16 Univ Nat Chiao Tung Positioning and constant-amount mounting package method and structure

Also Published As

Publication number Publication date
CN103325694B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
US7259438B2 (en) Solid state imaging device and producing method thereof
CN103858230B (zh) 光电子模块和用于制造该光电子模块的方法
CN103915393B (zh) 光电封装体及其制造方法
US8553142B2 (en) Camera lens module and manufacturing method thereof
JP2017199912A (ja) ウエハスタックの組立
CN105264673B (zh) 图案化的薄箔、太阳能电池串及其组装方法
US9419047B2 (en) Image sensor device with aligned IR filter and dielectric layer and related methods
WO2008133943A8 (en) Small form factor modules using wafer level optics with bottom cavity and flip chip assembly
CN104520988A (zh) 覆晶堆叠的方法
US9281339B1 (en) Method for mounting chip on printed circuit board
TW200731503A (en) Stacked semiconductor structure and fabrication method thereof
US20210328118A1 (en) Display panel and display device
CN107204333B (zh) 一种柔性基板封装结构的封装方法
TWI630557B (zh) 取像模組及其製造方法
CN112106207A (zh) 光电模块及用于制造光电模块的晶片级方法
CN101515576B (zh) 膜上芯片封装结构、及其制造与组装方法
CN103325694A (zh) 用于覆晶制程的点胶方法
US7445944B2 (en) Packaging substrate and manufacturing method thereof
CN109417081A (zh) 芯片封装结构、方法和电子设备
CN111009541A (zh) 改善影像效果的封装方法及半导体器件
JP2004200195A (ja) 半導体装置および半導体装置の製造方法
TWI442452B (zh) 用於覆晶製程之點膠方法
CN209104140U (zh) 芯片封装结构和电子设备
CN101236282A (zh) 镜头模组的封装治具及应用其的封装方法
CN103781342A (zh) 单颗bga产品倒装贴片装置及其使用方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160824

Termination date: 20210321