TWI442452B - 用於覆晶製程之點膠方法 - Google Patents
用於覆晶製程之點膠方法 Download PDFInfo
- Publication number
- TWI442452B TWI442452B TW101109150A TW101109150A TWI442452B TW I442452 B TWI442452 B TW I442452B TW 101109150 A TW101109150 A TW 101109150A TW 101109150 A TW101109150 A TW 101109150A TW I442452 B TWI442452 B TW I442452B
- Authority
- TW
- Taiwan
- Prior art keywords
- edge
- dispensing
- substrate
- wafer
- flip chip
- Prior art date
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
本發明係關於點膠方法,尤其是關於用於覆晶製程之點膠方法。
在覆晶技術(flip chip)封裝方法,由於具有大幅提高晶片接腳密度,降低雜訊干擾,提高散熱能力等等效果,已大幅取代使用打線(wire bonding)技術的封裝方法,而被廣泛使用。
在覆晶封裝製程中,當晶片,例如感光晶片,被置入一基板之凹槽內彼此鍵結之後,需要執行點膠程序,以便保護感光晶片上的金球黏著於基板上。在感光晶片與凹槽的各邊緣之間具有容納膠體的間隙。
習知的點膠程序係於晶片被附著於基板的步驟之後,再使用點膠設備在感光晶片與基板之間的間隙點上一層膠體。膠體藉由毛細流動(capillary flow)擴散至其它感光晶片與基板之間相接觸的位置,包覆感光晶片與基板之間的金球,保護金球黏附並固定於基板上。
然而,由於感光晶片與基板凹槽之間的間隙十分微小,在點膠過程中時常因為無法精確控制膠體的量,而造成溢膠的情況,對感光晶片的感光部造成污染,或是污染與外界焊接點,致使覆晶製程的良率下降。此外,當點膠設備伸入間隙注膠時,若操作不慎,可能在注膠過程中觸碰到晶片或基板,而對晶片或基板造成損壞。
再者,為了容納膠體,晶片與基板之間的間隙需要一定的寬度,不利於元件尺寸的縮小。
因此有必要提供一種新的方法來改善習知的問題。。
本案發明主要目的在於提供一種可縮小晶片封裝體積之用於覆晶製程之點膠方法。
本案發明另一目的在於提供一種降低溢膠情況之用於覆晶製程之點膠方法。
本發明之又一目的在於提供一種降低點膠設備損壞感光晶片與基板的機率之用於覆晶製程之點膠方法。
於本案一較佳實施例中提供一種用於覆晶製程之點膠方法,用以將一晶片結合至一基板,其中該基板具有一第一表面與一第二表面,該第一表面具有一凹槽用以容置該晶片,且該凹槽具有四邊緣,該覆晶封裝方法包括下列步驟:
(a) 形成一膠體層於該凹槽之至少一該邊緣;
(b) 置入該半導體晶片於該凹槽中;以及
(c) 形成一膠體層於該凹槽之其餘邊緣。
於一實施例中,該凹槽之該四邊緣包括一第一邊緣、一第二邊緣、一第三邊緣以及一第四邊緣,於該步驟(a)之該至少一邊緣包括該第一邊緣與該第二邊緣,於該步驟(c)之該其餘邊緣包括該第三邊緣以及該第四邊緣。
於一實施例中,該第二邊緣位於該第一邊緣之對面,該第三邊緣位於該第四邊緣之對面。
於一實施例中,該基板係由陶瓷製成。
於一實施例中,該基板係為印刷電路板。
於一實施例中,該凹槽之該四邊緣形成該印刷電路板之複數電性接腳。
於一實施例中,該晶片係為感光元件。
於一實施例中,該膠體之黏度為1000~40000mPas。
於一實施例中,該凹槽之底部包括一開孔穿過該第一表面及該第二表面,且於步驟(c)之後更包括:將一鏡頭固定於該基板之該第二表面上對應該開孔之處。
以下說明本發明用於覆晶製程之點膠方法的步驟。
請參照圖1,其為使用本發明方法之影像感測模組之一較佳實施例示意圖。
圖1之影像感測模組100包含一基板1,一感光晶片4以及一鏡頭元件5。該感光晶片4可為電荷耦合元件(Charge Coupled Device,CCD)或互補性氧化金屬半導體(Complementary Metal-Oxide Semiconductor,CMOS)。基板1為以陶瓷材料所製成之印刷電路板,但材質不以陶瓷材料為限。基板1具有一第一表面11與第二表面12,該第一表面11具有一凹槽111用以容置該感光晶片4。該凹槽111具有四個邊緣,分別為邊緣111A、邊緣111B、邊緣111C與邊緣111D。在該邊緣111A與該邊緣111C上佈有複數電性接腳P,該複數電性接腳P與該感光晶片4上相對應位置的凸塊(bump)(圖中未示出)連結。該複數電性接腳P依據所應用之晶片做不同的配置,並不限定配置於特定的凹槽邊緣。該凹槽111具有一開孔3貫穿該第一表面11與該第二表面12。該第二表面12可連接該鏡頭元件5。
請參照圖2,其表示了使用本發明方法於凹槽111之二邊緣預先塗膠之示意圖。為簡化說明,圖2並未顯示出鏡頭元件5。如第2圖所示,利用點膠設備先於該凹槽111之該邊緣111B與該邊緣111D均勻點上一膠體E。較佳者,該膠體E之黏度介於1000~40000mPas之間。預先點膠位置為該凹槽111之至少一邊緣,或是二、三、四邊緣,本實施例以二邊緣為例。此外,預先點膠的邊緣並不侷限於該邊緣是否佈有電性接腳P。在該膠體E塗佈完成之後,將該感光晶片4置入該凹槽111中,此時膠体E會藉由毛細流動擴散至其它該感光晶片4與該凹槽111相接觸的位置。
請參照圖3,其表示在凹槽111之二邊緣預先塗膠後將感光晶片4附著於基板1之凹槽111內之示意圖。如第3圖所示,在該感光晶片4置入該凹槽111之後,該感光晶片4與該凹槽111形成一間隙111A’、一間隙111B’、一間隙111C’與一間隙111D’,其中該間隙111A’之寬度為W1、該間隙111B’之寬度為W2、該間隙111C’之寬度為W3、該間隙111D’之寬度為W4。由於已預先在該凹槽111之該邊緣111B與該邊緣111D點上該膠體E,故在置入該感光晶片4於該凹槽111後,僅須在未預先塗佈該膠體E之該邊緣111A所形成之該間隙111A’與該邊緣111C所形成之該間隙111C’注入該膠體E,即完成覆晶封裝之點膠程序。
由於不需要在晶片4附著於基板11後於該間隙111B’與該間隙111D’的位置形成膠體層,故間隙111B’的寬度W2及該間隙111D’的寬度W4可被縮小以降低元件的尺寸。例如,在本案所述之實施例當中,可使W2等於W4,W1等於W3,而W2、W4小於W1、W3。,但在此所述之間隙距離的大小可依照整體的設計做調整,並無限定,即間隙的寬度在預先點膠的位置可選擇縮小、放大或是維持不變。
請參照圖4,為本案一較佳覆晶製程之點膠方法之流程示意圖。
步驟S1:於凹槽111之至少一邊緣點膠;
步驟S2:將感光晶片4置入凹槽111中;以及
步驟S3:於其它未具有膠體之邊緣進行點膠處理。
相較習知先覆晶再點膠的封裝過程,在本案中由於已預先在該凹槽111之邊緣塗佈膠體,故在後續的封裝過程當中,減少或不需再進行於該間隙注入該膠體的程序,亦即減少點膠設備伸入間隙的步驟,藉此降低點膠設備損壞晶片與基板的機率,以及降低覆晶封裝過程中因該膠體量使用不當而產生溢膠所產生之污染感光晶片4的情況發生。
此外,由於晶片被放置於基板凹槽之後需要進行點膠的邊緣數減少,因此不需要後續點膠處理的邊緣間隙的寬度可被縮小,以縮小感測模組的體積。當然,若於四邊緣皆預先進行點膠,則可讓該凹槽111與該感光晶片4幾乎密合,以大幅縮小整體影像感測模組100的體積。
本案得由熟悉本技藝之人士任施匠思而為諸般修飾,皆然不脫如附申請專利範圍所欲保護者。
1...覆晶封裝模組
11...第一表面
111...凹槽
111A...凹槽邊緣
111A’...邊緣111A之間隙
W1...間隙111A’之寬度
111B...凹槽邊緣
111B’...邊緣111B之間隙
W2...間隙111B’之寬度
111C...凹槽邊緣
111C’...邊緣111C之間隙
W3...間隙111C’之寬度
111D...凹槽邊緣
111D’...邊緣111D之間隙
W4...間隙111D’之寬度
3...開孔
12...第二表面
E...膠體
P...電性接腳
5...鏡頭元件
圖1:係使用本發明方法之影像感測模組之一較佳實施例示意圖。
圖2:係圖1之感測模組於晶片被附著於基板之前預先於基板之二凹槽邊緣預先點膠之示意圖。
圖3:係圖1之感測模組於晶片被附著於基板之後,於其餘凹槽邊緣點膠之示意圖。
圖4:係本發明方法之流程示意圖。
S1~S3...步驟
Claims (8)
- 一種用於覆晶製程之點膠方法,用以將一晶片結合至一基板,其中該基板具有一第一表面與一第二表面,該第一表面具有一凹槽用以容置該晶片,且該凹槽具有四邊緣,該覆晶封裝方法包括下列步驟:(a)形成一膠體層於該凹槽之至少一該邊緣;(b)置入該半導體晶片於該凹槽中;以及(C)形成一膠體層於該凹槽之其餘邊緣;其中,該凹槽之該四邊緣包括一第一邊緣、一第二邊緣、一第三邊緣以及一第四邊緣,於該步驟(a)之該至少一邊緣包括該第一邊緣與該第二邊緣,於該步驟(c)之該其餘邊緣包括該第三邊緣以及該第四邊緣。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該第二邊緣位於該第一邊緣之對面,該第三邊緣位於該第四邊緣之對面。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該基板係由陶瓷製成。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該基板係為印刷電路板。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該凹槽之該四邊緣形成該印刷電路板之複數電性接腳。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該晶片係為感光元件。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該膠體之黏度為1000~40000mPas。
- 如申請專利範圍第1項所述之用於覆晶製程之點膠方法,其中該凹槽之底部包括一開孔穿過該第一表面及該第二表面,且於步驟(c)之後更包括:將一鏡頭固定於該基板之該第二表面上對應該開孔之處。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101109150A TWI442452B (zh) | 2012-03-16 | 2012-03-16 | 用於覆晶製程之點膠方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101109150A TWI442452B (zh) | 2012-03-16 | 2012-03-16 | 用於覆晶製程之點膠方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201340169A TW201340169A (zh) | 2013-10-01 |
TWI442452B true TWI442452B (zh) | 2014-06-21 |
Family
ID=49771020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101109150A TWI442452B (zh) | 2012-03-16 | 2012-03-16 | 用於覆晶製程之點膠方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI442452B (zh) |
-
2012
- 2012-03-16 TW TW101109150A patent/TWI442452B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201340169A (zh) | 2013-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283076B (en) | IC chip package structure and underfill process | |
JP3878430B2 (ja) | 半導体装置 | |
TW201911516A (zh) | 半導體結構及其製作方法 | |
US9508563B2 (en) | Methods for flip chip stacking | |
US8486756B2 (en) | Flip chip bonded semiconductor device with shelf and method of manufacturing thereof | |
US11658099B2 (en) | Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features | |
JP2003007766A (ja) | 半導体電子部品 | |
EP1589570A1 (en) | Semiconductor device and process for producing the same | |
US20170287873A1 (en) | Electronic assembly components with corner adhesive for warpage reduction during thermal processing | |
JP2009188011A (ja) | フリップチップ半導体装置の製造方法と製造装置 | |
US8138594B2 (en) | Semiconductor device and manufacturing method of a semiconductor device | |
US20080268579A1 (en) | Semiconductor chip package and method of fabricating the same | |
US10014283B1 (en) | High heat dissipation stacked chip package structure and the manufacture method thereof | |
TWI442452B (zh) | 用於覆晶製程之點膠方法 | |
US8222733B2 (en) | Semiconductor device package | |
JP2004200195A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20090041936A (ko) | 반도체 소자의 금속 패드 | |
JP4688443B2 (ja) | 半導体装置の製造方法 | |
WO2018150809A1 (ja) | 半導体装置、チップ状半導体素子、半導体装置を備えた電子機器、及び、半導体装置の製造方法 | |
KR20090041987A (ko) | 미세 피치형 본드패드를 갖는 반도체 소자 | |
KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20130181343A1 (en) | Multi-chip package and method of manufacturing the same | |
TWM564823U (zh) | Semiconductor package substrate and package structure thereof | |
US20090146276A1 (en) | Flip-chip leadframe semiconductor package | |
US11791270B2 (en) | Direct bonded heterogeneous integration silicon bridge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |