CN103219282A - 一种tsv露头工艺 - Google Patents
一种tsv露头工艺 Download PDFInfo
- Publication number
- CN103219282A CN103219282A CN2013101635106A CN201310163510A CN103219282A CN 103219282 A CN103219282 A CN 103219282A CN 2013101635106 A CN2013101635106 A CN 2013101635106A CN 201310163510 A CN201310163510 A CN 201310163510A CN 103219282 A CN103219282 A CN 103219282A
- Authority
- CN
- China
- Prior art keywords
- tsv
- cmp
- semiconductor substrate
- substrate
- chemical mechanical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种TSV露头工艺,通过在对晶圆衬底的背面采用机械方式研磨减薄后,增加2次化学机械抛光工艺(CMP),第一次CMP采用无选择比的抛光液,使衬底表面的TTV控制在1μm以下,减少因TTV过大而对露头造成的均匀性差的问题。第二次CMP采用对衬底、TSV介质层、TSV阻挡层三者之间高选择比的抛光液,使得刻蚀停留在TSV的阻挡层上,从而保护里面的导电铜柱不被腐蚀,并且刻蚀出来的衬底形貌具有用于种子层沉积时的过渡结构,从而提高TSV后续电连接时的稳定性。
Description
技术领域
本发明涉及微电子技术领域一种制造或处理半导体或固体器件或其部件的方法,尤其涉及一种利用金属3D互连在微电子器件中的分离元件间传输电流的TSV露头工艺。
背景技术
随着微电子技术的不断进步,集成电路的特征尺寸不断缩小,互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下,靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制,二维互连线的电阻电容(RC)延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔(Through Silicon Via,简称TSV)工艺通过在晶圆中形成金属立柱,并配以金属凸点,可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连,这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点,从而大大提高芯片的速度并降低功耗。因此,TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的***封装技术,将逐渐成为高密度封装领域的主流技术。
TSV是通过在芯片和芯片、晶圆和晶圆之间通过刻蚀、激光钻孔等方式制作垂直导通孔,然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。由于TSV的深度通常比所在的芯片和晶圆的厚度小,要实现互连的目的,必须要对晶圆背面进行一减薄工艺,露出TSV的导电铜柱。现有的TSV露铜工艺中,首先通过机械研磨将晶圆减薄至离TSV底部一定距离,然后通过湿法刻蚀(或干法刻蚀)将晶圆背面的硅去掉,露出TSV底部的铜。在此过程中,现有机械研磨机器在研磨时,对晶圆表面的厚度变化量(TTV)d1控制在2.5微米,如图1所示。这个变化量会在下一步湿(/干)法刻蚀露铜中,由于刻蚀的各项同性而维持。这样导致的结果是,刻蚀完成后,不同区域的TSV露头的高度也不一样,某些地方的TSV露头高度有可能达到了要求,而有些地方的TSV露头高度则可能尚未达到要求。以10μm露头高度为例,在晶圆较厚区域,有可能露出来的TSV导电柱只有7-8μm,从而导致这些区域的TSV在后续电连接上出现问题。
发明内容
有鉴于此,本发明的目的在于提供一种新的TSV露头工艺,该工艺不仅可以避免TTV对TSV露头部分的影响,保证所有的TSV均具有满足要求高度的露头部分,而且在TSV露头之后,减少对TSV露头部分的破坏,提高产品品质。
根据本发明的目的提出的一种TSV露头工艺,包括步骤:
提供一具有TSV结构的半导体衬底;
对上述半导体衬底的背面进行一机械研磨工艺;
对半导体衬底背面进行第一次化学机械抛光工艺,该第一次化学机械抛光工艺采用无选择比的抛光液将半导体衬底背面抛光至距离TSV底部不超过1μm处,抛光后衬底表面的TTV小于1μm;
对半导体衬底背面进行第二次化学机械抛光工艺,该第二次化学机械抛光工艺采用对半导体衬底、TSV介质层、TSV阻挡层高选择比的抛光液进行;
对半导体衬底背面进行湿法或干法刻蚀,使TSV露出10μm以上。
优选的,所述第二次化学机械抛光工艺中采用的抛光液,其对半导体衬底和TSV介质层之间的选择比为10:1至100:1,TSV介质层与TSV阻挡层之间的选择比超过200:1。
优选的,所述第二次化学机械抛光工艺中采用的抛光液氢氟酸和硝酸混合体系、氢氟酸,TMAH体系或氢氧化钾。
优选的,所述氢氟酸和硝酸混合体系中氢氟酸和硝酸的体积百分比的范围在1:5到1:25之间,所述TMAH体系的重量百分比为3w%-30w%。
优选的,所述第二次化学机械抛光工艺后,TSV的露头高度在0.2μm-0.5μm之间。
优选的,所述半导体衬底的材质为硅、锗、氮化镓或砷化镓。
上述的TSV露头工艺,与现有技术相比,具有的技术优势如下:
第一次CMP采用无选择比的抛光液,使衬底表面的TTV控制在1μm以下,减少因TTV过大而对露头造成的均匀性差的问题。
第二次CMP采用采用对衬底、TSV介质层、TSV阻挡层三者之间高选择比的抛光液,使得刻蚀停留在TSV的阻挡层上,从而保护里面的导电铜柱不被腐蚀,并且刻蚀出来的衬底形貌具有用于种子层沉积时的过渡结构,从而提高TSV后续电连接时的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中,经过机械研磨后的衬底表面示意图。
图2是本发明的TSV露头工艺的简要流程示意图。
图3A至3E是图2中各个步骤对应的结构示意图。
具体实施方式
正如背景技术中所述,现有的TSV露头工艺,由于机械研磨机器在研磨时,对晶圆表面的厚度变化量(TTV)d1控制在2.5微米,这个变化量会在下一步湿(/干)法刻蚀露头中,由于刻蚀的各项同性而维持。这样导致的结果是,刻蚀完成后,不同区域的TSV露头的高度也不一样,某些地方的TSV露头高度有可能达到了要求,而有些地方的TSV露头高度则可能尚未达到要求。以10μm露头高度为例,在晶圆较厚区域,有可能露出来的铜只有7-8μm,从而导致这些区域的TSV在后续电连接上出现问题。
因此,针对这些问题,本发明提出了一种新的TSV露头工艺,该工艺不仅可以避免TTV对TSV露头部分的影响,保证所有的TSV均具有满足要求高度的露头部分,而且在TSV露头之后,减少对TSV露头部分的破坏,提高产品品质。同时,运用本发明的工艺在进行TSV露头操作之后,可以在TSV露铜端与衬底的交界处出现一定弧度的过渡区域,该过渡区域可以使得后续在TSV上沉积电镀用的种子层时,形成连续的种子层沉积,避免了后续TSV上微凸点的连接缺陷问题。
本发明的技术方案中,主要改进点在于,在对晶圆衬底的背面采用机械方式研磨减薄后,增加2次化学机械抛光工艺(CMP),第一次CMP采用无选择比的抛光液,将研磨后的衬底进一步减薄至距离TSV底部1μm左右的距离,通过该步骤的抛光,使得衬底表面TTV的高度差降低至1μm以下的程度,同时使得衬底背面的高度尽量接近TSV底部,可以为后续的刻蚀步骤节省时间。第二次CMP则采用对衬底、TSV介质层、TSV阻挡层三者之间高选择比的抛光液,在对衬底进行抛光时,控制对介质层和阻挡层的刻蚀速率,使得衬底被刻蚀至0.2μm至0.5μm的时候,TSV的刻蚀被停留在阻挡层上,避免对TSV中铜导电柱的腐蚀。同时,在该步骤抛光之后,会在衬底表面形成如下的图案:在靠近TSV侧壁的地方,衬底被向下刻蚀的少,而远离TSV的地方,衬底被向下刻蚀的多,从而在TSV与衬底的交界处出现了TSV至衬底的高度过渡区,该过渡区可以使得后续沉积种子层时,帮助种子层连续的沉积,从而避免原有垂直结构中的断层问题出现。在2次CMP之后,再利用衬底刻蚀工艺对衬底进行湿法或干法刻蚀,沿着第二次CMP之后出现的衬底形状继续往下刻蚀,从而露出所需高度的TSV铜层。
请参见图2,图2是本发明的TSV露头工艺的简要流程示意图。如图所示,该工艺的主要步骤包括:
S11:提供一具有TSV结构的半导体衬底。
S12:对上述半导体衬底的背面进行一机械研磨工艺。
S13:对步骤S12之后的衬底背面进行第一次化学机械抛光工艺,该第一次化学机械抛光工艺采用无选择比的抛光液将衬底背面抛光至距离TSV底部不超过1μm处,抛光后衬底表面的TTV小于1μm。
S14:对步骤S13之后的衬底背面进行第二次化学机械抛光工艺,该第二次化学机械抛光工艺采用对衬底、TSV介质层、TSV阻挡层高选择比的抛光液进行。
S15:对步骤S14之后的衬底背面进行湿法或干法刻蚀,使TSV露出10μm以上。
下面,将通过具体实施方式对上述方法进行详细描述。
请参见图3A-3E,图3A至3E上上述各个步骤对应的结构示意图。如图所示:
首先,准备一具有TSV结构的半导体衬底,如图3A所示。该半导体衬底11在一种实施方式中为半导体芯片,其材质比如是硅、锗、氮化镓、砷化镓等半导体材料,其包括形成在其衬底正面12和/或其内部的若干电子元器件,和优选但非必须的半导体层间结构40,比如介质层、导电层、导电图案区等为上述电子元器件形成完整电路而设计的连接和布线结构。于实际应用中,该半导体芯片还可以为包括多层由上述介质和导电层构成的交互层,交互层的层数较为典型的可以为三层至十二层左右。该半导体衬底11在另一种实施方式也可以直接为晶圆,此时其正面12可以为未包含任何半导体器件的裸晶。多个TSV30被制作在该半导体衬底11中。
这些TSV30的具体结构请参见图3B。包括位于TSV侧壁上的介质层2、阻挡层4和被该介质层2、阻挡层4包裹的导电柱31。介质层2可以是氧化硅、氮化硅、氮氧化硅等等,制作该介质层的方法可以是对衬底进行氧化、氮化等方式直接制得,也可以使用化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等镀膜方式制作而成。该介质层2设置在导电柱31和半导体衬底11之间,主要起到绝缘的作用,防止TSV中的导电材料对半导体中的载流子变化造成影响。阻挡层4通常由多层金属依次沉积而成,其结构比如是钛/钛钨/铜的排列或者钛/镍/金的排列等等。该阻挡层4的作用可以防止在制作TSV导电柱31时,导电材料穿过介质层2渗透至半导体衬底11中,从而对半导体衬底以及设置于该半导体衬底中的电子元器件造成损坏。TSV导电柱31通过金属沉积的方法制作在该孔洞内。TSV导电柱31优选的使用金属材料,比如Al、Cu、Ag等,也可以使用其它导电材料,比如掺杂多晶硅或其组合物等等,在本发明中,该导电柱31优选以铜材料为主。TSV导电柱31的顶部32优选地与设置于半导体衬底11正面的电子元器件或者导电层、导电图案区连接,TSV导电柱31的底部33则深入至半导体衬底11中,其深度一般达到50μm-100μm左右,直径一般在5μm-50μm左右。由于目前晶圆制程工艺后,晶圆的厚度可达到700μm-725μm,因此为了能够使得TSV导电柱31的底部32能够露出于衬底背面,需要对该衬底的背面13实施一减薄工艺。
请参见图3C,首先以机械研磨的手段对该半导体衬底11的背面13进行减薄。由于衬底11的厚度较厚,需要减薄的厚度通常超过500μm,该过程需要以减薄效率较高的手段进行。因此优选以机械研磨的方式,对衬底直接以研磨垫(比如砂轮形式)进行研磨。由于机械研磨的手段相对来说比较粗糙,因此经过该研磨之后的晶圆表面TTV较高,如图所示,其表面的厚度差d1可能达到2μm-3μm甚至以上。
请参见图3D,机械研磨之后,为了使得衬底表面的TTV在可接受的范围之内,对该衬底背面实施第一次化学机械抛光工艺,该化学机械抛光工艺采用无选择比的抛光液进行,目的是将衬底表面的TTV控制在1μm以下,得到较平整的衬底表面,同时将衬底的厚度进一步减薄,使得衬底背面距离TSV底部的距离d2小于1μm。该抛光液视衬底的材质而定,比如当衬底为硅时,该研磨液可以采用普通的硅研磨液,其组成包括磨料、p H值调节剂、渗透剂、润滑剂、表面活性剂、螯合剂、去离子水等成分。
请参见图3E,在第一次化学机械抛光之后,半导体衬底11的背面已经非常接近TSV的底部33了,此时对该半导体衬底实施第二次化学机械抛光工艺。该第二次化学机械抛光工艺采用对半导体衬底11、TSV介质层2、TSV阻挡层4选择比较大的抛光液进行,其中半导体衬底11和介质层2之间的选择比在10:1至100:1,而介质层2与阻挡层4之间的选择比则最好超过200:1。这样一来,在该第二次化学机械抛光工艺,抛光液对于衬底的刻蚀速率最大,而对于阻挡层的刻蚀速率最小,基本可以视作无法对阻挡层进行刻蚀,即可以将该第二次化学机械抛光在TSV部分的刻蚀停留在阻挡层4上,而无法对位于阻挡层4内部的导电铜柱部分进行刻蚀。第二次化学机械抛光时,抛光液在对衬底进行向下的侵蚀时,由于在垂直方向和水平方向对衬底的压力不同,导致抛光液在垂直方向和水平方向刻蚀速率略微有差别。此外,加上抛光液在TSV介质层和阻挡层上的刻蚀速率远远小于对衬底的刻蚀速率,导致接近TSV的区域,其对衬底的刻蚀速率也受到影响。因此整个第二次化学机械抛光工艺结束之后,其对衬底刻蚀形成的表面形貌如图3E中所示,与TSV交接的区域,衬底高度最高,并沿着远离TSV的方向高度逐渐减小,形成一个坡形的过渡区域。在接下来的湿法刻蚀或干法刻蚀中,由于刻蚀具有各向同性,因此只在深度方向上对衬底进行刻蚀,而该坡形的过渡区域,则得以保留。如此一来,可以在后续的沉积种子层时,起到一个缓冲的作用,使得种子层能够在此形成一个连续的沉积面,从而改善该TSV对外部的电连接效果。
该第二次化学机械抛光对衬底的抛光深度,即TSV露出的高度d3最好控制在0.2μm-0.5μm之间,视TSV之间的间距而定,如果TSV之间间隔较小,则相应的抛光深度则也选择较浅,反之,如果TSV之间的间隔较大,则可以在该步骤中对衬底进行较深的抛光。
在实际应用中,该第二次化学机械抛光采用的抛光液可以为氢氟酸和硝酸混合体系、氢氟酸,TMAH体系或氢氧化钾。这些抛光液中,通过控制各组成的体积百分比或自身的重量百分比实现对衬底和介质层的选择比的调控。比如,氢氟酸和硝酸的体积百分比的范围可以在1:5到1:25之间调控,TMAH刻蚀溶液的重量百分比为3w%-30w%。
当完成第二次化学机械抛光之后,对衬底进行湿法或干法刻蚀工艺,将衬底刻蚀至一定深度,从而露出所需高的TSV导电柱为止。该TSV露头高度通常为10μm以上。
综上上述,本发明的TSV露头工艺中,通过在对晶圆衬底的背面采用机械方式研磨减薄后,增加2次化学机械抛光工艺(CMP),从而产生了如下的技术效果:
第一次CMP采用无选择比的抛光液,使衬底表面的TTV控制在1μm以下,减少因TTV过大而对露头造成的均匀性差的问题。
第二次CMP采用采用对衬底、TSV介质层、TSV阻挡层三者之间高选择比的抛光液,使得刻蚀停留在TSV的阻挡层上,从而保护里面的导电铜柱不被腐蚀,并且刻蚀出来的衬底形貌具有用于种子层沉积时的过渡结构,从而提高TSV后续电连接时的稳定性。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种TSV露头工艺,其特征在于,包括步骤:
提供一具有TSV结构的半导体衬底;
对上述半导体衬底的背面进行一机械研磨工艺;
对半导体衬底背面进行第一次化学机械抛光工艺,该第一次化学机械抛光工艺采用无选择比的抛光液将半导体衬底背面抛光至距离TSV底部不超过1μm处,抛光后衬底表面的TTV小于1μm;
对半导体衬底背面进行第二次化学机械抛光工艺,该第二次化学机械抛光工艺采用对半导体衬底、TSV介质层、TSV阻挡层高选择比的抛光液进行;
对半导体衬底背面进行湿法或干法刻蚀,使TSV露出10μm以上。
2.如权利要求1所述的TSV露头工艺,其特征在于:所述第二次化学机械抛光工艺中采用的抛光液,其对半导体衬底和TSV介质层之间的选择比为10:1至100:1,TSV介质层与TSV阻挡层之间的选择比超过200:1。
3.如权利要求1所述的TSV露头工艺,其特征在于:所述第二次化学机械抛光工艺中采用的抛光液氢氟酸和硝酸混合体系、氢氟酸,TMAH体系或氢氧化钾。
4.如权利要求3所述的TSV露头工艺,其特征在于:所述氢氟酸和硝酸混合体系中氢氟酸和硝酸的体积百分比的范围在1:5到1:25之间,所述TMAH体系的重量百分比为3w%-30w%。
5.如权利要求1所述的TSV露头工艺,其特征在于:所述第二次化学机械抛光工艺后,TSV的露头高度在0.2μm-0.5μm之间。
6.如权利要求1所述的TSV露头工艺,其特征在于:所述半导体衬底的材质为硅、锗、氮化镓或砷化镓。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310163510.6A CN103219282B (zh) | 2013-05-03 | 2013-05-03 | 一种tsv露头工艺 |
US14/071,459 US9076699B2 (en) | 2013-05-03 | 2013-11-04 | TSV backside reveal structure and exposing process |
US14/071,453 US20140327132A1 (en) | 2013-05-03 | 2013-11-04 | TSV Backside Reveal Structure and Exposing Process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310163510.6A CN103219282B (zh) | 2013-05-03 | 2013-05-03 | 一种tsv露头工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103219282A true CN103219282A (zh) | 2013-07-24 |
CN103219282B CN103219282B (zh) | 2015-07-08 |
Family
ID=48816960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310163510.6A Active CN103219282B (zh) | 2013-05-03 | 2013-05-03 | 一种tsv露头工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103219282B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810270A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 研磨方法 |
CN104952720A (zh) * | 2015-07-14 | 2015-09-30 | 华进半导体封装先导技术研发中心有限公司 | 一种高度可控的导电柱背部露头的形成方法 |
CN105590868A (zh) * | 2014-10-20 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN107924831A (zh) * | 2015-09-24 | 2018-04-17 | 英特尔公司 | 用于显露集成电路器件的背侧和相关配置的技术 |
CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所(中国电子科技集团公司第四十五研究所) | 一种衬底露头抛光方法及其应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101735730A (zh) * | 2008-11-12 | 2010-06-16 | 长兴开发科技股份有限公司 | 化学机械研磨组合物和方法 |
CN102208362A (zh) * | 2011-05-04 | 2011-10-05 | 中国科学院微电子研究所 | 一种穿透硅通孔背部连接端的制备方法 |
CN102468229A (zh) * | 2010-11-15 | 2012-05-23 | 南亚科技股份有限公司 | 集成电路结构及其制备方法 |
-
2013
- 2013-05-03 CN CN201310163510.6A patent/CN103219282B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101735730A (zh) * | 2008-11-12 | 2010-06-16 | 长兴开发科技股份有限公司 | 化学机械研磨组合物和方法 |
CN102468229A (zh) * | 2010-11-15 | 2012-05-23 | 南亚科技股份有限公司 | 集成电路结构及其制备方法 |
CN102208362A (zh) * | 2011-05-04 | 2011-10-05 | 中国科学院微电子研究所 | 一种穿透硅通孔背部连接端的制备方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104810270A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 研磨方法 |
CN105590868A (zh) * | 2014-10-20 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN105590868B (zh) * | 2014-10-20 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN104952720A (zh) * | 2015-07-14 | 2015-09-30 | 华进半导体封装先导技术研发中心有限公司 | 一种高度可控的导电柱背部露头的形成方法 |
CN107924831A (zh) * | 2015-09-24 | 2018-04-17 | 英特尔公司 | 用于显露集成电路器件的背侧和相关配置的技术 |
US11594452B2 (en) | 2015-09-24 | 2023-02-28 | Intel Corporation | Techniques for revealing a backside of an integrated circuit device, and associated configurations |
CN107924831B (zh) * | 2015-09-24 | 2023-10-10 | 英特尔公司 | 用于显露集成电路器件的背侧和相关配置的技术 |
CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所(中国电子科技集团公司第四十五研究所) | 一种衬底露头抛光方法及其应用 |
Also Published As
Publication number | Publication date |
---|---|
CN103219282B (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9870979B2 (en) | Double-sided segmented line architecture in 3D integration | |
US9076699B2 (en) | TSV backside reveal structure and exposing process | |
CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
US8742535B2 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
CN103219282B (zh) | 一种tsv露头工艺 | |
US7091604B2 (en) | Three dimensional integrated circuits | |
CN105280611A (zh) | 3dic互连器件及其形成方法 | |
WO2009115449A1 (en) | Method for fabricating through-substrate vias | |
CN101740484A (zh) | 形成穿透硅通孔的方法 | |
CN103219281B (zh) | 一种tsv背面露头工艺 | |
CN103258791B (zh) | 通过制备超细间距微凸点实现金属互连的方法及相应器件 | |
US20140370703A1 (en) | TSV Front-top Interconnection Process | |
CN100382278C (zh) | 嵌入式金属互连的制造方法 | |
KR101701573B1 (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
EP2095416B1 (en) | Method of manufacturing openings in a substrate, in particular of vias through the substrate | |
CN203312288U (zh) | 一种tsv露头结构 | |
CN103066009A (zh) | 穿透硅的通孔填充钨塞的工艺方法 | |
CN102324399B (zh) | 半导体器件及其制作方法 | |
US9478464B2 (en) | Method for manufacturing through-hole silicon via | |
CN104078416B (zh) | 硅通孔布局结构、硅通孔互联结构的形成方法 | |
CN103247569A (zh) | 穿硅导通体的制法及结构 | |
CN103311199B (zh) | 一种tsv露头结构 | |
CN102339792A (zh) | 半导体器件制作方法 | |
CN101667526B (zh) | 晶片处理装置及在单一装置中处理半导体晶片的方法 | |
WO2023212346A1 (en) | Through-substrate vias with metal plane layers and methods of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |