CN103180943B - 电子部件模块 - Google Patents

电子部件模块 Download PDF

Info

Publication number
CN103180943B
CN103180943B CN201180051924.9A CN201180051924A CN103180943B CN 103180943 B CN103180943 B CN 103180943B CN 201180051924 A CN201180051924 A CN 201180051924A CN 103180943 B CN103180943 B CN 103180943B
Authority
CN
China
Prior art keywords
mentioned
substrate surface
resist
electronic unit
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180051924.9A
Other languages
English (en)
Other versions
CN103180943A (zh
Inventor
北浦尚树
权藤守
足立明伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN103180943A publication Critical patent/CN103180943A/zh
Application granted granted Critical
Publication of CN103180943B publication Critical patent/CN103180943B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

电子部件模块，具备：矩形状的绝缘基板（4）；配置在该基板表面（8）的焊接区（16、17、18、19）；用焊料（100）连接于焊接区、安装于基板表面的电子部件（60、70、80、90）；将基板表面覆盖而保护布线图案（24）、从该基板表面朝向电子部件***的焊料抗蚀剂的保护层（30）；不施加焊料抗蚀剂、使基板表面露出的抗蚀剂未形成区域（40）；以及在基板表面将电子部件密封的密封树脂（6）；该抗蚀剂未形成区域，从将基板表面划分的一边（11）开始，经由该基板表面中的电子部件的部件背面下方，连通形成到将基板表面划分的与该一边不同的其他边（14）。

Description

电子部件模块
技术领域
本发明涉及用密封树脂将安装在绝缘基板上的电子部件覆盖的电子部件模块。
背景技术
在这种绝缘基板上，在其基板表面形成有各种焊接区（land）及布线图案。电子部件例如基于倒装方式的无引线接合、即将焊料凸点设于部件背面的焊盘并将焊料凸点和焊接区进行了对位后通过回流安装在基板表面。
接着，若将例如液状的底部填充剂填充到部件背面与基板表面之间的间隙，并使该底部填充剂固化，则能够加强焊料凸点的连接，提高电子部件与绝缘基板的连接可靠性。
这里，取代该底部填充剂而将密封树脂填充到部件背面与基板表面之间的间隙的技术在日本特开2004－103998号公报、日本特开2006－173493号公报、日本特开2006－339524号公报中被提出。
具体而言，若将安装了电子部件的绝缘基板设置在模具中，并将加压后的密封树脂（包含填料）流入到模具内，则能够将电子部件的周围覆盖，更详细而言，除了将部件背面下方、还将部件表面等同时覆盖（模铸底部填充结构）。由此，与用金属制的罩将电子部件覆盖的结构相比，能够实现电子部件模块的小型化、薄型化及制造成本的低廉化。
这是因为，用来避免金属制的罩与电子部件之间的干扰的空间成为无效空间，此外，为了填充上述底部填充剂，不能使各电子部件接近，进而需要使部件背面下方也增高，无效空间仍然增大，然而，在模铸底部填充结构中，能够省略这些各空间，并且金属制的罩也不需要。
但是，在上述基板表面设有焊料抗蚀剂（solderresist）的保护层，覆盖并保护在基板表面形成的布线图案。若熔融了的焊料流到布线图案（焊料流动现象），则产生将焊接区与布线图案用焊料导通的焊料桥，导致布线图案的短路故障。
另一方面，由于该保护层从基板表面向电子部件***，所以部件背面下方变低。特别是，根据上述模铸底部填充结构、即将部件背面下方降低而实现了电子部件模块的薄型化的结构，流入该间隙的树脂难以流动。
并且，这样，在将该部件背面下方填埋的树脂内残留有空气（空隙），存在无法维持连接可靠性的问题。
在将上述电子部件模块与母板进行回流连接时，焊料凸点再熔融，但残留在上述树脂中的空气在焊料凸点再熔融时膨胀，若对其周围的树脂作用应力，则会使该树脂产生裂缝。此外，若存在跨焊料凸点间的空隙，则在焊料再熔融时发生焊料短路的现象。
该情况下，也可以考虑应用上述的现有技术、特别是专利文献1记载的槽，详细而言，将保护层的一部分除去、引导树脂来辅助其流动性的槽。
但是，关于该技术的槽，其周围被保护层封闭，树脂必须在越过保护层后到达槽。即，在保护层与槽的底面之间的边界部分依然容易残留空气，仍然容易产生空隙。
对此，虽然可以考虑采用含细径的填料的树脂或更低粘度的树脂，但这样会损害上述能够实现制造成本低廉化的模铸底部填充结构的长处。
这样，在上述现有技术中，关于确实提高树脂的流动性这一点，依然留有课题。
专利文献1：日本特开2004－103998号公报
专利文献2：日本特开2006－173493号公报
专利文献3：日本特开2006－339524号公报
发明内容
本发明是为了解决这样的问题点而做出的，其目的在于，提供一种维持模铸底部填充结构的长处并能够提高连接可靠性的电子部件模块。
为实现上述目的，本发明的电子部件模块具备：矩形的绝缘基板；在上述绝缘基板的基板表面配置的焊接区；用焊料与上述焊接区连接的安装于上述基板表面的电子部件；覆盖上述基板表面来保护布线图案，并从该基板表面朝向上述电子部件***的焊料抗蚀剂的保护层；不施加该焊料抗蚀剂而使上述基板表面露出的抗蚀剂未形成区域；以及在上述基板表面密封上述电子部件的密封树脂。
并且，上述抗蚀剂未形成区域形成为从划分上述基板表面的一边开始，经由该基板表面中的上述电子部件的部件背面下方，连通到划分上述基板表面的不同于该一边的其他边为止。
根据第一发明，在矩形状的基板表面配置有焊接区，电子部件用焊料连接于该焊接区而安装在基板表面。
将电子部件的周围用密封树脂而不是金属制的罩覆盖，能够将上述焊料也一并密封（模铸底部填充结构），所以与用金属制的罩将电子部件的周围遮蔽的情况相比，能够构成小型、薄型且低成本的电子部件模块。
这里，在基板表面设有焊料抗蚀剂的保护层和抗蚀剂未形成区域。
详细而言，该保护层为了保护在基板表面形成的布线图案而覆盖基板表面。相对于此，不施加该保护层、在填充密封树脂之前使基板表面露出的区域成为抗蚀剂未形成区域。
即，保护层从基板表面朝向电子部件***，这些保护层表面和基板表面存在高低差，从电子部件的部件背面开始到基板表面为止的间隙高于从该部件背面开始到保护层表面为止的间隙。
并且，本发明的抗蚀剂未形成区域形成为，从将基板表面划分的一边开始，经由该基板表面中的电子部件的部件背面下方，换言之经由部件背面的投影范围，连通到与该一边不同的其他边。由此，密封树脂迅速填充到使基板表面露出的从上述部件背面开始到基板表面为止的间隙，能够立刻将上述焊料密封。
这样，使基板表面露出的抗蚀剂未形成区域贯穿一边与其他边之间而确实地提高树脂的流动性，所以树脂的密封作业能够以短时间完成。此外，该密封树脂不需要细径的填料，能够采用廉价的树脂而不妨碍制造成本的低廉化。
并且，若抗蚀剂未形成区域降低树脂的流动阻力，则树脂完全填充到上述焊料中，难以产生空隙。因而，在将电子部件模块和母板回流连接时即使上述焊料再熔融，也能够防止对该树脂的裂缝。结果，电子部件与绝缘基板之间的连接可靠性提高。
此外，在该抗蚀剂未形成区域，由于树脂直接与基板表面紧密接合，所以在这一点上也有利于电子部件和绝缘基板之间的连接可靠性的提高。
接着，作为其他的形态，在基板表面安装多个电子部件，抗蚀剂未形成区域具备在各电子部件的部件背面下方设置的抗蚀剂未形成部、和使这些各抗蚀剂未形成部彼此连通的中继开口。
这样，当将多个电子部件安装在基板表面时，在基板表面，各部件背面下方与电子部件的个数相应地扩展，树脂的流动阻力也增加。
但是，贯穿一边与其他边之间的抗蚀剂未形成区域具备中继开口，该中继开口虽不相当于成为各电子部件的部件背面与基板表面之间的间隙的抗蚀剂未形成部、及各部件背面下方，但使这些各抗蚀剂未形成部彼此连通，能够将上述的使基板表面露出的从部件背面开始到基板表面为止的间隙遍及基板表面的大范围而设置。
因而，即使将多个电子部件安装在基板表面，也不妨碍流入该基板表面中的电子部件的部件背面下方的树脂的流动性。
此外，优选的是，电子部件的部件背面形成为由交叉的长边和短边划分而成的长方形，将这些各电子部件中的大型、中型的电子部件的长边沿抗蚀剂未形成区域的形成方向配置，在这些大型的电子部件与中型的电子部件之间也不配置小型的电子部件。
这样，在大型的电子部件下的抗蚀剂未形成部与中型的电子部件下的抗蚀剂未形成部之间，由于小型的电子部件的配置而形成的焊接区、表面的布线图案及保护层等妨碍树脂的流动性的主要原因被排除，仅存在同样使基板表面露出的中继开口。因而，即使将各种大小的电子部件安装多个在基板表面，也能够将树脂容易地填充到各部件背面下方。
并且，优选的是，抗蚀剂未形成区域具备与一边相连且成为密封树脂的入口的入口侧的基板周缘开口、和与其他边相连且成为密封树脂的出口的出口侧的基板周缘开口，入口侧的基板周缘开口的面积形成得大于出口侧的基板周缘开口的面积。
这样，密封树脂从与一边相连且较大地形成的入口侧的基板周缘开口朝向抗蚀剂未形成区域大量流入，所以树脂的流动性进一步提高。
并且，该树脂在将该抗蚀剂未形成区域迅速填充后，从与其他边相连的出口侧的基板周缘开口导出。由此，在电子部件模块的制造工序中，若使多个绝缘基板连结而集合，则从出口侧的基板周缘开口导出的树脂能够从邻接的其他绝缘基板的入口侧的基板周缘开口流入，能够实现树脂的密封作业的高效化。
此外，优选的是，出口侧的基板周缘开口夹着基板表面而设置在入口侧的基板周缘开口的相反侧。
这样，从上述集合后的绝缘基板来看，出口侧的基板周缘开口与入口侧的基板周缘开口相对，所以与将这些入口侧及出口侧的各基板周缘开口设于基板表面的交叉的边而不相对的情况相比，能够将更大范围的抗蚀剂未形成区域配置在基板表面，能够最大提高树脂的流动性。
进而，优选的是，使在基板表面安装的多个电子部件中的最大型的电子部件的端面接近入口侧的基板周缘开口。
大型的电子部件的部件背面下方遍及基板表面的大范围而存在，对树脂的负荷也遍及大范围进行作用。但是，若使最大型的电子部件的端面接近较大地形成的入口侧的基板周缘开口，则树脂容易朝向该大型的电子部件下的抗蚀剂未形成部流入。
此外，优选的是，使在基板表面安装的多个电子部件中的从其部件背面开始到基板表面为止的间隙最高的电子部件接近入口侧的基板周缘开口，而使该间隙低的电子部件接近出口侧的基板周缘开口。
这样，若使间隙最高的电子部件接近较大地形成的入口侧的基板周缘开口，则树脂更加容易朝向该电子部件下的抗蚀剂未形成部流入。
此外，若使该间隙低的电子部件接近出口侧的基板周缘开口，则与假设使该树脂从中型的电子部件下的抗蚀剂未形成部流向大型的电子部件下的抗蚀剂未形成部的情况相比，能够可靠降低树脂的流动阻力。
进而，优选的是，在焊接区形成有备用焊料，在将电子部件通过回流安装在基板表面时，该备用焊料与焊料成为一体，与仅用该焊料形成的情况相比提高了从部件背面开始到基板表面为止的间隙。
在基板表面的焊接区设置的备用焊料，在通过回流将电子部件安装在基板表面时，与焊料成为一体，提高成为抗蚀剂未形成区域的间隙。即，使基板表面露出的从部件背面开始到基板表面为止的间隙高于仅采用上述焊料、不设置备用焊料而确保的间隙。因而，能够大幅降低树脂的流动阻力。
并且，优选的是，绝缘基板具有在其内部的层中配置的与焊接区连接的布线图案。
这样，若实现布线图案的内层化，则能够省略对基板表面的保护层。因而，保护层的范围减少，能够将贯穿一边与其他边之间的抗蚀剂未形成区域遍及大范围地设置在基板表面。
此外，优选的是，保护层中的被接近的焊接区所夹的保护层与邻接的保护层相连，形成为将该焊接区的一部分包围的大致U字状。
若将抗蚀剂未形成区域形成在大范围且减少保护层的范围，则树脂的流动性提高。另一方面，面积过于小的保护层会降低对布线图案进行保护的功能，此外难以对基板表面施加。
因此，在保护层由接近的焊接区所夹的情况下，形成将邻接的保护层彼此相连的大致U字状。由此，能够将抗蚀剂未形成区域形成在大范围并确保保护层所需要的面积。
附图说明
图1是本实施例的调谐器的外观立体图。
图2是沿图1的II－II线的调谐器的剖面图。
图3是图1的绝缘基板的平面图，是表示搭载了电子部件的状态的图。
图4是图1的绝缘基板的平面图，是说明焊接区、布线图案的图。
图5是图1的绝缘基板的平面图，是说明保护膜的图。
图6是说明图5中的树脂的流动方向的图。
图7是图1的调谐器的制造流程图。
图8是说明图6的制造工序的图。
图9是说明图6的制造工序的图。
图10是说明图6的制造工序的图。
图11是说明图6的制造工序的图。
具体实施方式
以下，根据附图说明本发明的优选实施方式。
图1是本实施例的电视调谐器（电子部件模块）2的外观立体图，该调谐器2与母板1一起被容纳在便携设备、例如手机的外壳内，能够接收地面波数字广播的信号。
该调谐器2具备平面视图为长方形的绝缘基板4。
绝缘基板4具有在其厚度方向上相对的同形状的基板表面8及基板背面10（图2），绝缘基板4经由形成于该基板背面10的端子（未图示）被固定于母板1。
基板表面8的周缘被前边（一边）11、横边12、13、以及后边（其他边）14划分（图1），前边11及后边14形成为比横边12、13短的长度，从该图1来看，这些前边11及后边14的左右两端分别与左侧的横边12和右侧的横边13交叉。
此外，如图2所示，绝缘基板4在基板表面8下侧的内部层中具备内面的布线图案26。该布线图案26例如由铜箔构成，经由通孔等贯通到在基板表面8上配置的焊接区16、17等、及上述的基板背面10的端子。另外，关于这些焊接区16、17等的配置，采用图4另行说明。
在本实施例的基板表面8，安装有构成调谐器2的多个电子部件60、70、80、90（图3）。另外，在该图3及之后的图4～6中，为了使结构的说明容易而将图1、2的密封树脂6省略。
具体而言，首先，集成电路（IC）60是所搭载的电子部件中最大型、即从基板表面8的切线方向看的面积最大的电子部件，具备例如与相位同步电路、振荡电路、混频电路相当的功能。
该IC60从图3来看靠近基板表面8的前边11而设，具有平面视图为长方形的部件表面61。另外，图2所示的部件背面62也与部件表面61形状相同。
这些部件表面61及部件背面62被交叉的长边64和短边65划分，如图3所示那样，该长边64沿横边12、13配置，从该图来看的里侧的短边65接近前边11而配置。
接着，陷波滤波器70是比IC60小的中型的电子部件，具备使电视接收波通过而将手机的发送波截断的功能。
该陷波滤波器70从图3来看设在IC60与后边14之间，具有平面视图为长方形的部件表面71。另外，图2所示的部件背面72也与部件表面71形状相同。
这些部件表面71及部件背面72也被交叉的长边74和短边75划分。该长边74沿横边12、13配置，从图3来看的里侧的短边75接近IC60的短边65而配置。
接着，晶体振子80是比IC60小比陷波滤波器70大的中型的电子部件，具备与局部振荡器相当的功能。
该晶体振子80也与陷波滤波器70同样地，从图3来看设在IC60与后边14之间，具有平面视图为长方形的部件表面81。另外，其部件背面虽未显现在图2的剖面图中，但与部件表面81形状相同。
这些部件表面81及部件背面被交叉的长边84和短边85划分，该长边84沿横边12、13配置，从图3来看的里侧的短边85接近IC60的短边65而配置。另一方面，从该图来看的近手边的短边85接近后边14而配置。
此外，芯片部件90是比陷波滤波器70小的小型的电子部件。芯片部件90具备对IC60、陷波滤波器70、晶体振子80的动作进行调整的功能等。
详细而言，各芯片部件90也具有平面视图为长方形的部件表面91。另外，图2所示的部件背面92也与部件表面91形状相同。
这些部件表面91及部件背面92被交叉的长边94和短边95划分，根据本实施例，共计16个芯片部件90被安装于基板表面8（图3），这些长边94及短边95根据其芯片部件90的位置而朝向不同。
更具体而言，首先，从该图3来看，在IC60的左侧配置有长度方向沿着横边12的4个芯片部件90。
即，其长边94分别配置在与IC60的长边64平行的方向，短边95分别配置在与长边64正交的方向。在本实施例中，这4个芯片部件90中从该图3来看的近手边侧的两个芯片部件90用在基板表面8设置的表面的布线图案24进行连接。该布线图案24也例如由铜箔构成。
此外，在该IC60的右侧配置有6个芯片部件90。其中的5个芯片部件90的长度方向与横边13交叉。
换言之，其长边94分别配置在与IC60的长边64正交的方向，短边95分别配置在与长边64平行的方向。在本实施例中，这5个芯片部件90中从图3来看的近手边侧的两个芯片部件90被在基板表面8设置的表面的布线图案24连接。
另一方面，IC60的右侧的剩余的1个芯片部件90，其长度方向沿横边13配置，其长边94配置在与IC60的长边64平行的方向，短边95分别配置在与长边64正交的方向。
并且，从该图3来看，在IC60的近手边侧的附近位置，配置有1个芯片部件90，该芯片部件90的长度方向与横边13交叉。即，其长边94配置在与IC60的短边65平行的方向，短边95配置在与短边65正交的方向。
并且，在IC60的周围设置的共计11个芯片部件90，经由图2所示的内面的布线图案26而适当地与IC60连接。
接着，从该图3来看，在陷波滤波器70的左侧配置有1个芯片部件90。该芯片部件90的长度方向沿着横边12，其长边94配置在与陷波滤波器70的长边74平行的方向，短边95配置在与长边74正交的方向。
在本实施例中，该芯片部件90利用在基板表面8设置的表面的布线图案24，与陷波滤波器70及在IC60的左侧设置的上述芯片部件90连接。
此外，从该图3来看，在陷波滤波器70的近手边侧配置有大小两个芯片部件90，其长度方向都与横边12交叉。
即，其长边94分别配置在与陷波滤波器70的短边75平行的方向，短边95分别配置在与短边75正交的方向。在本实施例中，这两个芯片部件90中的左侧的较大的芯片部件90经由在基板表面8设置的表面的布线图案24而与陷波滤波器70连接。另一方面，右侧的较小的芯片部件90经由图2所示的内面的布线图案26而与陷波滤波器70连接。
并且，在该陷波滤波器70的右侧，包含上述的与IC60连接的芯片部件90在内而配置有共计3个芯片部件90，每个芯片部件90的长边94都分别配置在与陷波滤波器70的长边74正交的方向，其中的从该图3来看最近手边侧的芯片部件90经由内面的布线图案26而与陷波滤波器70连接。
另一方面，该共计3个芯片部件90中的中央的芯片部件90利用在基板表面8设置的表面的布线图案24而与晶体振子80连接。
这样，在本实施例中，作为IC60、陷波滤波器70、晶体振子80的大型、中型的电子部件，其长边64、74、84都相对于横边12、13平行地配置，此外，IC60的短边65接近于陷波滤波器70、晶体振子80的短边75、85，在该短边65与短边75、85之间不配置芯片部件90。
此外，该IC60、陷波滤波器70、晶体振子80利用图2的焊料凸点100，分别安装于基板表面8的焊接区16、17、18，芯片部件90利用例如焊料膏（不图示），分别安装于基板表面8的焊接区19（图4）。
详细而言，如从图3将上述各电子部件拆下后的图4所示的那样，首先，焊接区16形成为平面视图为圆形，在IC60的部件背面62的投影范围内大量配置。
并且，关于IC60，将焊料凸点100设于部件背面62的焊盘66，在将这些焊料凸点100与焊接区16进行了对位后，通过回流而安装于基板表面8，IC60与图2所示的内面的布线图案26适当连接。
这里，如该图2所示，在本实施例的焊接区16设有备用焊料102。
该备用焊料102以约30μm（1μm＝1×10－6m）的厚度预先形成在焊接区16之上，在该回流时，成为与焊料凸点100一体的大的鼓状。结果，能够使利用图5而后述的从部件背面62到基板表面8的宽间隙（间隙）56高于仅用该焊料凸点100形成的情况下的宽间隙56。
另一方面，回到图4，焊接区17～19都形成为平面视图为长方形。首先，焊接区17在陷波滤波器70的部件背面72的投影范围内、具体而言在与部件背面72的角部分、长边74、短边75的中央部分相当的位置配置共计5个。
接着，焊接区18在晶体振子80的部件背面的投影范围内、具体而言在与该部件背面的角部分相当的位置配置共计4个。
并且，关于陷波滤波器70、晶体振子80，也将焊料凸点100设于部件背面72等的焊盘76等，在将这些焊料凸点100与焊接区17、18分别进行了对位后，通过回流而安装于基板表面8。由此，陷波滤波器70、晶体振子80与表面的布线图案24、内面的布线图案26适当连接。
接着，焊接区19在芯片部件90的部件背面92的投影范围内、详细而言在与部件背面92的长度方向的两端部分相当的位置各配置共计两个，其长边20分别相对于芯片部件90的长度方向正交地延伸，短边21分别相对于芯片部件90的长度方向平行地延伸。当各芯片部件90也通过焊料膏安装于基板表面8时，与表面的布线图案24、内面的布线图案26适当连接。
由上述的调谐器2接收的电视信号，经IC60的相位同步电路、振荡电路、进而经陷波滤波器70而被输入到IC60的混频电路。此外，来自晶体振子80的局部振荡信号也被输入到该混频电路，混频电路将电视信号和局部振荡信号混频并变换为中间频率信号。
接着，从该中间频率信号将不需要的频率成分除去，然后，该被衰减后的中间频率信号被放大并被检波。由此，能够将最适于电视的信号处理的影像信号、声音信号从基板背面10的端子向母板1输出。
并且，在基板表面8施加焊料抗蚀剂层（保护层）30（图3、4）。
该焊料抗蚀剂层30如图3、图4、以及从该图4省略了平面视图为圆形的焊接区16、平面视图为长方形的焊接区17～19、表面的布线图案24后的图5所示那样，是以比周围深的颜色填涂的部位。
具体而言，本实施例的焊料抗蚀剂层30保护表面的布线图案24（图4），防止因焊料熔融引起的焊接区17～19与布线图案24之间的导通。
即，焊料抗蚀剂层30将表面的布线图案24覆盖并围绕平面视图为长方形的焊接区17～19，多配置在横边12、13及后边14的附近。更详细而言，从图4、5来看以深颜色填涂的部位从前边11与横边12、13之间的交叉附近延伸到后边14与横边12、13之间的交叉附近，此外，多存在于从IC60的设置位置的近手边侧到后边14。
另一方面，由于芯片部件90互相特别接近地配置，所以其焊接区19所夹的焊料抗蚀剂层30与邻接的焊料抗蚀剂层30相连。
例如，注意看在右侧的横边13的附近配置的5个芯片部件90，其长度方向与横边13交叉（图3）。并且，在从图4来看从里侧起位于第二个、第四个的各芯片部件90的焊接区19、19中的靠近IC60的焊接区19，设有朝向横边13具有开口的大致U字状的焊料抗蚀剂层30（图4、5）。
该大致U字状的焊料抗蚀剂层30的柱部分将相邻的焊接区19的短边21间分别覆盖。另一方面，该大致U字状的焊料抗蚀剂层30的底部分沿着靠近IC60的长边20将这些柱部分相连。由此，与焊料抗蚀剂层30仅由该柱部分构成的情况相比，能够增大其面积。
另外，本实施例的焊料抗蚀剂层30不围绕平面视图为圆形的焊接区16。理由在于，该焊接区16通过内面的布线图案26导通，不通过表面的布线图案24使焊接区16导通，此外还因为，如上述那样，在本实施例的焊接区16上设置备用焊料102而使从部件背面62到基板表面8的宽间隙56更高。
这样，由于焊料抗蚀剂层30保护表面的布线图案24，所以其保护层表面31朝向IC60、陷波滤波器70、晶体振子80、芯片部件90***（约20μm）。
换言之，与从各部件背面62、72、92等开始到保护层表面31为止的空间相当的图5的窄间隙（间隙）36低于与从这些部件背面62、72、92等开始到基板表面8为止的空间相当的宽间隙56。
对此，在基板表面8中的将焊料抗蚀剂层30除外的全部区域，设有构成该宽间隙56的抗蚀剂未形成区域40。
具体而言，抗蚀剂未形成区域40如该图5所示那样，是以比焊料抗蚀剂层30浅的颜色示出的部位，是在填充密封树脂6之前基板表面8露出的部位。
并且，该抗蚀剂未形成区域40形成为从前边11开始，经由IC60、陷波滤波器70、晶体振子80、芯片部件90的各部件背面下方即部件背面62、72、92等的投影范围连通到后边14，基于抗蚀剂未形成区域40的宽间隙56比基于焊料抗蚀剂层30的窄间隙36高出约20μm左右。
更详细而言，本实施例的抗蚀剂未形成区域40由五种区域构成（图5）。
首先，在表面基板8上，具备接近前边11的树脂入口（入口侧的基板周缘开口）41。该树脂入口41成为所供给的密封树脂6的入口，从该图5来看设置于在前边11与横边12、13之间的交叉附近以深颜色填涂的焊料抗蚀剂层30、30之间，以与前边11相同的宽间隙56形成，与该前边11相连。
此外，在表面基板8上，具备接近后边14的树脂出口（出口侧的基板周缘开口）54。该树脂出口54成为所供给的密封树脂6的出口，从图5来看位于后边14与横边13之间的交叉附近，设置于在晶体振子80的设置位置的近手边侧以深颜色填涂的焊料抗蚀剂层30、30之间。该树脂出口54也以与后边14相同的宽间隙56形成，与该后边14相连。
即，本实施例的树脂出口54夹着表面基板8设在树脂入口41的相反侧，此外，从该图5明确可知，该树脂入口41的开口面积形成得大于树脂出口54的开口面积。
换言之，可知，大型的IC60的包含其短边65的端面接近树脂入口41，中型的晶体振子80的包含其短边85的端面与树脂入口41相比更接近树脂出口54。
接着，在沿横边12、13在前边11与后边14之间延伸的焊料抗蚀剂层30、30的内周侧，具备抗蚀剂未形成部42、43、44、45。
这些抗蚀剂未形成部42、43、44、45是位于各电子部件的部件背面下方的宽间隙56。
抗蚀剂未形成部42对应于大型的IC60的部件背面下方，抗蚀剂未形成部43对应于中型的陷波滤波器70的部件背面下方，抗蚀剂未形成部44对应于中型的晶体振子80的部件背面下方，抗蚀剂未形成部45对应于小型的芯片部件90的部件背面下方。
此外，抗蚀剂未形成部42在从图5来看的里侧连通到树脂入口41，抗蚀剂未形成部44在从该图来看的近手边侧连通到树脂出口54。
由此可知，大型的IC60、中型的陷波滤波器70及晶体振子80，其长边64、74、84都特别沿着抗蚀剂未形成部42、44的形成方向、即沿着从树脂入口41到相反侧的树脂出口54配置。
并且，根据本实施例，仅大型的IC60下的宽间隙56由于约30μm的备用焊料102而高于陷波滤波器70、晶体振子80下的宽间隙56。
因而，陷波滤波器70、晶体振子80侧的宽间隙56比窄间隙36高出约20μm，而IC60侧的宽间隙56比窄间隙36高出约50μm。
即，即使是相同的宽间隙56，也可知，作为更高的宽间隙56的IC60接近树脂入口41，作为通常高度的宽间隙56的陷波滤波器70及晶体振子80相比于树脂入口41更接近树脂出口54。
接着，这些各抗蚀剂未形成部42、43、44、45彼此通过内侧中继开口（中继开口）46、47、48、49、50连通。
具体而言，内侧中继开口46、47、48、49、50是不相当于各电子部件的部件背面下方的区域，首先，内侧中继开口46从图5来看将抗蚀剂未形成部42的左侧向横边12扩展，将该抗蚀剂未形成部42和位于横边12附近的4个部位的抗蚀剂未形成部45相连。
此外，内侧中继开口47从图5来看将抗蚀剂未形成部42的右侧向横边13扩展，除了上述大致U字状的焊料抗蚀剂层30的底部分，将该抗蚀剂未形成部42和位于横边13附近的4个部位的抗蚀剂未形成部45相连。
并且，内侧中继开口48从图5来看将抗蚀剂未形成部42的近手边侧和抗蚀剂未形成部43的里侧相连，另一方面，内侧中继开口49从该图来看将抗蚀剂未形成部42的近手边侧和抗蚀剂未形成部44的里侧相连。
进而，内侧中继开口50将位于横边13附近的5个部位的抗蚀剂未形成部45的中央部分沿着该横边13分别相连，还将抗蚀剂未形成部43和其近手边侧的1个部位的抗蚀剂未形成部45相连。
进而，内侧中继开口50将该抗蚀剂未形成部43和其右侧的2个部位的抗蚀剂未形成部45分别相连，并且，将该2个部位的抗蚀剂未形成部45中的近手边侧的抗蚀剂未形成部45和抗蚀剂未形成部44相连。
此外，在各抗蚀剂未形成部45形成流入口51。这些流入口51使封固树脂6容易通过抗蚀剂未形成部45引导，且适当地设置在各抗蚀剂未形成部45的长边中的、不与内侧中继开口46、内侧中继开口47、内侧中继开口50连通的中央部分，将抗蚀剂未形成部45的区域扩展。
这样，在沿横边12、13在前边11与后边14之间延伸的焊料抗蚀剂层30、30的内周侧，基于以比该焊料抗蚀剂层30浅的颜色示出的抗蚀剂未形成区域40的宽间隙56遍及大范围而连续。
另一方面，本实施例的抗蚀剂未形成区域40，在沿横边12、13延伸的焊料抗蚀剂层30、30的外周侧，也具有使树脂入口41和树脂出口54连通的周缘未形成部55。
该周缘未形成部55沿前边11、横边12、13、后边14分别形成，使宽间隙56还设置在焊料抗蚀剂层30的外周侧。此外，这些周缘未形成部55中的、后边14所在的周缘未形成部55和与较大的芯片部件90相当的抗蚀剂未形成部45用外侧中继开口52相连。
即，本实施例的抗蚀剂未形成区域40，不仅在沿横边12、13延伸的焊料抗蚀剂层30、30的内周侧、例如还在与后边14相连且不与抗蚀剂未形成部43、内侧中继开口50相连的抗蚀剂未形成部45，具备从基板表面8的外侧使密封树脂6导入的外侧中继开口52。
并且，如图6中箭头所示那样，聚集到前边11附近的密封树脂6从大的树脂入口41导入基板表面8，在抗蚀剂未形成部42中扩展。该密封树脂6的主流经由内侧中继开口48到达抗蚀剂未形成部43，并且经由内侧中继开口49到达抗蚀剂未形成部44。
同时，该密封树脂6从内侧中继开口46、47到达抗蚀剂未形成部45，此外，还经由内侧中继开口50到达邻接的抗蚀剂未形成部45。
另外，流上焊料抗蚀剂层30的密封树脂6还从流入口51等到达抗蚀剂未形成部45。
到达抗蚀剂未形成部43的密封树脂6到达周围的抗蚀剂未形成部45，并且经由内侧中继开口50到达抗蚀剂未形成部44。然后，来自抗蚀剂未形成部43的密封树脂6与经由内侧中继开口49到达抗蚀剂未形成部44的密封树脂6合流，从树脂出口54导出并聚集到后边14附近。
另一方面，聚集到前边11附近的密封树脂6及流上焊料抗蚀剂层30的密封树脂6还在焊料抗蚀剂层30的外周侧、即周缘未形成部55中扩展。在该周缘未形成部55中扩展的密封树脂6经由外侧中继开口52到达与较大的芯片部件90相当的抗蚀剂未形成部45，或合流至到达抗蚀剂未形成部43的密封树脂6中，聚集到后边14附近。
上述的调谐器2经图7所示的工序而被制造。
首先，在该图的步骤S701中，准备绝缘基板4。详细而言，如图8所示，准备例如4列在纵方向上排列的绝缘基板4的集合体。该集合体中，左右邻接的各绝缘基板4的横边12、13设有若干间隙而相连，此外，前后邻接的各绝缘基板4的前边11以及后边14也设有若干间隙而相连。
在这些各绝缘基板4的基板表面8设有焊接区16～19、表面的布线图案24，此外，在各绝缘基板4的内层还设有内面的布线图案26。
接着，在图7的步骤S702中，设置焊料抗蚀剂层30。具体而言，如图9所示，在各基板表面8中的除了抗蚀剂未形成区域40以外的区域，例如通过丝网印刷在焊接区17、18、19的周围形成环氧树脂制的焊料抗蚀剂层30，将表面的布线图案24遮盖。
由此可知，从前后邻接的各基板表面8来看，前面的基板表面8的树脂出口54以隔着前边11的状态与后面的基板表面8的树脂入口41相连，此外，从左右邻接的各基板表面8来看，位于左面的基板表面8的横边13处的周缘未形成部55、和位于右面的基板表面8的横边12处的周缘未形成部55相连。
接着，前进至步骤S703，若将各电子部件即IC60、陷波滤波器70、晶体振子80、芯片部件90用焊料凸点100等安装到各基板表面8的焊接区16～19，则如图10所示，在各绝缘表面4，抗蚀剂未形成部42、43、44、45被上述各电子部件隐藏，其周围的内侧中继开口46、47、48、49、50、树脂入口41以及树脂出口54、外侧中继开口52、周缘未形成部55成为可见的。
然后，在步骤S704中填充密封树脂6。详细而言，在将图10的绝缘基板4的集合体设置在模具（未图示）中后，使包含施加了规定压力的填料的密封树脂6流入该模具内，则密封树脂6被从在图10中最里侧的各前边11供给，将各电子部件的部件表面61、71、81、91覆盖而形成调谐器2的外形，并且填充到宽间隙56、窄间隙36。
具体而言，从图11来看，密封树脂6从里侧流向近手边侧，从各基板表面8的树脂入口41进入抗蚀剂未形成部42，经由内侧中继开口46、47、48、49、50将抗蚀剂未形成部43、44、45填埋并到达树脂出口54，在其后边14附近即下一基板表面8的前边11积存后，进入该基板表面8的抗蚀剂未形成部42。
此外，该密封树脂6，还从周缘未形成部55经由外侧中继开口52到达与上述较大的芯片部件90相当的抗蚀剂未形成部45。并且，若密封树脂6向绝缘基板4的集合体的填充完成，则从上述模具取出绝缘基板4的集合体，对该密封树脂6的例如顶板面等实施金属涂层（步骤S705），然后结束一系列的处理。然后，该集合体按每个绝缘基板4被分割，并分别搭载到母板1。
如上，根据本实施例，在矩形的基板表面8配置有焊接区16～19，各电子部件即大型的IC60、中型的陷波滤波器70及晶体振子80、小型的芯片部件90都用焊料连接到焊接区16～19，安装到基板表面8。
并且，若将各电子部件的周围用密封树脂6而不是金属制的罩进行覆盖，则上述焊料也能够一并密封（模铸底部填充结构），所以与用金属制的罩将各电子部件的周围遮蔽的情况相比，能够构成小型、薄型、且低成本的调谐器2。
这里，在基板表面8，设有焊料抗蚀剂层30和抗蚀剂未形成区域40。
详细而言，焊料抗蚀剂层30为了保护在基板表面8形成的表面的布线图案24而将基板表面8覆盖。相对于此，不施加焊料抗蚀剂层30、在填充密封树脂6之前使基板表面8露出的区域成为抗蚀剂未形成区域40。
即，焊料抗蚀剂层30从基板表面8向电子部件60、70、80、90***，这些保护层表面31和基板表面8存在高低差，从部件背面62、72、92等开始到基板表面8为止的宽间隙56高于从这些部件背面62、72、92等开始到保护层表面31为止的窄间隙36。
并且，本实施例的抗蚀剂未形成区域40形成为，从对基板表面8进行划分的前边11开始，经由该基板表面8中的部件背面62、72、92等的下方，连通到与前边11不同的后边14。由此，密封树脂6迅速填充到使基板表面8露出的宽间隙56，能够立刻将上述焊料密封。
这样，使基板表面8露出的抗蚀剂未形成区域40贯穿前边11与后边14之间而确实地提高树脂的流动性，所以能够以短时间完成密封树脂6的密封工作。此外，该密封树脂6中不需要细径的填料，能够以廉价的树脂得到模铸底部填充结构，不妨碍制造成本的低廉化。
并且，若抗蚀剂未形成区域40降低树脂的流动阻力，则树脂完全填充到上述焊料，难以产生空隙。
因而，即使当将调谐器2和母板1回流连接时上述焊料再次熔融，也能够防止向该树脂6的裂缝。结果，各电子部件60、70、80、90与绝缘基板4之间的连接可靠性提高，并且，焊料凸点100的形成所需要的焊料量的调整也变得容易。
此外，根据该抗蚀剂未形成区域40，由于密封树脂6直接与基板表面8紧密接合，所以在这一点上也有利于各电子部件60、70、80、90与绝缘基板4之间的连接可靠性的提高。
并且，若将多个电子部件60、70、80、90安装到基板表面8，则在基板表面8，各部件背面62、72、92等的下方扩展了与电子部件60、70、80、90的个数相应的量，树脂的流动阻力也增加。
但是，贯穿前边11与后边14之间的抗蚀剂未形成区域40虽不相当于成为宽间隙56的抗蚀剂未形成部42～45、各部件背面62、72、92等的下方，但具有使这些各抗蚀剂未形成部42～45彼此连通的内侧中继开口46～50，能够将上述的高于窄间隙36的宽间隙56遍及基板表面8的大范围来设置。
因而，即使将多个电子部件60、70、80、90安装到基板表面8，也不妨碍流入该基板表面8中的各部件背面62、72、92等的下方的树脂的流动性。
另一方面，从图3来看在陷波滤波器70的近手边侧设有较大的芯片部件90，其抗蚀剂未形成部45是该芯片部件90的部件背面下方，不与陷波滤波器70下的抗蚀剂未形成部43、内侧中继开口50相连。但是，对该抗蚀剂未形成部45，经由外侧中继开口52从基板表面8的外侧供给密封树脂6，该芯片部件90也能够用树脂完全密封。因而，该部位的空隙也能够避免。
进而，在大型的IC60下的抗蚀剂未形成部42与中型的陷波滤波器70下及晶体振子80下的抗蚀剂未形成部43、44之间，通过小型的芯片部件90的配置而形成的焊接区19、表面的布线图案24、焊料抗蚀剂层30等的妨碍树脂的流动性的主要原因被排除，仅存在同样使基板表面8露出的中继开口48、49。因而，即使将多个各种大的电子部件安装到基板表面8，也能够容易地将树脂填充到各部件背面下方。
进而，密封树脂6由于从与前边11相连并较大地形成的入口侧的树脂入口41朝向抗蚀剂未形成区域40大量流入，所以树脂的流动性进一步提高。
进而，该树脂在将该抗蚀剂未形成区域40迅速填充后，从与后边14相连的树脂出口54导出。由此，根据调谐器2的制造工序，若使多个绝缘基板4连结而集合，则从树脂出口54导出的树脂能够从邻接的其他绝缘基板4的树脂入口41流入，能够实现树脂的密封工作的高效化。
进而，从位于前后的基板表面8来看，由于树脂出口54与树脂入口41相对，所以与这些树脂入口41、树脂出口54被设于基板表面8的交叉的边且不相对的情况相比，能够将更大范围的抗蚀剂未形成区域40配置在基板表面8，能够最大程度提高树脂的流动性。
此外，大型的IC60的部件背面下方遍及基板表面8的大范围而存在，对树脂的负荷也遍及大范围进行作用。但是，若使大型的IC60的包含短边65的端面接近被较大地形成的树脂入口41，则密封树脂6容易朝向该大型的IC60下的抗蚀剂未形成部42流入。
并且，若使中型的晶体振子80的包含短边85的端面接近树脂出口54，则与假设使该树脂从中型的晶体振子80下的抗蚀剂未形成部44流向大型的IC60下的抗蚀剂未形成部42的情况相比，能够可靠降低树脂的流动阻力。
并且，比较宽间隙56彼此，根据本实施例，若使能够使该宽间隙56为最高的IC60接近较大地形成的树脂入口41，则树脂更加容易流向该IC60下的抗蚀剂未形成部42。
另一方面，若使该宽间隙56低的晶体振子80接近树脂出口54，则与假设使该树脂从中型的晶体振子80下的抗蚀剂未形成部44流向大型的IC60下的抗蚀剂未形成部42的情况相比，能够可靠降低树脂的流动阻力。
此外，设于焊接区16的约30μm的备用焊料102在通过回流将IC60安装于基板表面8时，成为与焊料凸点100一体的鼓状，使宽间隙56增高。
即，若使窄间隙36的高度为例如约50μm，则仅使用焊料凸点100、不设置备用焊料102而确保的宽间隙56的高度相当于将高度约20μm的焊料抗蚀剂层30除去后的抗蚀剂未形成区域40，因此成为约70μm。相对于此，设置备用焊料102而确保的宽间隙56成为约100μm。因而，能够大幅降低树脂的流动阻力。
并且，如内面的布线图案26那样，若实现布线图案的内层化，则能够省略对基板表面8的焊料抗蚀剂层30。因而，焊料抗蚀剂层30的范围减少，能够将贯穿前边11与后边14之间的抗蚀剂未形成区域40遍及大范围设置于基板表面8。
这里，若将抗蚀剂未形成区域40形成在大范围，并使焊料抗蚀剂层30的范围减少，则树脂的流动性提高，另一方面，面积过度小的焊料抗蚀剂层30使对表面的布线图案24进行保护的功能降低，此外还难以对基板表面8施加。
因此，如例如在狭范围邻接的芯片部件90那样，在焊料抗蚀剂层30被接近的焊接区19、19所夹的情况下，将邻接的焊料抗蚀剂层30彼此相连形成大致U字状。由此，能够将抗蚀剂未形成区域40形成在大范围，并且能够确保对于焊料抗蚀剂层30的功能确保及容易设置而言所必要的面积。
本发明不限于上述实施例，在不脱离权利要求范围的范围内能够进行各种变更。
例如，在上述实施例中，多个电气部件被安装在基板表面，然而若其从一边到其他边由宽间隙的抗蚀剂未形成区域贯穿，则本发明也能够适用于将更加大型的1个电子部件安装在基板表面的情况。
此外，在上述实施例中，前边11和后边14平行配置，该形态是最优选的，但是本发明也可以是，如前边11和例如右侧的横边13那样，将树脂入口41和树脂出口54分别设于交叉的边。
并且，设置备用焊料的焊接区也不一定仅限于大型的电子部件，也可以在与中型、小型的电子部件连接的焊接区设置备用焊料而将其宽间隙进一步增高。
并且，上述实施例以具体化为电视调谐器2的例子进行了说明，但本发明只要采用模铸底部填充结构，则当然也能够适用于短距离无线通信的通信模块等各种电子部件模块。
并且，这些情况中的任一种都与上述同样地，起到能够维持模铸底部填充结构的长处并提高连接可靠性的效果。

Claims (9)

1.一种电子部件模块，具备：
矩形的绝缘基板；
在上述绝缘基板的基板表面配置的焊接区；
用焊料与上述焊接区连接的安装于上述基板表面的电子部件；
覆盖上述基板表面来保护布线图案，并从该基板表面朝向上述电子部件***的焊料抗蚀剂的保护层；
不施加该焊料抗蚀剂而使上述基板表面露出的抗蚀剂未形成区域；以及
在上述基板表面密封上述电子部件的密封树脂；
上述抗蚀剂未形成区域形成为从划分上述基板表面的一边开始，经由该基板表面中的上述电子部件的部件背面下方，连通到划分上述基板表面的不同于该一边的其他边为止，
上述抗蚀剂未形成区域具备与上述一边相连且成为上述密封树脂的入口的入口侧的基板周缘开口和与上述其他边相连且成为上述密封树脂的出口的出口侧的基板周缘开口；
上述入口侧的基板周缘开口的面积形成得大于上述出口侧的基板周缘开口的面积。
2.如权利要求1记载的电子部件模块，其中，
在上述基板表面安装有多个电子部件；
上述抗蚀剂未形成区域具备在上述各电子部件的部件背面下方设置的抗蚀剂未形成部和使这些各抗蚀剂未形成部彼此连通的中继开口。
3.如权利要求2记载的电子部件模块，其中，
上述电子部件的部件背面形成为由交叉的长边和短边划分而成的长方形；
将这些各电子部件中的大型、中型的电子部件的长边沿上述抗蚀剂未形成区域的形成方向配置，在这些大型的电子部件和中型的电子部件之间也不配置小型的电子部件。
4.如权利要求1记载的电子部件模块，其中，
上述出口侧的基板周缘开口隔着上述基板表面设在上述入口侧的基板周缘开口的相反侧。
5.如权利要求1记载的电子部件模块，其中，
使安装在上述基板表面的多个电子部件之中的最大型的电子部件的端面接近上述入口侧的基板周缘开口。
6.如权利要求1记载的电子部件模块，其中，
使安装在上述基板表面的多个电子部件之中的从其部件背面到上述基板表面为止的间隙最高的电子部件接近上述入口侧的基板周缘开口，而使该间隙低的电子部件接近上述出口侧的基板周缘开口。
7.如权利要求1至6中的任一项记载的电子部件模块，其中，
在上述焊接区形成有备用焊料，在通过回流将上述电子部件安装在上述基板表面时，该备用焊料与上述焊料成为一体，与仅用该焊料形成的情况相比提高了从上述部件背面到上述基板表面为止的间隙。
8.如权利要求1至6中的任一项记载的电子部件模块，其中，
上述绝缘基板具有在其内部的层中配置的与上述焊接区连接的布线图案。
9.如权利要求1至6中的任一项记载的电子部件模块，其中，
上述保护层中的接近的上述焊接区所夹的保护层与邻接的保护层相连，形成将该焊接区的一部分包围的U字状。
CN201180051924.9A 2010-11-04 2011-08-09 电子部件模块 Expired - Fee Related CN103180943B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010247136 2010-11-04
JP2010-247136 2010-11-04
PCT/JP2011/004505 WO2012060034A1 (ja) 2010-11-04 2011-08-09 電子部品モジュール

Publications (2)

Publication Number Publication Date
CN103180943A CN103180943A (zh) 2013-06-26
CN103180943B true CN103180943B (zh) 2016-04-13

Family

ID=46024162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180051924.9A Expired - Fee Related CN103180943B (zh) 2010-11-04 2011-08-09 电子部件模块

Country Status (4)

Country Link
US (1) US20130223017A1 (zh)
JP (1) JP5814928B2 (zh)
CN (1) CN103180943B (zh)
WO (1) WO2012060034A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061394A1 (ja) * 2016-09-27 2018-04-05 株式会社村田製作所 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186361A (ja) * 1994-12-28 1996-07-16 Sony Corp はんだレジスト及びその形成方法並びにはんだ供給方法
US5920126A (en) * 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate
JP2001291795A (ja) * 2000-04-07 2001-10-19 Mitsui High Tec Inc 基板及びこれを用いた半導体装置の製造方法
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
CN1692685A (zh) * 2002-12-24 2005-11-02 松下电器产业株式会社 内装电子部件的组件
CN1873970A (zh) * 2005-06-03 2006-12-06 新光电气工业株式会社 电子器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW392315B (en) * 1996-12-03 2000-06-01 Nippon Electric Co Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
JP3362249B2 (ja) * 1997-11-07 2003-01-07 ローム株式会社 半導体装置、およびその製造方法
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
WO2001097277A1 (fr) * 2000-06-16 2001-12-20 Matsushita Electric Industrial Co., Ltd. Procede d'encapsulation de pieces electroniques et une telle encapsulation
US6614122B1 (en) * 2000-09-29 2003-09-02 Intel Corporation Controlling underfill flow locations on high density packages using physical trenches and dams
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
AU2002251667A1 (en) * 2002-04-04 2003-11-17 Infineon Technologies Ag Encapsulation of an integrated circuit
JP2005175261A (ja) * 2003-12-12 2005-06-30 Fujitsu Ten Ltd 基板の電子部品実装構造および方法
JP2006024752A (ja) * 2004-07-08 2006-01-26 Nec Electronics Corp 半導体装置およびその製造方法
JP4536603B2 (ja) * 2005-06-09 2010-09-01 新光電気工業株式会社 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
KR100722645B1 (ko) * 2006-01-23 2007-05-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
US8378472B2 (en) * 2007-10-17 2013-02-19 Panasonic Corporation Mounting structure for semiconductor element with underfill resin
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP2010278070A (ja) * 2009-05-26 2010-12-09 Shinko Electric Ind Co Ltd 半導体装置、並びに電子装置及びその製造方法
JP2011199208A (ja) * 2010-03-24 2011-10-06 Nec Corp 回路基板およびこれを用いた半導体装置
KR101765473B1 (ko) * 2010-06-21 2017-08-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
US8399305B2 (en) * 2010-09-20 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming dam material with openings around semiconductor die for mold underfill using dispenser and vacuum assist
JP2013211382A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd プリント基板及びその製造方法
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186361A (ja) * 1994-12-28 1996-07-16 Sony Corp はんだレジスト及びその形成方法並びにはんだ供給方法
US5920126A (en) * 1997-10-02 1999-07-06 Fujitsu Limited Semiconductor device including a flip-chip substrate
JP2001291795A (ja) * 2000-04-07 2001-10-19 Mitsui High Tec Inc 基板及びこれを用いた半導体装置の製造方法
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
CN1692685A (zh) * 2002-12-24 2005-11-02 松下电器产业株式会社 内装电子部件的组件
CN1873970A (zh) * 2005-06-03 2006-12-06 新光电气工业株式会社 电子器件及其制造方法

Also Published As

Publication number Publication date
WO2012060034A1 (ja) 2012-05-10
JPWO2012060034A1 (ja) 2014-05-12
CN103180943A (zh) 2013-06-26
US20130223017A1 (en) 2013-08-29
JP5814928B2 (ja) 2015-11-17

Similar Documents

Publication Publication Date Title
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
CN107786183A (zh) 嵌入式rf滤波器封装结构及其制造方法
CN100456471C (zh) 电子装置
CN101371268B (zh) 存储卡以及存储卡的制造方法
TW200933765A (en) Integrated circuit package system for shielding electromagnetic interference
KR20020029648A (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
JP2005198051A (ja) 高周波モジュール
CN103000617B (zh) 半导体封装件及其制法
CN102203926B (zh) 电子元件模块的制造方法
CN205647459U (zh) 一种声表面波滤波芯片的封装结构
CN106257652A (zh) 封装模块
JP4692152B2 (ja) 回路モジュール及びその製造方法
CN103180943B (zh) 电子部件模块
CN103303012B (zh) 阻容与裸片共面的印刷方法
TWM517418U (zh) 隔室遮蔽之多晶片封裝構造
CN106030781B (zh) 柔软包裹的集成电路管芯
CN104576622A (zh) 具有偏向堆叠元件的封装模块
CN104425466A (zh) 具有偏向堆栈元件的封装模块
CN205609499U (zh) 圆片级表面声滤波芯片封装结构
JP2008186987A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
CN105897219A (zh) 圆片级表面声滤波芯片封装结构及其制造方法
CN103299551A (zh) 高频模块
JP2011096865A (ja) 基板部材、モジュール、電気機器、およびモジュールの製造方法
JP4620303B2 (ja) 半導体装置及びその製造方法
CN116130429A (zh) Csp滤波器的封装结构、制备方法、电路结构和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Alpine Alpine Company

Address before: Tokyo, Japan, Japan

Patentee before: Alps Electric Co., Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413

Termination date: 20190809

CF01 Termination of patent right due to non-payment of annual fee