CN103165542A - 倒装芯片封装中的芯片背面涂层 - Google Patents
倒装芯片封装中的芯片背面涂层 Download PDFInfo
- Publication number
- CN103165542A CN103165542A CN 201110421703 CN201110421703A CN103165542A CN 103165542 A CN103165542 A CN 103165542A CN 201110421703 CN201110421703 CN 201110421703 CN 201110421703 A CN201110421703 A CN 201110421703A CN 103165542 A CN103165542 A CN 103165542A
- Authority
- CN
- China
- Prior art keywords
- chip
- coating
- substrate
- high molecular
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种倒装芯片封装中的芯片背面涂层。该涂层是以高分子材料为基底,涂层可以通过园片级的工艺制作在硅园晶的背面,然后切割成单个芯片,放在基板上封装。也可以将高分子材料层涂布在基板上已贴放的单个倒装芯片的背面。封装完毕的器件通常需要激光打标,标记器件的序列号等信息,而激光很难刻蚀倒装芯片封装背面的裸芯片。芯片封装背面加上一层高分子涂层后,使用激光可以比较容易地刻蚀高分子层,从而在芯片背面进行激光打标。另外,倒装芯片背面的高分子涂层也可以降低芯片与高分子的基板机械性能的差距,从而减少封装器件的弯曲和内部应力,提高器件的可靠性。
Description
技术领域
本发明涉及一种半导体芯片的封装,尤其涉及一种在倒装芯片封装的芯片背面增加高分子涂层的方法。
背景技术
倒装芯片封装是半导体芯片封装的一种常用的形式。在倒装芯片封装中,半导体芯片具有二极管的有源面倒过来,通过多个连接点如焊点贴放在下面的基板上。为提高封装器件的稳定性和可靠性,在芯片和基板之间填满高分子底充胶,固化后的底充胶将芯片和基板固定在一起。封装好的芯片有源面向下面对基板,只有芯片的背面向上暴露在空气中。
倒装芯片封装的一个问题是器件表面识别文字和图像的激光打标。传统的芯片外面被高分子模塑料包围,激光比较容易在模塑料的表面刻蚀出器件的序号等标识。倒装芯片封装中芯片的背面暴露在空气中,激光不能有效地刻蚀晶体硅,因此倒装芯片封装的激光打标是工业界的一个难点。
倒装芯片封装的另一个问题无机的硅芯片和通常有机的基板材料性质相差很大,封装后器件的弯曲和内压力相对较大。例如,硅的膨胀系数每摄氏度约3ppm,有机基板的膨胀系数每摄氏度在103ppm以上。在产品封装工艺和外界环境温度变化的情况下,倒装芯片器件因芯片和基板的膨胀率和收缩率不同而弯曲,造成器件内部较大的应力。器件内的脆弱材料如焊点和芯片有可能因为压力而断裂,造成器件的电学失效。
发明内容
本发明针对现有技术上的问题,提出在倒装芯片封装的芯片背面增加一高分子涂层的方法,以便于在芯片背面涂层上使用激光刻蚀出器件的标识。另外,适当的涂层材料也可以使芯片和基板的机械性能更好地匹配,降低器件的内部压力。
本发明在倒装芯片背面制作高分子涂层的方法主要有两种:第一种方法是在硅圆片的背面涂布高分子涂层,然后切割圆片成单个的芯片并封装;第二种方法是在已经封装好的倒装芯片的背面涂布高分子。
附图说明
图1倒装芯片背面涂层的第一种制作方式:在硅圆片背面涂布高分子层,然后切割圆片成单个芯片,封装在基板上;
图2倒装芯片背面涂层的第二种制作方式:硅圆切割和芯片贴放在基板上后,然后在单个芯片的背面涂布高分子层。
图3a芯片背面均匀的高分子涂层,图3b 芯片背面滴放的非均匀高分子涂层;
具体实施方式
以下结合相应的附图对本发明的倒装芯片背面的高分子涂层的制作方式作进一步的说明。
第一种方式是在硅圆片的背面涂布高分子涂层,如图1所示。高分子材料的选择包括环氧树脂,聚酰亚胺等材料。液体材料的涂布方法有旋转涂布,印刷等。对以固态高分子膜形态存在的材料,可以将膜层压到加热的硅圆片上,硅加热的温度与固体膜的软化温度有关,通常在几十度到一百多度之间。涂层的厚度范围较广,可以在几到和几百微米之间,与材料和工艺有关。涂布后的高分子涂层可以使用加热或用紫外线固化,可以是部分固化或全固化,只有使涂层处于固态。然后将硅圆片切割成单个的芯片,芯片背面的涂层是均匀的,如图3a所示。然后将芯片贴放在基板上,再在芯片和基板之间填充底充胶,最后在芯片背面的涂层上进行激光打标,一般激光刻蚀的涂层的厚度是几十微米。激光可以刻蚀涂层的部分厚度,也可以刻蚀涂层的全部厚度,暴露芯片的背面。倒装芯片暴露在空气中的背面无电路,遭受激光的辐射不会影响芯片的性能。
第二种方式是在封装好的倒装芯片的背面涂布高分子涂层,如图2所示。和通常的工艺一样,硅圆片切割成芯片,芯片贴装在基板并填充底充胶。不同的是最后增加一个芯片背面的高分子涂层工序。可能材料的选择与前面方式中的材料类似。涂层工艺的的选择与材料的状态有关。对固态的高分子膜材料,可以预先切割成芯片尺寸大小的膜,然后将膜贴放在芯片的背面,贴放过程中芯片一般需要稍微胶热到几十到一百多度,使高分子膜能与芯片粘接。芯片背面的高分子膜是均匀的,如图3a所示。再进一步完全固化高分子膜,根据材料的不同,固化的方法通常有加热,紫外线辐射等等。对液态的高分子材料,通过针管滴放,模板印刷,喷射等方法涂布在芯片的背面。模板印刷和喷射等方法制作的涂层比较均匀,如图3a。针管滴放的高分子液体滴在芯片背面的中央,然后流向芯片的边缘和角落,涂层中央的厚度大于边缘,如图3b。最后芯片背面的涂层也经过固化和激光打标工艺。
倒装芯片的背面涂层除了可以激光打标外,另外一个好处是减少了器件内部的应力,特别是涂层的厚度较厚(如100微米以上)以及涂层的材料机械性质(如膨胀系数和代表硬度的杨氏模量)与基板材料(如BT高分子材料)接近的情况下。半导体芯片与基板的材料机械性质相差较大,在工艺和使用过程中的温度变化会引起芯片和基板的膨胀率和收缩率不同,导致封装器件的弯曲和内部应力的增加。内部应力的增加容易导致封装内的一些结构损伤,例如焊点和芯片的断裂。具有高分子涂层的芯片与高分子的基板的机械性质差别减少,有利于缓解器件的弯曲和内部应力,提高芯片封装的质量和可靠性。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (6)
1.一种在半导体封装中的倒装芯片背面增加涂层,以便利于激光打标,在封装上标出器件的文字和图像信息。涂层的一种制作方式可以是在硅圆片的背面涂布高分子层,然后贴放芯片在基板上,最后在芯片背面的涂层上激光打标。另一种制作方式是在单个贴放好的芯片背面制作涂层,然后激光打标。
2.如权利要求1所述,其特征在于:涂层的材料可以是高分子的液体或固体薄膜。高分子材料的选择包括环氧树脂,聚酰亚胺等。
3.如权利要求1所述,其特征在于:芯片背面的高分子涂布方式有多种。液体的材料有旋转涂布,印刷,滴放,喷涂等方法。固体的薄膜可以通过加热层压的方法粘结到芯片的背面。
4.如权利要求1所述,其特征在于:芯片背面的高分子涂布层可能是均匀的,也可能芯片中央厚度比较大。
5.如权利要求1所述,其特征在于:芯片背面的高分子固化包括加热和紫外线辐射等方法。
6.如权利要求1所述,其特征在于:通过优化高分子涂层的厚度和机械性质,使具有涂层的芯片机械性质与有机基板更接近,从而减少封装后器件的弯曲度和内部应力。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110421703 CN103165542A (zh) | 2011-12-15 | 2011-12-15 | 倒装芯片封装中的芯片背面涂层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110421703 CN103165542A (zh) | 2011-12-15 | 2011-12-15 | 倒装芯片封装中的芯片背面涂层 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103165542A true CN103165542A (zh) | 2013-06-19 |
Family
ID=48588513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110421703 Pending CN103165542A (zh) | 2011-12-15 | 2011-12-15 | 倒装芯片封装中的芯片背面涂层 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165542A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106463497A (zh) * | 2014-07-03 | 2017-02-22 | Eo科技股份有限公司 | 晶片打标方法 |
CN109467880A (zh) * | 2018-10-31 | 2019-03-15 | 科化新材料泰州有限公司 | 一种提高环氧树脂组合物封装的半导体器件可靠性的方法 |
CN113436980A (zh) * | 2021-06-23 | 2021-09-24 | 南昌黑鲨科技有限公司 | 一种器件封装方法以及应用该封装方法封装的封装结构 |
CN114192989A (zh) * | 2021-11-30 | 2022-03-18 | 深圳市裕展精密科技有限公司 | 在基材上打码的方法及打码设备 |
-
2011
- 2011-12-15 CN CN 201110421703 patent/CN103165542A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106463497A (zh) * | 2014-07-03 | 2017-02-22 | Eo科技股份有限公司 | 晶片打标方法 |
US10304778B2 (en) | 2014-07-03 | 2019-05-28 | Eo Technics Co., Ltd | Wafer marking method |
CN106463497B (zh) * | 2014-07-03 | 2019-10-22 | Eo科技股份有限公司 | 晶片打标方法 |
CN109467880A (zh) * | 2018-10-31 | 2019-03-15 | 科化新材料泰州有限公司 | 一种提高环氧树脂组合物封装的半导体器件可靠性的方法 |
CN109467880B (zh) * | 2018-10-31 | 2024-01-12 | 江苏科化新材料科技有限公司 | 一种提高环氧树脂组合物封装的半导体器件可靠性的方法 |
CN113436980A (zh) * | 2021-06-23 | 2021-09-24 | 南昌黑鲨科技有限公司 | 一种器件封装方法以及应用该封装方法封装的封装结构 |
CN114192989A (zh) * | 2021-11-30 | 2022-03-18 | 深圳市裕展精密科技有限公司 | 在基材上打码的方法及打码设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11881415B2 (en) | Method of packaging chip and chip package structure | |
CN101964311B (zh) | 形成集成电路结构的方法与集成电路结构 | |
US8729714B1 (en) | Flip-chip wafer level package and methods thereof | |
US7776648B2 (en) | High thermal performance packaging for circuit dies | |
TWI303870B (en) | Structure and mtehod for packaging a chip | |
JP5078644B2 (ja) | 光半導体素子封止用樹脂シートおよび光半導体装置 | |
KR20120032254A (ko) | 반도체 적층 패키지 및 이의 제조 방법 | |
KR101681360B1 (ko) | 전자부품 패키지의 제조방법 | |
CN103199187B (zh) | 一种发光二极管封装基板与封装结构及其制作方法 | |
JP2010165940A (ja) | 半導体素子の樹脂封止方法 | |
JP2002319647A (ja) | 半導体装置の製造方法 | |
US8236126B2 (en) | Encapsulation method of environmentally sensitive electronic element | |
WO2017000852A1 (zh) | 一种晶圆级扇出封装的制作方法 | |
CN103165542A (zh) | 倒装芯片封装中的芯片背面涂层 | |
CN102593327A (zh) | 圆片级发光二级管倒装封装工艺 | |
CN109786540B (zh) | 一种led封装结构及其封装方法 | |
CN101807531A (zh) | 一种超薄芯片的封装方法以及封装体 | |
US11735435B2 (en) | Quad flat no lead package and method of making | |
US7863094B2 (en) | Method for removing bubbles from adhesive layer of semiconductor chip package | |
CN102332408B (zh) | 芯片尺寸封装件及其制法 | |
CN201994277U (zh) | 晶圆封装结构 | |
US20220399207A1 (en) | Semiconductor encapsulation method and semiconductor encapsulation structure | |
CN101295655A (zh) | 平板/晶圆结构封装设备与其方法 | |
CN102376591A (zh) | 芯片尺寸封装件及其制法 | |
CN100578766C (zh) | 芯片封装构造制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130619 |