CN103137666B - 一种纵向pnp双极晶体管及其制造方法 - Google Patents

一种纵向pnp双极晶体管及其制造方法 Download PDF

Info

Publication number
CN103137666B
CN103137666B CN201110376836.8A CN201110376836A CN103137666B CN 103137666 B CN103137666 B CN 103137666B CN 201110376836 A CN201110376836 A CN 201110376836A CN 103137666 B CN103137666 B CN 103137666B
Authority
CN
China
Prior art keywords
doping content
base
polysilicon
collector region
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110376836.8A
Other languages
English (en)
Other versions
CN103137666A (zh
Inventor
钱文生
石晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110376836.8A priority Critical patent/CN103137666B/zh
Publication of CN103137666A publication Critical patent/CN103137666A/zh
Application granted granted Critical
Publication of CN103137666B publication Critical patent/CN103137666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种纵向PNP双极晶体管,包括位于两隔离结构之间的集电区,集电区之上具有基区,基区之上具有多晶硅发射极。所述集电区和隔离结构下方具有埋层,所述埋层之上且在两隔离结构的外侧具有集电极引出端。所述集电区为中低掺杂,所述埋层和集电极引出端为高掺杂。所述基区在纵向上,中间的掺杂浓度大于两端结面位置处的掺杂浓度,靠近多晶硅发射极处的掺杂浓度最低,靠近集电区处的掺杂浓度较高。所述多晶硅发射极为p型重掺杂。所述纵向PNP双极晶体管可以在维持较大电流增益和较高特征频率的同时得到较高的击穿电压。

Description

一种纵向PNP双极晶体管及其制造方法
技术领域
本发明涉及一种双极晶体管(BJT)。
背景技术
双极晶体管的电流增益与特征频率(截止频率)是两个关键参数。电流增益的大小很大程度上取决于发射区注入效率。提高发射区注入效率,必须提高发射区和基区掺杂浓度的比值。提高器件特征频率的主要途径是减小基区宽度,从而减小基区渡越时间。要获得较大电流增益和较高特征频率就要降低基区的掺杂浓度,减小基区宽度。
基区宽度和掺杂浓度的减小会影响器件的其它特性参数,单纯的降低基区的掺杂浓度会造成晶体管的基极电阻增大、功率增益下降、噪声系数上升、大电流特性变坏等弊端。
同时,双极晶体管的击穿电压也与基区的结构参数和掺杂水平密切相关。随着集电结反向电压的增加,集电结势垒区向两边扩展,基区有效宽度减小,如果晶体管的基区掺杂浓度比集电区低,基区宽度又较小,则有可能在集电结发生雪崩击穿之前,发生基区穿通,发射区到集电区之间只有空间电荷区而没有中性基区,集电极电流迅速上升,器件发生击穿。提高击穿电压需要增加基区宽度和基区掺杂浓度。
因而对双极晶体管而言,获得较大电流增益和较高截止频率、与提高击穿电压之间存在矛盾。
发明内容
本发明所要解决的技术问题是提供一种纵向PNP双极晶体管,既能维持较大电流增益和较高特征频率,同时还可得到较高的击穿电压。
为解决上述技术问题,本发明纵向PNP双极晶体管包括位于两隔离结构之间的集电区,集电区之上具有基区,基区之上具有多晶硅发射极;
所述集电区和隔离结构下方具有埋层,所述埋层之上且在两隔离结构的外侧具有集电极引出端;
所述集电区为中低掺杂;所述埋层和集电极引出端为高掺杂;
所述基区在纵向上的掺杂浓度为:中间区域的掺杂浓度大于两端区域的掺杂浓度,下端区域即基区靠近集电区处的掺杂浓度大于上端区域即基区靠近多晶硅发射极处的掺杂浓度;
所述多晶硅发射极为p型重掺杂。
所述纵向PNP双极晶体管的制造方法包括如下步骤:
第1步,在衬底上刻蚀沟槽;
第2步,对衬底进行高剂量的离子注入,从而在衬底中形成埋层,该埋层在沟槽的下方;
第3步,向沟槽中填充介质,在沟槽中形成隔离结构;
第4步,对埋层上方、且在两隔离结构外侧的衬底进行高剂量的离子注入,形成集电极引出端;
第5步,对埋层上方、且在两隔离结构之间的衬底进行一次或多次低剂量的离子注入,形成集电区;
第6步,淀积第一介质层和多晶硅,刻蚀形成基区窗口;
第7步,淀积一层硅,并对该层硅进行离子注入,使该层硅在纵向上呈现:中间区域的掺杂浓度大于两端区域的掺杂浓度,下端区域即基区靠近集电区处的掺杂浓度大于上端区域即基区靠近多晶硅发射极处的掺杂浓度;
第8步,刻蚀硅、多晶硅和介质层,形成T型基区,在其两端下方具有多晶硅和第一介质层;
第9步,淀积第二介质层和第三介质层,刻蚀形成发射区窗口;
第10步,淀积一层多晶硅,再采用光刻和刻蚀工艺对多晶硅、第三介质层、第二介质层进行刻蚀,形成T型多晶硅发射极;所述T型多晶硅发射极为重掺杂;
第11步,淀积第四介质层,在T型多晶硅发射极的两侧形成侧墙。
本发明纵向PNP双极晶体管,在基区中具有特殊的掺杂浓度的纵向分布,可以在基区两端掺杂浓度较低的同时提高基区杂质总量;EB结(发射极与基极之间的PN结)处基区的掺杂浓度较低,从而提高发射区注入效率;CB结(集电极与基极之间的PN结)处基区的掺杂浓度较高,使得反向偏压时基区的耗尽区宽度减小,从而提高器件的BVCBO(集电极-基极击穿电压)。所述纵向PNP双极晶体管可以在维持较大电流增益和较高特征频率的同时得到较高的击穿电压。
附图说明
图1是本发明纵向PNP双极晶体管的一个实施例的结构示意图;
图2a~图2j是本发明纵向PNP双极晶体管的制造方法的各步骤示意图。
图中附图标记说明:
101为衬底;102a为沟槽;102为隔离结构;103为埋层;104为集电极引出端;105为集电区;106为第一介质层;107为多晶硅层;108为基区;109为第二介质层;110为第三介质层;111为多晶硅发射极;112为侧墙。
具体实施方式
请参阅图1,这是本发明纵向PNP双极晶体管的一个实施例。其具体结构为:在p型衬底101中具有p型重掺杂埋层103,埋层103之上具有隔离结构102。埋层103之上且在两个隔离结构102外侧的为p型集电极引出端104。埋层103之上且在两个隔离结构102之间的为集电区105。在集电区105和部分的隔离结构102之上具有T型基区108,由一“横”结构及其下方的一“竖”结构组成。其一“横”结构的两端下方为多晶硅107和第一介质层106。在基区108之上且正对集电区105的位置具有T型多晶硅发射极111,由一“横”结构及其下方的一“竖”结构组成。其一“横”结构的两端下方为第三介质层110和第二介质层109,其两侧具有侧墙112。
与传统的纵向PNP双极晶体管相比,本发明的纵向PNP双极晶体管具有如下特点:
其一,集电区105为中低掺杂,掺杂浓度为1×1012~5×1013原子每立方厘米。其下方的集电区埋层103为高掺杂,掺杂浓度为1×1014~1×1016原子每立方厘米,以降低集电区电阻。集电极引出端(collectorpick-up)104通过高剂量、高能量的离子注入形成,掺杂浓度为1×1014~1×1016原子每立方厘米,其与集电区埋层103相连接。
其二,基区108通过外延生长形成,又通过高能量的离子注入使其中的杂质分布在纵向上呈现:中间区域的掺杂浓度最高,上端区域(靠近多晶硅发射极111处)的掺杂浓度最低,下端区域(靠近集电区105处)的掺杂浓度介于两者之间。这种形式的掺杂能够在提高基区108的杂质总量的同时,降低基区电阻,增加晶体管的最高振荡频率。
基区108在靠近多晶硅发射极111处(即EB结处)的掺杂浓度较低,从而提高发射区注入效率。
基区108在靠近集电区105处(即CB结处)的掺杂浓度较高,使得反向偏压时基区108的耗尽区宽度减小,从而提高器件的BVCBO。
其三,多晶硅发射极111由重掺杂的p型多晶硅构成,掺杂浓度为1×1014~1×1016原子每立方厘米,降低其接触电阻。
所述纵向PNP双极晶体管的制造方法包括如下步骤:
第1步,请参阅图2a,采用光刻和刻蚀工艺,在p型衬底101上刻蚀沟槽102a。
第2步,请参阅图2b,向p型衬底101进行高剂量的p型杂质离子注入,并可选地进行退火工艺。从而在p型衬底101中形成p型重掺杂埋层103,该埋层103在沟槽102a的下方,用来降低集电区电阻。所述集电区是指由在两沟槽102a之间、且在埋层103之上区域的衬底101。所述高剂量指离子注入的剂量为1×1014~1×1016原子每平方厘米。
第3步,请参阅图2c,向沟槽102a中填充介质,优选为氧化硅,并以化学机械抛光(CMP)工艺进行平坦化处理,从而在沟槽102a中形成隔离结构102。
第4步,请参阅图2d,对埋层103上方、且在隔离结构102外侧的衬底101进行高剂量的p型杂质离子注入,形成集电极引出端104。所述高剂量指离子注入的剂量为1×1014~1×1016原子每平方厘米。
第5步,请参阅图2e,采用光刻和离子注入工艺对集电区注入p型杂质,可以分为一次或多次离子注入,但离子注入的总剂量为低水平,例如为1×1013~5×1013原子每平方厘米,以得到高的BC结(基极和集电极之间的PN结)击穿电压。之后进行退火工艺,形成集电区105。
第6步,请参阅图2f,在硅片表面淀积第一介质层106和多晶硅107,采用光刻和刻蚀工艺形成基区窗口,即将集电区105上方的氧化硅106和多晶硅107刻蚀掉。
优选地,第一介质层106为氧化硅,其淀积厚度为100~多晶硅107的淀积厚度为200~
第7步,请参阅图2g,在硅片表面淀积一层硅108,并对硅108进行n型杂质的离子注入。
所述硅108将基区窗口填充满,大致呈T型。
优选地,n型杂质需选择锑,其离子注入剂量为1×1014~1×1016原子每平方厘米,能量为1~50KeV。从而在硅108中形成纵向的杂质分布,即中间区域的掺杂浓度大于两端区域的掺杂浓度,下端区域(硅108与集电区105交界处)的掺杂浓度大于上端区域(硅108与多晶硅发射极111交界处)的掺杂浓度。
第8步,请参阅图2h,刻蚀硅108、多晶硅107和介质层106,形成T型的基区108,在其两肩膀部位下(即T型结构的一“横”的两端下方)具有多晶硅107和第一介质层106。
第9步,请参阅图2i,在硅片表面淀积第二介质层109和第三介质层110,采用光刻和刻蚀工艺形成发射区窗口,即将基区108之上、且在集电区105的正上方的部分区域中的第三介质层110和第二介质层109刻蚀掉。
优选地,第二介质层109为氧化硅,第三介质层110为氮化硅。
第10步,请参阅图2j,淀积一层多晶硅111,再采用光刻和刻蚀工艺对多晶硅111、第三介质层110、第二介质层109进行刻蚀,形成T型的多晶硅发射极111,在其两肩膀部位下方具有第三介质层110和第二介质层109。
所述多晶硅111将发射区窗口填满,大致呈T型。
淀积多晶硅111时进行p型杂质的原位掺杂(在位掺杂);和/或在淀积多晶硅111后对其进行p型杂质的离子注入,使得多晶硅111为重掺杂。离子注入剂量例如为1×1014~1×1016原子每平方厘米。
第11步,请参阅图1,淀积第四介质层112,例如为氧化硅,再采用干法反刻工艺在T型多晶硅发射极111的两侧形成侧墙112。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种纵向PNP双极晶体管,包括位于两隔离结构之间的集电区,集电区之上具有硅材料的基区,基区之上具有多晶硅发射极;其特征是,
所述集电区和隔离结构下方具有埋层,集电区底部仅接触埋层;所述埋层之上且在两隔离结构的外侧具有集电极引出端;
所述集电区为中低掺杂;所述埋层和集电极引出端为高掺杂;
所述基区在纵向上的掺杂浓度为:中间区域的掺杂浓度大于两端区域的掺杂浓度,下端区域即基区靠近集电区处的掺杂浓度大于上端区域即基区靠近多晶硅发射极处的掺杂浓度;
所述多晶硅发射极为p型重掺杂。
2.根据权利要求1所述的纵向PNP双极晶体管,其特征是,所述集电区的掺杂浓度为1×1012~5×1013原子每立方厘米;所述埋层和集电极引出端的掺杂浓度为1×1014~1×1016原子每立方厘米。
3.根据权利要求1所述的纵向PNP双极晶体管,其特征是,所述基区中掺杂的杂质为锑。
4.根据权利要求1所述的纵向PNP双极晶体管,其特征是,所述多晶硅发射极的掺杂浓度为1×1014~1×1016原子每立方厘米。
5.如权利要求1所述的纵向PNP双极晶体管的制造方法,其特征是,包括如下步骤:
第1步,在衬底上刻蚀沟槽;
第2步,对衬底进行高剂量的离子注入,从而在衬底中形成埋层,该埋层在沟槽的下方;
第3步,向沟槽中填充介质,在沟槽中形成隔离结构;
第4步,对埋层上方、且在两隔离结构外侧的衬底进行高剂量、高能量的离子注入,形成集电极引出端;
第5步,对埋层上方、且在两隔离结构之间的衬底进行一次或多次低剂量的离子注入,形成集电区;
第6步,淀积第一介质层和多晶硅,刻蚀形成基区窗口;
第7步,淀积一层硅,并对该层硅进行离子注入,使该层硅在纵向上呈现:中间区域的掺杂浓度大于两端区域的掺杂浓度,下端区域即基区靠近集电区处的掺杂浓度大于上端区域即基区靠近多晶硅发射极处的掺杂浓度;
第8步,刻蚀硅、多晶硅和介质层,形成T型基区,在其两端下方具有多晶硅和第一介质层;
第9步,淀积第二介质层和第三介质层,刻蚀形成发射区窗口;
第10步,淀积一层多晶硅,再采用光刻和刻蚀工艺对多晶硅、第三介质层、第二介质层进行刻蚀,形成T型多晶硅发射极;所述T型多晶硅发射极为重掺杂;
第11步,淀积第四介质层,在T型多晶硅发射极的两侧形成侧墙。
6.根据权利要求5所述的纵向PNP双极晶体管的制造方法,其特征是,所述方法第2步和第4步中,离子注入的剂量为1×1014~1×1016原子每平方厘米;所述方法第5步中,离子注入的剂量为1×1012~5×1013原子每平方厘米。
7.根据权利要求5所述的纵向PNP双极晶体管的制造方法,其特征是,所述方法第7步中,离子注入的杂质为锑,剂量为1×1014~1×1016原子每平方厘米,能量为1~50KeV。
8.根据权利要求5所述的纵向PNP双极晶体管的制造方法,其特征是,所述方法第10步中,在淀积多晶硅时进行原位掺杂,和/或在淀积多晶硅后进行离子注入;离子注入的剂量为1×1014~1×1016原子每平方厘米。
CN201110376836.8A 2011-11-23 2011-11-23 一种纵向pnp双极晶体管及其制造方法 Active CN103137666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110376836.8A CN103137666B (zh) 2011-11-23 2011-11-23 一种纵向pnp双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110376836.8A CN103137666B (zh) 2011-11-23 2011-11-23 一种纵向pnp双极晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103137666A CN103137666A (zh) 2013-06-05
CN103137666B true CN103137666B (zh) 2015-12-09

Family

ID=48497255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110376836.8A Active CN103137666B (zh) 2011-11-23 2011-11-23 一种纵向pnp双极晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103137666B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838926B (zh) * 2021-08-16 2023-09-12 北京工业大学 一种具有高压和高增益模式的高频横向双极晶体管电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647281A (zh) * 2002-04-05 2005-07-27 科比恩公司 有分级基极层的双极晶体管
CN101599506A (zh) * 2009-07-24 2009-12-09 上海宏力半导体制造有限公司 一种基于多晶硅发射极的双极晶体管
CN102097464A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 高压双极晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987000692A1 (en) * 1985-07-26 1987-01-29 Hitachi, Ltd. Semiconductor device
US6864517B2 (en) * 2003-01-14 2005-03-08 International Business Machines Corporation Bipolar structure with two base-emitter junctions in the same circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647281A (zh) * 2002-04-05 2005-07-27 科比恩公司 有分级基极层的双极晶体管
CN101599506A (zh) * 2009-07-24 2009-12-09 上海宏力半导体制造有限公司 一种基于多晶硅发射极的双极晶体管
CN102097464A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 高压双极晶体管

Also Published As

Publication number Publication date
CN103137666A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN102104062B (zh) 双极晶体管
CN102097464B (zh) 高压双极晶体管
CN102231379B (zh) SiGe异质结双极晶体管多指结构
CN102437180B (zh) 超高压锗硅hbt器件及其制造方法
CN102468334B (zh) Vdmos器件及其制造方法
CN101916780A (zh) 一种具有多层超结结构的ldmos器件
CN103730372A (zh) 一种可提高器件耐压的超结制造方法
CN101916729B (zh) 具有多层超结结构的绝缘体上硅ldmos器件制作方法
CN103681779A (zh) 一种场效应晶体管结构及其制作方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN103474465B (zh) 一种超结mosfet器件及其制造方法
CN105576025A (zh) 一种浅沟槽半超结vdmos器件及其制造方法
CN106024915A (zh) 一种超级结肖特基二极管
CN103050521B (zh) 锗硅hbt器件的集电区引出结构及其制造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN103137666B (zh) 一种纵向pnp双极晶体管及其制造方法
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN102005472B (zh) 一种功率半导体器件的制造方法
CN102403354A (zh) Coo1MOS器件及其制造方法
CN202205757U (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN104347403A (zh) 一种绝缘栅双极性晶体管的制造方法
CN103035689B (zh) 锗硅hbt的集电区引出结构及其制造方法
CN104425577B (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN106057906A (zh) 一种具有p型埋层的积累型dmos

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant