CN103123932B

CN103123932B - 半导体装置

Info

Publication number: CN103123932B
Application number: CN201210458371.5A
Authority: CN
Inventors: 胜野高志; 树神雅人; 市川正; 石井荣子
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2011-11-17
Filing date: 2012-11-14
Publication date: 2015-08-05
Anticipated expiration: 2032-11-14
Also published as: JP2013106018A; CN103123932A; JP5494622B2

Abstract

本发明提供一种在常闭状态下工作并具备高耐压和低导通电阻的半导体装置。在半导体装置（1）中，漏极（21）构成为可与形成于第一异质结面（32）的二维电子气层电连接，源极（29）构成为可与形成于第一异质结面（32）的二维电子气层电绝缘且构成为可与形成于第二异质结面（34）的二维电子气层电连接，栅极部（28）与第二异质结面（34）相向，导通电极（25）构成为可与形成于第一异质结面（32）的二维电子气层及形成于第二异质结面（34）的二维电子气层这两者电连接。形成于第一异质结面（32）的二维电子气层的电子浓度比形成于第二异质结面（34）的二维电子气层的电子浓度大。

Description

半导体装置

技术领域

本发明涉及具有异质结的半导体装置。

背景技术

目前正在开发利用形成于禁带不同的电子渡越层和电子供给层的异质结面的二维电子气层的半导体装置。这种半导体装置中，电流经由二维电子气层在漏极和源极之间流动。在漏极和源极之间预设栅极部，根据对该栅极部施加的电压控制在二维电子气层流动的电流量。专利文献1中公开有这样的半导体装置之一例。

专利文献

专利文献1：（日本）特开2007－96203号公报

发明内容

在这种半导体装置中，期望在常闭状态下工作并具备低导通电阻和高耐压。例如，为了使在常闭状态下工作，将电子供给层的厚度减薄，将二维电子气层的电子浓度减薄的技术已为人们所知。当利用该技术将二维电子气层的电子浓度减薄时，在对栅极部未施加电压时，可以使与栅极部相向的二维电子气层消失。由此，可以使半导体装置在常闭状态下工作。

但是，当二维电子气层的电子浓度变薄时，与栅极部相向的部分以外的二维电子气层的电子浓度也变薄，因此，存在导通电阻增大的问题。特别是为了得到高耐压，需要将漏极和源极之间的距离增长，其结果为，与栅极部相向的部分以外的二维电子气层的距离也变长，导通电阻增大的问题将变得显著。

本申请说明书中公开的技术目的在于提供一种在常闭状态下工作并具备高耐压和低导通电阻的半导体装置。

本说明书中公开的半导体装置特征在于设有两个异质结面。将形成于一个异质结面的二维电子气层的电子浓度调整为相对较浓，将形成于另一个异质结面的二维电子气层的电子浓度调整为相对较薄。与二维电子气层的电子浓度被调整为相对较薄的异质结面相向而设置栅极部。由此，实现了在常闭状态下工作。而且，在该半导体装置中，利用二维电子气层的电子浓度被调整为相对较浓的异质结面，确保漏极和源极之间的距离长。因此，可以确保漏极和源极之间的距离长而得到高耐压，并能够抑制导通电阻的增大。这样，本说明书中公开的半导体装置通过利用两个异质结面，可以在常闭状态下工作并具备高耐压和低导通电阻。

即，本说明书中公开的半导体装置具备半导体层叠体、漏极、源极、栅极部及导通电极。漏极设于半导体层叠体上。源极设于半导体层叠体上，且从漏极离开配置。栅极部设于半导体层叠体上，且配置于漏极与源极之间。另外，栅极部也可以为绝缘栅极型，也可以为肖特基型。导通电极设于半导体层叠体上，且设于漏极与栅极部之间。半导体层叠体具有第一半导体层、第二半导体层、第三半导体层及第四半导体层。第一半导体层和第二半导体层的禁带不同，由第一半导体层和第二半导体层构成第一异质结面。第三半导体层和第四半导体层的禁带不同，由第三半导体层和第四半导体层构成第二异质结面。漏极构成为能够与形成于第一异质结面的二维电子气层电连接。源极构成为能够与形成于第一异质结面的二维电子气层电绝缘，且构成为能够与形成于第二异质结面的二维电子气层电连接。栅极部与第二异质结面相向。导通电极构成为能够与形成于第一异质结面的二维电子气层及形成于第二异质结面的二维电子气层这两者电连接。形成于第一异质结面的二维电子气层的电子浓度比形成于第二异质结面的二维电子气层的电子浓度大。在上述方式的半导体装置中，电流经由第一异质结面、导通电极及第二异质结面在漏极与源极之间流动。与二维电子气层的电子浓度被调整为相对薄的第二异质结面相向设有栅极部。由此，实现在常闭状态下工作。而且，在上述方式的半导体装置中，通过二维电子气层的电子浓度被调整为相对浓的第一异质结面，确保漏极与源极之间的距离较长。因此，可以确保漏极与源极之间的距离较长而得到高耐压，并能够抑制导通电阻的增大。这样，上述方式的半导体装置可以在常闭状态下工作并具备高耐压和低导通电阻。

上述方式的半导体装置也可以还具备辅助栅极部。辅助栅极部设于半导体层叠体上，且设于漏极与导通电极之间。辅助栅极部以栅极部未被施加电压时该辅助栅极部未被施加电压的方式构成。在上述方式的半导体装置中，在栅极部未被施加电压时，辅助栅极部也未被施加电压。由此，辅助栅极部在半导体装置断开时，利用场板效应缓和漏极和导通电极的电场。另外，辅助栅极部可以为绝缘栅极型，也可以为肖特基型。

第一半导体层、第二半导体层、第三半导体层及第四半导体层也可以按照此顺序层叠。该方式的半导体装置中，第一异质结和第二异质结沿厚度方向平行地构成。

第二半导体层的禁带也可以比第一半导体层的禁带宽。而且，第四半导体层的禁带也可以比第三半导体层的禁带宽。该方式的半导体装置是通过将禁带相对窄的层和禁带相对宽的层交替层叠而形成的。

漏极也可以填充在形成于半导体层叠体的第一沟槽内。通过调整第一沟槽的深度，可以简单地实现漏极与第一异质结面的电连接。

导通电极也可以填充在形成于半导体层叠体的第二沟槽内。通过调整第二沟槽的深度，可以简单地实现导通电极与第一异质结面的电连接、及导通电极与第二异质结面的电连接。

发明效果

根据本说明书中公开的技术，可以提供一种在常闭状态下工作并具备高耐压和低导通电阻的半导体装置。

附图说明

图1示意性表示实施例的半导体装置的要部剖面图；

图2A表示实施例的半导体装置的等效电路图之一例；

图2B表示实施例的半导体装置的等效电路图的另一例；

图3表示在实施例的半导体装置中流动的电流的流动路线。

符号说明

10：半导体层叠体

11：基板

12：缓冲层

13：第一半导体层

14：第二半导体层

15：第三半导体层

16：第四半导体层

21：漏极

22：第一沟槽

23：辅助栅极部

24：第二沟槽

25：导通电极

28：栅极部

29：源极

32：第一异质结面

34：第二异质结面

具体实施方式

下面整理本说明书中公开的技术的特征。

（第一特征）本说明书中公开的技术不限定用于半导体装置的材料。典型地说，使用氮化物系的化合物半导体是理想的。例如，理想的是，第一半导体层的半导体材料为In_XaGa_YaAl_1-Xa－YaN（0≦Xa≦1、0≦Ya≦1、0≦Xa＋Ya≦1），第二半导体层的半导体材料为In_XbGa_YbAl₁ _－Xb－YbN（0≦Xb≦1、0≦Yb≦1、0≦Xb＋Yb≦1），（1－Xa－Ya）＜（1－Xb－Yb）。另外，理想的是，第三半导体层的半导体材料为In_XcGa_YcAl_1-Xc－YcN（0≦Xc≦1、0≦Yc≦1、0≦Xc＋Yc≦1），第四半导体层的半导体材料为In_XdGa_YdAl_1-Xd－YdN（0≦Xd≦1、0≦Yd≦1、0≦Xd＋Yd≦1），（1－Xc－Yc）＜（1－Xd－Yd）。

（第二特征）本说明书中公开的技术中，形成于第一半导体层和第二半导体层的第一异质结面的二维电子气层的电子浓度被调整为比形成于第三半导体层和第四半导体层的第二异质结面的二维电子气层的电子浓度大。为了将其进行体现，例如，理想的是，第四半导体层的厚度比第二半导体层的厚度薄。另外，理想的是，第四半导体层的铝的组成比比第二半导体层的铝的组成比小。特别理想的是，将这些特征组合。

（第三特征）漏极填充的第一沟槽的深度不特别进行限定，但在一例中，理想的是，其贯通第四半导体层和第三半导体层。更理想的是，第一沟槽贯通第二半导体层而到达第一半导体层。

（第四特征）导通电极填充的第二沟槽的深度不特别进行限定，但在一例中，理想的是，其贯通第四半导体层和第三半导体层。更理想的是，第二沟槽贯通第二半导体层而到达第一半导体层。

【实施例】

如图1所示，半导体装置1具备半导体层叠体10。半导体层叠体10具有基板11、缓冲层12、第一半导体层13、第二半导体层14、第三半导体层15、第四半导体层16。缓冲层12、第一半导体层13、第二半导体层14、第三半导体层15、第四半导体层16按该顺序层叠于基板11上。

基板11的材料使用氮化物系的半导体材料可结晶生长的材料。

在一例中，基板11的材料使用氮化镓、蓝宝石、碳化硅、或硅。

缓冲层12的材料使用非掺杂氮化镓（GaN）。

缓冲层12利用有机金属气相沉积法（MOCVD：Metal OrganicChemical Vapor Deposition）在低温下层叠于基板11上。

第一半导体层13的材料使用非掺杂氮化镓（GaN）。第一半导体层13利用有机金属气相沉积法层叠于缓冲层12上。理想的是，第一半导体层13的厚度为约1～2μm。在一例中，第一半导体层13的厚度为约1.5μm。

第二半导体层14的材料使用非掺杂氮化铝镓（AlGaN）。理想的是，第二半导体层14的铝的组成比为约10～30％，其厚度为约10～100nm。在一例中，第二半导体层14的铝的组成比为约25％，其厚度为约25nm。第二半导体层14利用有机金属气相沉积法层叠于第一半导体层13上。第二半导体层14的禁带比第一半导体层13的禁带大。因此，在第一半导体层13和第二半导体层14的第一异质结面32形成二维电子气（2DEG）。

第三半导体层15的材料使用非掺杂氮化镓（GaN）。理想的是，第三半导体层15的厚度为约0.02～2μm。在一例中，第三半导体层15的厚度为约40nm。第三半导体层15利用有机金属气相沉积法层叠于第二半导体层14上。

第四半导体层16的材料使用非掺杂的氮化铝镓（AlGaN）。理想的是，第四半导体层16的铝的组成比为约5～30％，其厚度为约2～50nm。在一例中，第四半导体层16的铝的组成比为约10％，其厚度为约5nm。第四半导体层16利用有机金属气相沉积法层叠于第三半导体层15上。第四半导体层16的禁带比第三半导体层15的禁带大。因此，在第三半导体层15和第四半导体层16的第二异质结面34形成二维电子气（2DEG）。

如上所述，若比较第二半导体层14和第四半导体层16，那么第二半导体层14的厚度被形成为相对厚。而且，若比较第二半导体层14和第四半导体层16，那么第二半导体层14所含的铝的组成比被调整为相对大。其结果为，形成于第一半导体层13和第二半导体层14的异质结面32的二维电子气层的电子浓度被调整为相对浓，形成于第三半导体层15和第四半导体层16的异质结面34的二维电子气层的电子浓度被调整为相对薄。

半导体装置1还具备漏极21、辅助栅极部23、导通电极25、栅极部28及源极29。这些电极构造在平面观察时配置为条纹状。

漏极21设于半导体层叠体10上，与源极29隔开规定距离进行配置。漏极21和源极29之间的规定距离根据期望的耐压适宜调整。漏极21填充在形成于半导体层叠体10的第一沟槽22内。第一沟槽22贯通第四半导体层16和第三半导体层15。也可以取代该例，第一沟槽22可以形成为更深，也可以贯通第二半导体层14而到达第一半导体层13。理想的是，漏极21的材料使用可与氮化物系的半导体材料欧姆接触的材料。在一例中，漏极21使用将钒（V）、铝（Al）及钼（Mo）层叠而成的层叠电极。由此，漏极21构成为可与形成于第一半导体层13和第二半导体层14的第一异质结面32的二维电子气层欧姆接触。另外，理想的是，漏极21利用烧结处理（在一例中为600℃、5分钟）提高欧姆性。

辅助栅极部23设于半导体层叠体10上，配置于漏极21和导通电极25之间。理想的是，辅助栅极部23的材料使用可与氮化物系的半导体材料肖特基接触的材料。在一例中，辅助栅极部23使用镍（Ni）、或镍（Ni）和金（Au）的层叠电极。

导通电极25设于半导体层叠体10上，配置于辅助栅极部23和栅极部28之间。导通电极25填充在形成于半导体层叠体10的第二沟槽24内。第二沟槽24贯通第四半导体层16和第三半导体层15。也可以取代该例，第二沟槽24也可以形成为更深，也可以贯通第二半导体层14而到达第一半导体层13。理想的是，导通电极25的材料使用可与氮化物系的半导体材料欧姆接触的材料。在一例中，导通电极25使用将钒（V）、铝（Al）及钼（Mo）层叠而成的层叠电极。由此，导通电极25构成为可与形成于第一异质结面32的二维电子气层及形成于第二异质结面34的二维电子气层这两者欧姆接触。另外，理想的是，导通电极25利用烧结处理（在一例中为600℃、5分钟）提高欧姆性。

栅极部28设于半导体层叠体10上，配置于导通电极25和源极29之间。栅极部28具有栅极绝缘膜26和栅极电极27。栅极电极27经由栅极绝缘膜26而与半导体层叠体10相向。在一例中，栅极绝缘膜26的材料使用氮化硅（SiN）、氧化硅（SiO₂）、或氧化铝（Al₂O₃），栅极电极27的材料使用镍（Ni）和铝（Al）的层叠电极。另外，栅极部28在平面观察时以局部与导通电极25重叠，且局部还与源极29重叠的方式而形成。因此，栅极部28设于导通电极25和源极29之间的整体，与导通电极25和源极29之间存在的第二异质结面34整体相向。

源极29设于半导体层叠体10上。理想的是，源极29的材料使用可与氮化物系的半导体材料欧姆接触的材料。在一例中，源极29使用将钒（V）、铝（Al）及钼（Mo）层叠而成的层叠电极。由此，源极29构成为可与形成于第三半导体层15和第四半导体层16的第二异质结面34的二维电子气层欧姆接触。另外，理想的是，源极29利用烧结处理（在一例中为600℃、5分钟）提高欧姆性。另外，源极29由于离开第一半导体层13和第二半导体层14的第一异质结面32，因此，被构成为可与形成于第一异质结面32的二维电子气层绝缘。

半导体装置1可以评价为与将两种高电子迁移率晶体管串联连接的构造等效。该情况下，一个高电子迁移率晶体管由漏极21、辅助栅极部23及导通电极25构成，另一个高电子迁移率晶体管由导通电极25、栅极部28及源极29构成。

如图2A所示，在半导体装置1的一例中，也可以将辅助栅极部23和源极29进行短路而使用。或如图2B所示，在半导体装置1的另一例中，也可以将辅助栅极部23和栅极部28进行短路而使用。在任一情况下都构成为在对栅极部28未施加电压时，对辅助栅极部23也未施加电压。

下面，参照图1及图3对半导体装置1的切换动作进行说明。另外，如图2A所示，在以下的说明中，对将辅助栅极部23和源极29短路的例子进行说明。

半导体装置1对漏极21施加正电压、对源极29施加接地电压而使用。在对栅极部28的栅极电极27未施加电压时，在第三半导体层15和第四半导体层16的第二异质结面34未形成二维电子气层。因此，漏极21和源极29之间的电流流动路线在该栅极部28相向的第二异质结面34被阻断，半导体装置1为断开。另外，此时，对辅助栅极部23也未施加电压。

当对栅极部28的栅极电极27施加正电压时，在第三半导体层15和第四半导体层16的第二异质结面34形成二维电子气层。如图1及图3所示，从源极29注入的电子经由形成于第三半导体层15和第四半导体层16的第二异质结面34的二维电子气层到达导通电极25。电子利用导通电极25沿厚度方向流动，然后经由形成于第一半导体层13和第二半导体层14的第一异质结面32的二维电子气层向漏极21流动。

在半导体装置1中，与电子浓度被调整为相对薄的第二异质结面34的二维电子气层相向设有栅极部28。因此，在半导体装置1中，实现常闭状态下工作。另外，在半导体装置1中，以高耐压化为目的，漏极21和源极29之间的距离形成为较长。在这样情况下，电流流动路线大部分经由形成于电子浓度相对浓的第一异质结面32的二维电子气层流动，因此导通电阻的增大受到抑制。这样，半导体装置1可以在常闭状态下工作并具备高耐压和低导通电阻。

将半导体装置1的其它特征进行整理。

（1）如图2所示，半导体装置1可以评价为与将两种高电子迁移率晶体管串联的构造等效。一个高电子迁移率晶体管为高耐压的常开型，另一个晶体管为低耐压的常闭型。即，半导体装置1也可以评价为通过经由导通电极将在厚度方向偏移了的两个异质结面电连接使两种高电子迁移率晶体管节省空间地进行配置获得了成功。

（2）通过设置辅助栅极部23，在半导体装置1断开时，缓和漏极21和导通电极25之间的电场。

（3）半导体装置1也可以在第四半导体层16上具备作为第五半导体层的非掺杂氮化镓的保护层。通过设置保护层，抑制崩塌现象。

以上，对本发明的具体例详细进行了说明，但这些只是示例，不限定权利要求的范围。记载于权利要求的范围的技术包含将以上例示的具体例进行各种变形、变更。

另外，本说明书或附图所说明的技术要素单独或通过各种组合发挥技术上的实用性，不限定于申请时权利项记载的组合。另外，本说明书或附图所例示的技术可以同时实现多个目的，实现其中一个目的本身具有技术上的实用性。

Claims

1.一种半导体装置，具备：

半导体层叠体；

漏极，设于所述半导体层叠体上；

源极，设于所述半导体层叠体上，且从所述漏极离开配置；

栅极部，设于所述半导体层叠体上，且配置于所述漏极与所述源极之间；以及

导通电极，设于所述半导体层叠体上，且设于所述漏极与所述栅极部之间，

所述半导体层叠体具有第一半导体层、第二半导体层、第三半导体层及第四半导体层，

所述第一半导体层和所述第二半导体层的禁带不同，由所述第一半导体层和所述第二半导体层构成第一异质结面，

所述第三半导体层和所述第四半导体层的禁带不同，由所述第三半导体层和所述第四半导体层构成第二异质结面，

所述漏极构成为能够与形成于所述第一异质结面的二维电子气层电连接，

所述源极构成为能够与形成于所述第一异质结面的二维电子气层电绝缘，且所述源极构成为能够与形成于所述第二异质结面的二维电子气层电连接，

所述栅极部与所述第二异质结面相向，

所述导通电极构成为能够与形成于所述第一异质结面的二维电子气层及形成于所述第二异质结面的二维电子气层这两者电连接，

形成于所述第一异质结面的二维电子气层的电子浓度比形成于所述第二异质结面的二维电子气层的电子浓度大。

2.如权利要求1所述的半导体装置，其中，

还具备辅助栅极部，设于所述半导体层叠体上，且设于所述漏极与所述导通电极之间，

所述辅助栅极部以所述栅极部未被施加电压时该辅助栅极部未被施加电压的方式构成。

3.如权利要求1所述的半导体装置，其中，

所述第一半导体层、所述第二半导体层、所述第三半导体层及所述第四半导体层依次层叠。

4.如权利要求2所述的半导体装置，其中，

5.如权利要求3所述的半导体装置，其中，

所述第二半导体层的禁带比所述第一半导体层的禁带宽，

所述第四半导体层的禁带比所述第三半导体层的禁带宽。

6.如权利要求4所述的半导体装置，其中，

所述第二半导体层的禁带比所述第一半导体层的禁带宽，

所述第四半导体层的禁带比所述第三半导体层的禁带宽。

7.如权利要求3所述的半导体装置，其中，

所述漏极填充在形成于所述半导体层叠体的第一沟槽内。

8.如权利要求4所述的半导体装置，其中，

所述漏极填充在形成于所述半导体层叠体的第一沟槽内。

9.如权利要求5所述的半导体装置，其中，

所述漏极填充在形成于所述半导体层叠体的第一沟槽内。

10.如权利要求6所述的半导体装置，其中，

所述漏极填充在形成于所述半导体层叠体的第一沟槽内。

11.如权利要求3～10中任一项所述的半导体装置，其中，

所述导通电极填充在形成于所述半导体层叠体的第二沟槽内。