CN102484124B - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN102484124B
CN102484124B CN201080037631.0A CN201080037631A CN102484124B CN 102484124 B CN102484124 B CN 102484124B CN 201080037631 A CN201080037631 A CN 201080037631A CN 102484124 B CN102484124 B CN 102484124B
Authority
CN
China
Prior art keywords
mentioned
nitride semiconductor
region
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080037631.0A
Other languages
English (en)
Other versions
CN102484124A (zh
Inventor
梅田英和
按田义治
上田哲三
田中毅
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102484124A publication Critical patent/CN102484124A/zh
Application granted granted Critical
Publication of CN102484124B publication Critical patent/CN102484124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化物半导体装置，其具备：半导体基板(101)；和形成于半导体基板上的氮化物半导体层(102)。半导体基板具有通常区域(101A)以及包围通常区域的界面电流阻止区域(101B)。氮化物半导体层具有元件区域(102A)以及包围元件区域的元件分离区域(102B)。元件区域形成于通常区域上，界面电流阻止区域包括杂质并且对于在氮化物半导体层和半导体基板的界面处产生的载流子形成势垒。

Description

氮化物半导体装置
技术领域
本发明公开内容涉及氮化物半导体装置，尤其涉及采用作为用于电源电路的功率晶体管等能适用的氮化物半导体的半导体装置。
背景技术
以氮化镓(GaN)为代表的氮化物半导体，作为高频用半导体装置或者高输出半导体装置的材料而被关注。正在研究采用硅(Si)基板等作为形成采用了氮化物半导体的半导体装置的基板。如果Si基板能容易地进行大口径化，并且采用Si基板作为使氮化物半导体生长的基板，则能够大幅降低采用了氮化物半导体的半导体装置的成本。
在Si基板上形成采用了氮化物半导体的半导体装置的情况下，Si基板的电位对设备工作带来影响。因此，为了使Si基板的电位稳定，执行以下方法，即设置贯通电极以贯通氮化物半导体层以及Si基板，在Si基板的背面所形成的电极经由贯通电极而与源电极或者漏电极相连接。如果将背面电极与源电极或者漏电极电连接，则在源电极或者漏电极与背面电极之间施加高电压。因此，需要增大半导体装置的纵向耐压。在Si基板上形成的半导体装置的纵向耐压是通过在Si基板上生长的氮化物半导体层的耐压和Si基板的耐压来决定的。为了增大氮化物半导体层的耐压，需要加厚氮化物半导体层的膜厚。但是，由于Si和氮化物半导体的晶格常数以及热膨胀系数有较大不同，因此能在Si基板上形成的氮化物半导体的膜厚存在限度。
因此，研究了通过增大Si基板的耐压来使半导体装置的纵向耐压提高的方法(例如参照专利文献1)。
(现有技术文献)
(专利文献)
专利文献1：日本特开2005-217049号公报
发明内容
(发明要解决的课题)
但是，本申请发明者们发现即使增大Si基板的耐压，半导体装置的纵向耐压也几乎没有变化。此外，还发现不仅Si基板而且碳化硅(SiC)基板以及砷化镓(GaAs)基板等其他半导体的基板中也产生同样的问题。
本发明公开内容的目的在于基于本申请发明者们所发现的内容，在采用半导体基板的情况下，能够实现提高纵向耐压的氮化物半导体装置。
(用于解决课题的手段)
为了实现上述目的，本发明公开内容使氮化物半导体装置构成为具备具有界面电流阻止区域的半导体基板。
具体地，例示的氮化物半导体装置具备半导体基板和形成于半导体基板上的氮化物半导体层，半导体基板具有通常区域以及包围该通常区域的界面电流阻止区域，氮化物半导体层具有元件区域以及包围该元件区域的元件分离区域，元件区域形成于通常区域上，界面电流阻止区域包括杂质并且对于在氮化物半导体层和半导体基板的界面处产生的载流子形成势垒。
例示的氮化物半导体装置，具有界面电流阻止区域，其包括杂质，并对于在氮化物半导体层与半导体基板的界面处产生的载流子成为势垒。因此，能够抑制在氮化物半导体层和半导体基板的界面处形成电流通路。从而，电流不流过半导体基板的侧面而流过半导体基板的内部，半导体基板的纵向耐压对氮化物半导体装置的纵向耐压有贡献。其结果，能够使氮化物半导体装置的纵向耐压大幅度地提高。
在例示的氮化物半导体装置中，也可为界面电流阻止区域包括导电型与通常区域相同的杂质，界面电流阻止区域的杂质浓度比通常区域高的结构，也可为包括导电型与通常区域不同的杂质的结构。
进而，也可为界面电流阻止区域具有包括导电型与通常区域相同的杂质的第一区域和导电型与通常区域不同的杂质的第二区域，第一区域的杂质浓度比通常区域高的结构。在这种情况下，第一区域和第二区域也可互相隔开间隔形成。
在例示的氮化物半导体装置中，也可界面电流阻止区域形成于半导体基板中的除去元件区域的正下方的部分。
在例示的氮化物半导体装置中，也可界面电流阻止区域在半导体基板的侧面露出。
例示的氮化物半导体装置中，也可半导体基板具有耗尽层形成区域，该耗尽层形成区域在比界面电流阻止区域更靠近内侧的位置与界面电流阻止区域隔开间隔而形成、且包括导电型与通常区域不同的杂质。此外，也可半导体基板具有多个耗尽层形成区域，该多个耗尽层形成区域在比界面电流阻止区域更靠近内侧的位置与界面电流阻止区域隔开间隔而形成、且包括导电型与通常区域不同的杂质，多个耗尽层形成区域互相隔开间隔形成。
例示的氮化物半导体装置中，也可氮化物半导体层形成于比半导体基板中的界面电流阻止区域更靠近内侧的区域上。通过这种结构，也能够避免在氮化物半导体层内产生的电流通路的影响。
在例示的氮化物半导体装置中，也可为氮化物半导体层具有第一层、形成于该第一层上且带隙比第一层大的第二层的结构。在这种情况下，也可还具备源电极、漏电极以及栅电极。进而，也可为氮化物半导体层具有在第二层上选择性地形成且包括p型杂质的第三层，栅电极形成于第三层上的结构。
此外，例示的氮化物半导体装置也可还具备形成于氮化物半导体层上的阴极电极以及阳极电极。
例示的氮化物半导体装置也可还具备：形成于氮化物半导体层上的源电极、漏电极以及栅电极；和形成于栅电极和氮化物半导体层之间的栅极绝缘膜，氮化物半导体层具有从半导体基板侧依次形成的n型的第一层、p型的第二层以及n型的第三层，并且具有贯通第三层以及第二层并到达第一层的凹部，漏电极与第一层相接触而形成，源电极与第三层相接触而形成，栅电极按照隔着栅极绝缘膜来填埋凹部的方式形成。
例示的氮化物半导体装置中，也可电流阻止区域的杂质浓度为1×1016cm-3以上。
例示的氮化物半导体装置也可还具备：背面电极，其形成于半导体基板的与氮化物半导体层相反侧的面；和贯通电极，其贯通氮化物半导体层以及半导体基板、且与背面电极相连接。
例示的氮化物半导体装置中，也可贯通电极在半导体基板的上表面由界面电流阻止区域包围。
例示的氮化物半导体装置中，也可贯通电极按照贯通界面电流阻止区域的方式形成。
例示的氮化物半导体装置也可还具备形成于氮化物半导体层上的源电极、漏电极以及栅电极，贯通电极与源电极、漏电极以及栅电极中的任一个连接。
(发明效果)
根据本发明相关的半导体装置，在采用半导体基板的情况下，能够提高氮化物半导体装置的纵向耐压。
附图说明
图1(a)以及(b)表示与第一实施方式相关的半导体装置，(a)为平面图，(b)为(a)的Ib-Ib线上的断面图。
图2(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的IIb-IIb线上的断面图。
图3为表示硅基板的载流子浓度与耐压的关系的图表。
图4(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的IVb-IVb线上的断面图。
图5(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的Vb-Vb线上的断面图。
图6(a)以及(b)表示第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的VIb-VIb线上的断面图。
图7(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的VIIb-VIIb线上的断面图。
图8(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的VIIIb-VIIIb线上的断面图。
图9(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的IXb-IXb线上的断面图。
图10(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的Xb-Xb线上的断面图。
图11(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XIb-XIb线上的断面图。
图12(a)以及(b)表示第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XIIb-XIIb线上的断面图。
图13(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XIIIb-XIIIb线上的断面图。
图14(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XIVb-XIVb线上的断面图。
图15(a)以及(b)表示与第一实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XVb-XVb线上的断面图。
图16(a)以及(b)表示与第二实施方式相关的半导体装置，(a)为平面图，(b)为(a)的XVIb-XVIb线上的断面图。
图17(a)以及(b)表示与第二实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XVIIb-XVIIb线上的断面图。
图18(a)以及(b)表示与第二实施方式的变形例相关的半导体装置，(a)为平面图，(b)为(a)的XVIIIb-XVIIIb线上的断面图。
图19为表示与第一以及第二实施方式的变形例相关的半导体装置的平面图。
图20为表示与第一以及第二实施方式的变形例相关的半导体装置的平面图。
具体实施方式
本说明书中，所谓AlGaN表示3元混晶AlxGa1-xN(其中0≤x≤1)。多元混晶简记为各个构成元素记号的排列、例如AlInN、GaInN等。例如，氮化物半导体AlxGa1-x-yInyN(其中0≤x≤1、0≤y≤1、x+y≤1)简记为AlGaInN。此外，未掺杂意味着没有有意地导入杂质。
首先，对本申请发明者们所发现的、半导体基板的耐压与半导体装置的纵向耐压之间的关系进行说明。
首先，作为评价用半导体装置，在载流子浓度不同的各种p型Si基板以及n型Si基板上形成固定膜厚的氮化物半导体层，测定了所形成的评价用半导体装置的纵向耐压。预测评价用半导体装置的纵向耐压成为Si基板的纵向耐压与氮化物半导体层的纵向耐压的合计值。公知Si由于其载流子浓度而破坏耐压变化较大。一般地Si由于载流子浓度越低则耗尽层的宽度变得越大，所以具有破坏耐压变大的倾向。因此，期待在载流子浓度低的Si基板上所形成的评价用半导体装置的纵向耐压变大。但是，通过测定得到的评价用半导体装置的纵向耐压的值不依赖于Si基板的载流子浓度而大致处于固定。这种情况表示Si基板的纵向耐压对评价用半导体装置的纵向耐压几乎没有贡献。
进而，本申请发明者们针对评价用半导体装置进行了电容的测定。由此发现：在形成于p型Si基板上的氮化物半导体层中，如果以p型Si基板作为基准来对氮化物半导体层施加正的电压，则p型Si基板与氮化物半导体层的界面付近的p型Si反转为n型，形成高浓度的电子反转层。此外，如果以p型Si基板作为基准来对氮化物半导体层施加负的电压，则在p型Si基板与氮化物半导体层的界面形成空穴积蓄层。
同样地，发现：在形成于n型Si基板上的氮化物半导体中，如果以n型Si基板作为基准对氮化物半导体层施加负的电压，则n型Si基板与氮化物半导体的界面附近的n型半导体层反转为p型，形成高浓度的空穴反转层。此外，发现：如果以n型Si基板作为基准对氮化物半导体层施加正的电压，则在n型Si基板与氮化物半导体层的界面形成电子积蓄层。
如果在氮化物半导体层与Si基板的界面形成电子反转层、电子积蓄层、空穴反转层以及空穴积蓄层之类的保护层，则在氮化物半导体层与Si基板的界面处形成到达Si基板的侧面的电流通路。因此，如果对氮化物半导体层施加纵向的电压，则电流不在Si基板内而在氮化物半导体层与Si基板的界面处所形成的电流通路以及Si基板的侧面传送并流动。因此，Si基板的纵向耐压对半导体装置的纵向耐压几乎没有贡献。
认为这种氮化物半导体与Si基板的界面处的保护层的形成，由于在Si基板上结晶生长氮化物半导体层的技术得到了提高而能够检测。由于结晶生长技术的提高，从而能将具有高结晶性的氮化物半导体在Si基板上生长。由此，认为这是由于变成Si基板与氮化物半导体层的界面处的组成的替换在小的范围内急剧地产生、即所谓的界面陡峭性提高，从而保护层产生的缘故。
以下，采用实施方式，详细说明抑制在氮化物半导体层与Si基板的界面处所产生的电流通路的影响，提高了纵向耐压的半导体装置。
(第一实施方式)
图1(a)以及(b)为与第一实施方式相关的半导体装置，(a)表示平面结构，(b)表示(a)的Ib-Ib线上的断面结构。如图1所示，本实施方式的半导体装置为异质结场效应晶体管(HFET)，具有半导体基板101和在半导体基板101上形成的氮化物半导体层102。本实施方式中，半导体基板101是主面的面方位为(111)面的p型Si基板。氮化物半导体层102具有在半导体基板101的主面上依次形成的缓冲层121、沟道层122和保护层123。缓冲层121例如由作为氮化物半导体的AlN构成。沟道层122例如由厚度为1μm的未掺杂GaN构成。保护层123例如由厚度为25nm的未掺杂AlGaN构成。保护层123的Al组成比也可为25％程度。
氮化物半导体层102具有元件区域102A和按照包围元件区域102A的方式形成的元件分离区域102B。元件分离区域102B形成为到达比保护层123与沟道层122的界面更靠下侧，是与元件区域102A相比为高电阻的区域。元件分离区域102B也可通过对例如氩等的非导电性的杂质进行离子注入而形成。
在元件区域102A上形成源电极131、漏电极132以及栅电极133。源电极131以及漏电极132与在保护层123和沟道层122的界面处所产生的二维电子气层欧姆接触。源电极131以及漏电极132也可为例如钛和铝的层叠膜等。栅电极133与保护层123肖特基接触。栅电极133也可为例如镍和金的层叠膜。栅电极133形成为横跨元件区域102A且跨越到元件分离区域102B。另外，关于源电极131以及漏电极132也具有同样的结构。
按照覆盖氮化物半导体层102的表面的方式形成厚度为200nm的由氮化硅(SiN)构成的钝化膜141。在半导体基板101中的与氮化物半导体层102相反侧的面(背面)，形成由铝等构成的背面电极135。背面电极135通过配线(未图示)等与源电极131相连接。另外，如图2所示，也可形成贯通氮化物半导体层102以及半导体基板101的贯通电极113，通过贯通电极113连接源电极131和背面电极135。
半导体基板101具有通常区域101A和界面电流阻止区域101B。界面电流阻止区域101B为包括浓度比通常区域101A高的p型杂质的区域。在图1中，界面电流阻止区域101B与缓冲层121相接触。此外，形成为包围元件区域102A，并且在半导体基板101的侧面露出。另外，在形成贯通电极113的情况下，为使对贯通电极113和沟道进行绝缘，因此如图2所示，贯通电极113也可按照在氮化物半导体层102中贯通元件分离区域102B的方式形成。但是，不一定需要绝缘贯通电极113和沟道。此外，贯通电极113也可按照在半导体基板101中贯通界面电流阻止区域101B的方式形成。
接下来，对本实施方式的半导体装置的工作进行说明。在源电极131与背面电极135相连接的情况下，考虑以源电极131的电位为基准来对漏电极132施加正的电压的情况。在该情况下，如果对栅电极133施加负的电压，则HFET处于截止状态，因此从漏电极132朝向半导体基板101形成电场。由此，在p型的半导体基板101和缓冲层121的界面处形成电子反转层。但是，包括高浓度的p型杂质的界面电流阻止区域101B对于电子成为势垒。因此，抑制在缓冲层121与半导体基板101的界面处产生电流通路，并且电流不能到达半导体基板101的侧面。其结果，漏电流按照在纵向上贯通半导体基板101的方式流动，半导体基板101的纵向耐压有助于半导体装置的纵向耐压，能使半导体装置的纵向耐压大幅度地提高。
在本实施方式的半导体装置中，半导体装置的纵向耐压是通过氮化物半导体层102的纵向耐压和半导体基板101的纵向耐压来决定的。在氮化物半导体层102的膜厚为固定的情况下，半导体基板101的纵向耐压越大，半导体装置的纵向耐压也越大。半导体基板101的纵向耐压是通过半导体基板101的厚度和半导体基板101中所包括的杂质的浓度来决定的。图3表示Si基板的厚度以及杂质浓度与耐压的关系。如图3所示，半导体基板101中所包括的杂质浓度越低，半导体基板101的纵向耐压越高。因此，优选半导体基板101的杂质浓度低。在半导体基板101为Si基板的情况下，优选杂质浓度为1×1012cm-3程度～1×1016cm-3程度。
在本实施方式的半导体装置中，界面电流阻止区域101B相对电子也可成为势垒。因此，在半导体基板101为p型的情况下，界面电流阻止区域101B也可为p型杂质的浓度比通常区域101A高的区域。通常区域101A中所包括的p型杂质的浓度为1×1012cm-3程度～1×1016cm-3程度的情况下，也可为1×1016cm-3程度以上。进而，为了提高作为势垒的功能，优选为1×1018cm-3程度以上，更优选为1×1019cm-3程度以上。虽然优选杂质浓度高，但如果过高，则离子注入等变得困难，对基板的结晶性等也产生影响，由此优选为1×1021cm-3程度以下。
界面电流阻止区域101B只要能够使在纵向上流过元件区域102A并到达氮化物半导体层102与半导体基板101的界面的电流，变为在横向上流过氮化物半导体层102与半导体基板101的界面并不能到达半导体基板101的侧面即可。因此，界面电流阻止区域101B也可按照包围元件区域102A的方式形成。此外，如果考虑氮化物半导体层102中的电流的扩展，则优选界面电流阻止区域101B到达半导体基板101的侧面的一方。此外，为了形成电流在纵向上流过半导体基板101的路径，优选在元件区域102A的正下方不形成界面电流阻止区域101B，而设为通常区域101A。另外，所谓元件区域102A的正下方是指元件区域102A的下侧中、俯视时与元件区域102A相重合的位置。但是，即便元件区域102A的正下方的一部分成为界面电流阻止区域101B也没有问题。
另外，在形成贯通电极113的情况下，如果到达氮化物半导体层102与半导体基板101的界面处的电流到达了贯通电极113，则存在着该电流经由贯通电极113在纵向上流动的可能性。此外，也存在着在纵向上流过贯通电极113的电流在横向上流过氮化物半导体层102与半导体基板101的界面的可能性。但是，在图2中贯通电极113在半导体基板101的上表面由界面电流阻止区域101B环绕。因此，能够抑制在横向上流过氮化物半导体层102与半导体基板101的界面的电流到达贯通电极113。此外，也能抑制在氮化物半导体层102与半导体基板101的界面处，电流从贯通电极113在横向上流动。
为了抑制电场局部的集中，优选界面电流阻止区域101B与通常区域101A的边界成为没有角的形状。例如如图1(a)所示，优选平面形状作为角部被倒角且变为曲线的长方形状、圆角长方形状或者椭圆形状等。此外，如图1(b)所示那样，关于断面形状也优选在界面电流阻止区域101B和通常区域101A的边界处角部被倒角且成为曲线的长方形状或者椭圆扇形状等。但是，界面电流阻止区域101B与通常区域101A的边界也可为存在角部的形状。
在本实施方式中，说明了对漏电极132施加正的电压的情况。但是，对于半导体装置的用途而言，还存在着在关闭源电极131与漏电极132之间的沟道的状态下，以源电极131作为基准来对漏电极132施加负的电压的情况。在这种情况下，从半导体基板101朝向漏电极132形成电场。由此，在缓冲层121与半导体基板101的界面处形成空穴积蓄区域。从而，为了抑制在缓冲层121与半导体基板101的界面处产生电流通路，也可形成如图4所示那样相对空穴成为势垒的、包括n型杂质的界面电流阻止区域101C。在这种情况下，如图5所示那样也可形成连接漏电极132和背面电极135的贯通电极113。
只要能够形成势垒，则界面电流阻止区域101C中的n型杂质的浓度为任何值都可以，如果是1×1016cm-3程度以上也可以。进而，为了提高作为势垒的功能，优选为1×1018cm-3程度以上，更优选为1×1019cm-3程度以上。优选杂质浓度高，但如果过高，则对基板的结晶性等产生影响，因此优选为1×1021cm-3程度以下。
此外，存在要求切换对漏电极132施加正的电压的状态和施加负的电压的状态的工作的情况。在这种情况下，如图6所示那样也可形成具有包括p型杂质的第一区域111和包括n型杂质的第二区域112的界面电流阻止区域101D。第一区域111对于电子成为势垒，第二区域112对于空穴成为势垒。因此，在对漏电极132施加了正的电压的状态下，在对漏电极132施加了负的电压的状态下，都能抑制在缓冲层121和半导体基板101的界面处产生电流通路。这种情况下，也能如图7所示那样设置贯通电极113。在图7中，贯通电极113在半导体基板101的上表面由形成于外侧的第一区域111包围。因此，也能抑制电流在氮化物半导体层102与半导体基板101的界面处从贯通电极113在横向上流动。
优选第一区域111和第二区域112互相隔开间隔地形成。通过隔开间隔形成第一区域111和第二区域112，从而能够抑制隧道电流在第一区域111与第二区域112的界面处流动。
在图6以及图7中表示了第一区域111形成于比第二区域112更靠近外侧，但第二区域112也可形成于比第一区域111更靠近外侧。在这种情况下，贯通电极113也可由形成于外侧的第二区域包围。
在图6以及图7中，表示了每次形成一个第一区域111和第二区域112的例子，但第一区域111和第二区域112也可交替地形成多个。在这种情况下，贯通电极113也可由形成于最外侧的第一区域或者第二区域包围。
在本实施方式中，对半导体基板101为p型的情况进行了说明。但是，半导体基板101也可为n型。在半导体基板101为n型的情况下，如果以源电极131为基准来对漏电极132施加正的电压，则在缓冲层121与半导体基板101的界面处形成电子积蓄层。因此，通过形成p型的界面电流阻止区域，能够难以在缓冲层121和半导体基板101的界面处形成电流通路。另一方面，如果以源电极131为基准来对漏电极132施加负的电压，则在缓冲层121与半导体基板101的界面处形成空穴反转层。因此，通过形成n型的界面电流阻止区域，能够难以在缓冲层121和半导体基板101的界面处形成电流通路。在对漏电极132施加正的电压以及负的电压的任一个的情况下，界面电流阻止区域也可为p型和n型这两者。
在本实施方式中，栅电极133与保护层123形成肖特基接触。但是，如图8以及图9所示那样，在保护层123上形成由p型的GaN或者AlGaN等构成的p型氮化物半导体层124，栅电极133也与p型氮化物半导体层124形成欧姆接触。这种情况下，可成为常截止型的晶体管。
此外，在半导体基板上所形成的半导体元件不限于HFET等的晶体管。例如也可为二极管。这种情况下，如图10所示那样，也可在元件区域102A上形成阳极电极137和阴极电极138。在这种情况下也可如图11以及图12所示那样，设置贯通电极113。在背面电极135与阴极电极138相连接的情况下，也可形成n型界面电流阻止区域101C。此外，如果经由p型氮化物半导体层形成阳极电极，则能够作为PN结二极管。
如图13所示那样，在半导体基板上所形成的半导体元件也可为纵型的晶体管。纵型的晶体管具有在半导体基板101的主面上所形成的氮化物半导体层106。氮化物半导体层包括依次形成的、缓冲层161、未掺杂GaN层162、第一n型GaN层163、第二n型GaN层164、p型GaN层165以及第三n型GaN层166。第一n型GaN层163以及第三n型GaN层166的n型杂质的浓度比第二n型GaN层164高。
除去第三n型GaN层166、p型GaN层165、第二n型GaN层164以及第一n型GaN层163的一部分，形成凸状的台面(mesa)部。与台面部隔开间隔形成分离元件区域106A的元件分离区域106B。
在台面部形成除去第三n型GaN层166、p型GaN层165、第二n型GaN层164以及第一n型GaN层163的一部分的凹部。按照覆盖氮化物半导体层106的方式，形成作为栅极绝缘膜以及钝化膜发挥功能的SiN膜171。凹部中隔着SiN膜171形成栅电极133。在栅电极133的两侧方的台面部上形成与第三n型GaN层166欧姆接触的源电极131。在台面部的两侧方的元件区域106A上形成与第一n型GaN层163欧姆接触的漏电极132。
如果对栅电极133施加相对源电极131的电压为正的电压，则在p型GaN层165与SiN膜171的界面处形成电子反转层，在第二n型GaN层164与SiN膜171的界面处形成高浓度的电子积蓄层。由此，源电极131与漏电极132通过电子沟道连接，晶体管处于导通状态，流动漏极电流。也可采用氧化铝(Al2O3)膜或者氧化铪(HfO2)膜等来代替SiN膜171。
本实施方式的半导体装置能够抑制氮化物半导体层与半导体基板的界面处的电流通路的产生。但是，在层叠多层的氮化物半导体层的情况下，存在着在氮化物半导体层的内部也形成电流通路的可能性。图14所示的例子具有选择性地除去氮化物半导体层102且露出半导体基板101的外缘部的结构。如果具有这种结构，则不仅能够避免漏电流经由在缓冲层121和半导体基板101的界面处产生的电流通路而流动于半导体基板101的侧面，而且能够避免经由在沟道层122和缓冲层121的界面处产生的电流通路而流动于半导体基板101的侧面。因此，能够更有效地提高半导体装置的纵向耐压。另外，在图13所示的纵型的晶体管的情况下也能够具有同样的结构。
在图14中，由于氮化物半导体层102被物理地分离，因此也可不形成元件分离区域102B。但是，如果形成元件分离区域102B，则得到能够降低在氮化物半导体层102的侧面流动的漏电流的效果。此外，在设置贯通电极的情况下，如图15所示，源电极131和贯通电极113也可通过形成于氮化物半导体层102的表面的配线114来连接。
另外，在图8～图15所示的例子中，设界面电流阻止区域为包括n型或者p型杂质的区域，但也可为具有包括n型杂质的区域和包括p型杂质的区域这两者的结构。
(第二实施方式)
以下，参照附图对第二实施方式进行说明。图16(a)以及(b)为与第二实施方式相关的半导体装置，(a)表示平面结构，(b)表示断面结构。图16中通过对与图1相同的构成要素付与相同的符号而省略说明。
关于本实施方式的半导体装置，半导体基板101具有耗尽层形成区域151。耗尽层形成区域151为包括与半导体基板101不同的导电型的杂质的区域。例如在半导体基板101为p型的情况下，耗尽层形成区域151为包括n型杂质的区域。因此，通过耗尽层形成区域151和通常区域101A形成PN结二极管。
在源电极131与背面电极135被电连接的状态下，以源电极131的电位为基准来对漏电极132施加正的电压的情况下，对漏电极132施加的电压相对PN结二极管成为相反方向电压。通过相反方向电压而在耗尽层形成区域151和通常区域101A的界面处形成厚的耗尽层。因此，半导体基板101的纵向耐压变高，能够进一步提高半导体装置的纵向耐压。
如果耗尽层形成区域151的杂质浓度为PN结二极管能够形成的浓度，则没有特别地限定，但优选为1×1016cm-3程度以上。但是，如果杂质浓度过高，则由于对半导体基板101的结晶性等存在影响，因此优选为1×1021cm-3程度以下。
在图16中，将耗尽层形成区域151形成为大于元件区域102A，元件区域102A正下方成为耗尽层形成区域151。但是，元件区域102A的正下方不需要完全成为耗尽层形成区域152。此外，如图17所示那样也可等间隔地形成多个带状的耗尽层形成区域152，或者如图18所示那样也可将岛状的耗尽层形成区域153形成为矩阵状。由此，能够不仅在垂直方向上而且在水平方向上能扩展耗尽层。其结果，能够使半导体装置的纵向耐压进一步提高。在形成带状的耗尽层形成区域152或者岛状的耗尽层形成区域153的情况下，也可按照从各耗尽层形成区域扩展的耗尽层互相重合的方式来调整间隔。
在本实施方式中，表示了形成包括p型杂质的界面电流阻止区域101B的例子。但是，也可形成具有包括p型杂质的第一区域和包括n型杂质的第二区域的界面电流阻止区域。
为了防止在耗尽层形成区域和界面电流阻止区域之间流动隧道电流，优选耗尽层形成区域和界面电流阻止区域隔开间隔形成。
在将源电极131的电位作为基准来对漏电极132施加负的电压的情况下，也可将半导体基板101设为n型，将耗尽层形成区域151设为p型。在这种情况下，界面电流阻止区域也可为n型或者n型与p型的组合。
在本实施方式中，也可在栅电极和保护层之间形成p型的氮化物半导体层。此外，将半导体基板上所形成的半导体元件设为二极管来代替HFET，也可设为纵型的晶体管来代替HFET。进而，为了避免缓冲层与沟道层之间产生的电流通路的影响，也可除去一部分氮化物半导体层。此外，表示了通过氮化物半导体形成了沟道层以及保护层的晶体管以及二极管的例子，但是也可为其他晶体管或二极管。例如，氮化物半导体的双极晶体管、PN结二极管、PIN结二极管等。进而，在第二实施方式中也能设置贯通电极。例如也可通过贯通电极连接源电极和背面电极。
在第一实施方式以及第二实施方式中，表示了在半导体基板上形成一个半导体元件的例子。但是，在半导体基板上形成多个半导体元件的情况下也得到相同的效果。这种情况下，如图19所示，也可按照包围多个元件区域102A的方式在半导体基板的外缘部形成界面电流阻止区域101B。此外，如图20所示，也可按照包围各个元件区域102A的方式形成界面电流阻止区域101B。在形成包括n型杂质的界面电流阻止区域，或者形成具有包括p型杂质的第一区域和包括n型杂质的第二区域的界面电流阻止区域的情况下也能具有相同的结构。此外，在形成第一区域和第二区域的情况下，一方面单独地包围各元件区域102A，另一方面也可为一次全部包括多个元件区域102A的结构。此外，也可成为在界面电流阻止区域的上方且在各元件区域102A的外侧选择性地除去氮化物半导体层102，并露出半导体基板101的外缘部的结构。另外，元件区域102A的数目没有被特别地限定。在图19以及图20中，元件区域102A表示了所有的晶体管的例子，但也可形成二极管等其他元件。
由此，如果在形成了界面电流阻止区域的半导体基板上形成多个半导体元件并形成逆变器或者转换器等的集成装置，则能够大幅度地提高集成装置的耐压。
在第一实施方式以及第二实施方式中，表示了通过氮化物半导体形成了沟道层以及保护层的晶体管以及二极管的例子，但是也可为其他的晶体管或二极管。例如也可为采用了氮化物半导体的双极晶体管、PN结二极管以及PIN结二极管等。此外，在设置贯通电极的情况下，如果贯通电极在半导体基板的上表面由界面电流阻止区域包围，则能够减少在水平方向上从贯通电极开始流过半导体层和半导体基板的界面的漏电流。此外，也能够减少在水平方向上流过半导体层和半导体基板的界面的漏电流经由贯通电极在纵向上流动。因此，第一实施方式以及第二实施方式中所示的结构能适用于具有贯通半导体层以及半导体基板的贯通电极的所有的半导体装置。另外，不仅为贯通电极与源电极相连接的结构，也可为贯通电极与漏电极、或者贯通电极与栅电极相连接的结构。此外，在二极管的情况下，也可为贯通电极与阳极电极相连接的结构，也可为贯通电极与阴极电极相连接的结构。
在第一实施方式以及第二实施方式中，表示了半导体基板为Si基板的例子。但是，也可采用碳化硅(SiC)基板、砷化镓(GaAs)基板、氮化镓(GaN)基板或者氧化锌(ZnO)基板等来代替Si基板。
在第一实施方式以及第二实施方式中，在半导体基板为Si基板的情况下，p型杂质也可为硼(B)等，n型杂质也可为磷(P)等。
在第一实施方式以及第二实施方式中表示了元件分离区域没有到达缓冲层的例子。但是，元件分离区域也可到达缓冲层。进而也可到达半导体基板。元件分离区域也可通过注入氩(Ar)等的无助于导电型的杂质来形成。
(产业上的利用可能性)
与本发明相关的半导体装置能够在采用了形成于半导体基板上的氮化物半导体的半导体装置中提高纵向耐压，并作为氮化物半导体装置有用，该氮化物半导体装置尤其能用作用于电源电路的功率晶体管等。
符号说明：
101  半导体基板
101A 通常区域
101B 界面电流阻止区域
101C 界面电流阻止区域
101D 界面电流阻止区域
102  氮化物半导体层
102A 元件区域
102B 元件分离区域
106  氮化物半导体层
106A 元件区域
106B 元件分离区域
111  第一区域
112  第二区域
113  贯通电极
114  配线
121  缓冲层
122  沟道层
123  保护层
124  p型氮化物半导体层
131  源电极
132  漏电极
133  栅电极
135  背面电极
137  阳极电极
138  阴极电极
141  钝化膜
151  耗尽层形成区域
152  耗尽层形成区域
153  耗尽层形成区域
161  缓冲层
162  未掺杂GaN层
163  第一n型GaN层
164  第二n型GaN层
165  p型GaN层
166  第三n型GaN层
171  SiN膜

Claims (19)

1.一种氮化物半导体装置，其具备：
半导体基板；和
氮化物半导体层，其形成于上述半导体基板上；
上述半导体基板具有通常区域以及包围该通常区域的界面电流阻止区域；
上述氮化物半导体层具有元件区域以及包围该元件区域的元件分离区域；
上述元件区域形成于上述通常区域上；
上述界面电流阻止区域包括杂质并且对于在上述氮化物半导体层和上述半导体基板的界面处产生的载流子形成势垒，
上述界面电流阻止区域在上述半导体基板的侧面露出。
2.根据权利要求1所述的氮化物半导体装置，其中，
上述界面电流阻止区域包括导电型与上述通常区域相同的杂质；
上述界面电流阻止区域的杂质浓度比上述通常区域高。
3.根据权利要求1所述的氮化物半导体装置，其中，
上述界面电流阻止区域包括导电型与上述通常区域不同的杂质。
4.根据权利要求1所述的氮化物半导体装置，其中，
上述界面电流阻止区域具有：包括导电型与上述通常区域相同的杂质的第一区域、和包括导电型与上述通常区域不同的杂质的第二区域；
上述第一区域的杂质浓度比上述通常区域高。
5.根据权利要求4所述的氮化物半导体装置，其中，
上述第一区域与上述第二区域互相隔开间隔形成。
6.根据权利要求1所述的氮化物半导体装置，其中，
上述界面电流阻止区域形成于上述半导体基板中的除去元件区域的正下方的部分。
7.根据权利要求1所述的氮化物半导体装置，其中，
上述半导体基板具有耗尽层形成区域，该耗尽层形成区域在比上述界面电流阻止区域更靠近内侧的位置与上述界面电流阻止区域隔开间隔而形成、且包括导电型与上述通常区域不同的杂质。
8.根据权利要求1所述的氮化物半导体装置，其中，
上述半导体基板具有多个耗尽层形成区域，该多个耗尽层形成区域在比上述界面电流阻止区域更靠近内侧的位置与上述界面电流阻止区域隔开间隔而形成、且包括导电型与上述通常区域不同的杂质；
上述多个耗尽层形成区域互相隔开间隔形成。
9.根据权利要求1所述的氮化物半导体装置，其中，
上述氮化物半导体层形成于比上述半导体基板中的上述界面电流阻止区域更靠近内侧的区域上。
10.根据权利要求1所述的氮化物半导体装置，其中，
上述氮化物半导体层具有：第一层、和形成于该第一层上且带隙比上述第一层大的第二层。
11.根据权利要求10所述的氮化物半导体装置，其中，
上述氮化物半导体装置还具备：源电极、漏电极以及栅电极。
12.根据权利要求11所述的氮化物半导体装置，其中，
上述氮化物半导体层具有：在上述第二层上选择性地形成且包括p型杂质的第三层；
上述栅电极形成于上述第三层上。
13.根据权利要求10所述的氮化物半导体装置，其中，
上述氮化物半导体装置还具备：形成于上述氮化物半导体层上的阴极电极以及阳极电极。
14.根据权利要求1所述的氮化物半导体装置，其中，
上述氮化物半导体装置还具备：
形成于上述氮化物半导体层上的源电极、漏电极以及栅电极；和
形成于上述栅电极和上述氮化物半导体层之间的栅极绝缘膜；
上述氮化物半导体层具有从上述半导体基板侧依次形成的n型的第一层、p型的第二层以及n型的第三层，并且具有贯通上述第三层以及第二层而到达上述第一层的凹部；
上述漏电极与上述第一层相接触而形成；
上述源电极与上述第三层相接触而形成；
上述栅电极按照隔着上述栅极绝缘膜来填埋上述凹部的方式形成。
15.根据权利要求1所述的氮化物半导体装置，其中，
上述电流阻止区域的杂质浓度为1×1016cm-3以上。
16.根据权利要求1所述的氮化物半导体装置，其中，
上述氮化物半导体装置还具备：
背面电极，其形成于上述半导体基板的与上述氮化物半导体层相反侧的面；和
贯通电极，其贯通上述氮化物半导体层以及半导体基板、且与上述背面电极相连接。
17.根据权利要求16所述的氮化物半导体装置，其中，
上述贯通电极在上述半导体基板的上表面由上述界面电流阻止区域包围。
18.根据权利要求16所述的氮化物半导体装置，其中，
上述贯通电极按照贯通上述界面电流阻止区域的方式形成。
19.根据权利要求16所述的氮化物半导体装置，其中，
上述氮化物半导体装置还具备：形成于上述氮化物半导体层上的源电极、漏电极以及栅电极；
上述贯通电极与上述源电极、漏电极以及栅电极中的任一个相连接。
CN201080037631.0A 2009-08-27 2010-08-24 氮化物半导体装置 Active CN102484124B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009196501 2009-08-27
JP2009-196501 2009-08-27
PCT/JP2010/004368 WO2011024367A1 (ja) 2009-08-27 2010-07-02 窒化物半導体装置
JPPCT/JP2010/004368 2010-07-02
PCT/JP2010/005205 WO2011024440A1 (ja) 2009-08-27 2010-08-24 窒化物半導体装置

Publications (2)

Publication Number Publication Date
CN102484124A CN102484124A (zh) 2012-05-30
CN102484124B true CN102484124B (zh) 2015-08-26

Family

ID=43627490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080037631.0A Active CN102484124B (zh) 2009-08-27 2010-08-24 氮化物半导体装置

Country Status (4)

Country Link
US (1) US8872227B2 (zh)
JP (1) JP5526136B2 (zh)
CN (1) CN102484124B (zh)
WO (2) WO2011024367A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568559B2 (ja) * 2009-08-31 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置および電界効果トランジスタ
US8513703B2 (en) * 2010-10-20 2013-08-20 National Semiconductor Corporation Group III-nitride HEMT with multi-layered substrate having a second layer of one conductivity type touching a top surface of a first layers of different conductivity type and a method for forming the same
US8502273B2 (en) * 2010-10-20 2013-08-06 National Semiconductor Corporation Group III-nitride HEMT having a well region formed on the surface of substrate and contacted the buffer layer to increase breakdown voltage and the method for forming the same
CN103392225B (zh) * 2011-02-23 2016-01-20 松下知识产权经营株式会社 氮化物半导体装置
JP2014197565A (ja) 2011-07-29 2014-10-16 パナソニック株式会社 半導体装置
JP5879805B2 (ja) * 2011-08-09 2016-03-08 富士通株式会社 スイッチング素子及びこれを用いた電源装置
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2013229449A (ja) * 2012-04-25 2013-11-07 Advanced Power Device Research Association 窒化物系半導体素子
CN107359196B (zh) * 2012-09-12 2020-07-14 松下知识产权经营株式会社 半导体装置
CN103117303B (zh) * 2013-02-07 2016-08-17 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
KR101458566B1 (ko) * 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
JP6143598B2 (ja) 2013-08-01 2017-06-07 株式会社東芝 半導体装置
JP2015056556A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置
JP2015056557A (ja) 2013-09-12 2015-03-23 株式会社東芝 半導体装置
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
WO2015125471A1 (ja) * 2014-02-21 2015-08-27 パナソニック株式会社 電界効果トランジスタ
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
WO2016143265A1 (ja) * 2015-03-11 2016-09-15 パナソニック株式会社 窒化物半導体装置
CN107615447B (zh) 2015-05-29 2021-01-19 美国亚德诺半导体公司 具有陷阱富集区域的氮化镓设备
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
US11114543B2 (en) * 2017-01-24 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Group III-V device structure
US11588024B2 (en) * 2017-03-17 2023-02-21 Infineon Technologies Austria Ag High voltage blocking III-V semiconductor device
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
JP6249146B1 (ja) * 2017-04-28 2017-12-20 三菱電機株式会社 半導体装置
JP7029778B2 (ja) * 2017-05-31 2022-03-04 株式会社テンシックス 半導体素子及びその製造方法
JP6905395B2 (ja) 2017-06-16 2021-07-21 株式会社東芝 半導体装置
JP7082508B2 (ja) * 2018-03-22 2022-06-08 ローム株式会社 窒化物半導体装置
CN219040486U (zh) * 2020-01-16 2023-05-16 华为技术有限公司 一种氮化物半导体晶体管及电子设备
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
JP2022167237A (ja) * 2021-04-22 2022-11-04 有限会社Mtec 半導体素子の製造方法及び縦型ｍｏｓｆｅｔ素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320750A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP2002176226A (ja) * 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP4131193B2 (ja) * 2003-04-28 2008-08-13 日産自動車株式会社 半導体装置
JP4746825B2 (ja) * 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP4449467B2 (ja) * 2004-01-28 2010-04-14 サンケン電気株式会社 半導体装置
JP4542912B2 (ja) 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP5048230B2 (ja) 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
CN100505300C (zh) * 2005-03-30 2009-06-24 三洋电机株式会社 半导体装置及其制造方法
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5055773B2 (ja) * 2006-02-02 2012-10-24 サンケン電気株式会社 半導体素子
JP2007273649A (ja) * 2006-03-30 2007-10-18 Eudyna Devices Inc 半導体装置および半導体装置製造用基板並びにその製造方法
JP2007335677A (ja) 2006-06-15 2007-12-27 Furukawa Electric Co Ltd:The Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法
JP5180468B2 (ja) * 2006-12-21 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP5048382B2 (ja) * 2006-12-21 2012-10-17 株式会社豊田中央研究所 半導体装置とその製造方法
JP5242068B2 (ja) * 2007-03-23 2013-07-24 古河電気工業株式会社 ＧａＮ系半導体デバイスおよびその製造方法
CN101477993B (zh) * 2009-01-15 2011-05-11 电子科技大学 基于自隔离技术的介质场增强soi耐压结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320750A (zh) * 2007-06-06 2008-12-10 西安能讯微电子有限公司 Hemt器件及其制造方法

Also Published As

Publication number Publication date
US8872227B2 (en) 2014-10-28
US20120153355A1 (en) 2012-06-21
JP5526136B2 (ja) 2014-06-18
JPWO2011024440A1 (ja) 2013-01-24
WO2011024440A1 (ja) 2011-03-03
WO2011024367A1 (ja) 2011-03-03
CN102484124A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102484124B (zh) 氮化物半导体装置
JP6228167B2 (ja) ソース接続フィールドプレートを備えるワイドバンドギャップｈｅｍｔ
JP5755671B2 (ja) 複数のフィールドプレートを有するワイドバンドギャップトランジスタ
CN107359196B (zh) 半导体装置
US9129889B2 (en) High electron mobility semiconductor device and method therefor
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
CN105283958B (zh) GaN HEMT的共源共栅结构
US20130292699A1 (en) Nitride semiconductor device
US20100207164A1 (en) Field effect transistor
US20110012173A1 (en) Semiconductor device
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
WO2013027190A1 (en) Field effect power transistors
JP2008053449A (ja) 半導体装置およびその製造方法
JP2013038409A (ja) 集積されたダイオードを備える複合半導体装置
CN102203936A (zh) 半导体器件及其制造方法
JP5548906B2 (ja) 窒化物系半導体装置
CN103392225B (zh) 氮化物半导体装置
JP2016001651A (ja) 半導体装置およびその製造方法
JP2010278137A (ja) 半導体装置
JP2011142182A (ja) 電界効果トランジスタ
JP2020194919A (ja) 半導体装置
JP2013183034A (ja) 電力用半導体装置
US20090140293A1 (en) Heterostructure device and associated method
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant