CN103078042B - 半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法 - Google Patents

半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法 Download PDF

Info

Publication number
CN103078042B
CN103078042B CN201210411021.3A CN201210411021A CN103078042B CN 103078042 B CN103078042 B CN 103078042B CN 201210411021 A CN201210411021 A CN 201210411021A CN 103078042 B CN103078042 B CN 103078042B
Authority
CN
China
Prior art keywords
mentioned
shell
aggregate
semiconductor device
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210411021.3A
Other languages
English (en)
Other versions
CN103078042A (zh
Inventor
工藤高明
池永尚史
浦野哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Publication of CN103078042A publication Critical patent/CN103078042A/zh
Application granted granted Critical
Publication of CN103078042B publication Critical patent/CN103078042B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法。为使得能够增大被保持在载体上的半导体装置用封装的数量，提高半导体装置的制造效率的半导体装置用封装的集合体。保持被折曲了的多个触头的由白色树脂成形了的第一外壳的规定区域由用黑色的树脂形成了的第二外壳覆盖，并由二次成形用载体高密度地支承多个第二外壳。触头的连结部与第一、第二外壳的一方或双方通过嵌入模具成型而一体化。

Description

半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法
技术领域
本发明涉及半导体用封装的集合体、半导体装置的集合体、以及半导体装置的制造方法。
背景技术
以往，已知成批制造多个封装的发光装置的制造方法(参照日本特开2011-138849号公报(段落0067、0072～0078、图1、图7～图10等))。此制造方法根据图28～图32进行说明。另外，图28～图32分别与日本特开2011-138849号公报的图1、图7～图10对应。其中，图中的附图标记被改变，一部分的附图标记被删除。
首先，如图32A、图32B所示，在由上模具931a和下模具931b形成的空间中充填白色的第二树脂材料，一体地成形第二成形树脂906和导体部904(一次成形)。其结果，在1个基板911(参照图29)上等间隔地排列第二成形树脂906。第二成形树脂906被保持在基板911的导体部904a～904h上(参照图30A、图31A)。另外，基板911为对1片金属薄板进行了冲裁加工的平板状的基板，由成为发光装置901的引脚的多组导体部904a～904f和对多组导体部904a～904f进行支承的载体915构成。另外，导体部904a～904f水平地延伸。
然后，如图32C、图32D所示，在由上模具941a和下模具941b形成的空间内充填黑色的第一树脂材料，一体地成形第一成形树脂905、第二成形树脂906、以及导体部904(904a～904h)。其结果，形成封装902。
其后，在封装902的凹部902a的底面902c上配置发光元件903，用导线907电气性地对在凹部902a的底面902c露出了的导体部904a～904f的一部分与发光元件903的电极端子进行连接。
然后，在封装902的凹部902a中注入密封材料，使其硬化而形成密封构件(未图示)。
其后，从排列了封装902的基板911将封装902切出。
最后，使从封装902的侧面902e水平地露出了的导体部904a～904f，按照从封装902的侧面902e沿着背面(底面902f)的方式折曲，形成外部连接用的端子部。
依照此制造方法制造了的发光装置901例如被用作了显示装置(未图未)的部件。在此情况下，多个发光装置901以方阵状被配置在未图示的基板上，并被锡焊。另外，在被配置在了基板上的发光装置901的周围浇注黑色的树脂，形成黑色的树脂层(未图示)，由该树脂层，将在发光装置901的侧面902e露出了的导体部904a～904f覆盖，确保高的反差。
在上述发光装置901的高度尺寸(从封装902的上面902d到导体部904a～904f的外部连接用的端子部的长度)不大的情况下，在显示装置的制造中，当在发光装置901的周围浇注了黑色的树脂时，存在该树脂附着在发光装置901的封装构件的表面上的危险。
为了避免这一问题，只要使导体部904a～904f变长，增大发光装置901的高度尺寸即可。然而，这样一来，基板911上的封装902的配置节距变大，被保持在基板911上的封装902的密度变低，发光装置901的制造效率变差。
发明内容
本发明就是鉴于这样的情况而作出了的发明，其课题是，使得能够增大被保持在载体上的半导体装置用封装的数量，提高半导体装置的制造效率。
为了达到上述目的，在本发明的第1形态下，提供一种半导体装置用封装的集合体，该半导体装置用封装的集合体具备半导体装置用封装和载体；该半导体装置用封装为多个半导体装置用封装，分别配备了被折曲成了规定的形状的多个触头，用颜色明快的树脂成形的、保持上述多个触头的第一外壳，以及由暗色的树脂成形的、覆盖上述第一外壳的规定区域的第二外壳；该载体高密度地支承该多个半导体装置用封装；上述触头，具有与半导体元件连接的第一连接部，与基板连接的第二连接部，以及连结上述第一、第二连接部的连结部；上述第一连接部，露出到被形成在了上述第一外壳的上面部的收容上述半导体元件的收容空间中；上述第二连接部，从上述第一、第二外壳的下部露出到外部；上述连结部和至少上述第一外壳通过嵌入模具成型(日文：インサートモールド成形)而一体化。
最好上述触头的厚度尺寸比上述载体的厚度尺寸更小。
最好上述连结部朝上述第一外壳的高度方向延伸，上述第一、第二连接部朝与上述第一外壳的高度方向正交的方向延伸。
最好上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
更理想的情况是，上述连结部被上述第一外壳和上述第二外壳夹紧。
为了达到上述目的，在本发明的第2形态下，提供一种半导体装置的集合体，在该半导体装置的集合体中，与上述第一连接部连接了的上述半导体元件，由充填在了上述收容空间中的透明树脂密封在了上述收容空间中。
最好上述半导体元件为发光二极管。
为了达到上述目的，在本发明的第3形态下，提供一种半导体装置的制造方法，该半导体装置配备了被折曲成了规定的形状的多个触头，用颜色明快的树脂成形的、保持上述多个触头的第一外壳，以及由暗色的树脂成形的、覆盖上述第一外壳的规定区域的第二外壳；上述触头，具有与半导体元件连接的第一连接部，与基板连接的第二连接部，以及连结上述第一、第二连接部的连结部；上述第一连接部，露出到被形成在了上述第一外壳的上面部的收容上述半导体元件的收容空间中；上述第二连接部，从上述第一、第二外壳的下部露出到外部；上述连结部和至少上述第一外壳通过嵌入模具成型而一体化；该半导体装置的制造方法包含一次成形工序、一次成形用载体拆下工序、二次成形工序、半导体元件搭载工序、以及二次成形用载体拆下工序；该一次成形工序，由上述颜色明快的树脂进行嵌入模具成型而将上述触头的上述连结部保持在上述第一外壳上；该一次成形用载体拆下工序，在上述一次成形工序后，将支承上述多个触头的一次成形用载体拆下；该二次成形工序，在上述一次成形用载体拆下工序后，在形成在了二次成形用载体上的多个外壳收容孔中收容上述第一外壳，由上述暗色的树脂对上述第一外壳和朝上述外壳收容孔内的上述第一外壳突出的上述二次成形用载体的突起部进行***成型，覆盖上述第一外壳的规定区域，并且使上述第一外壳和上述突起部连结；该半导体元件搭载工序，在上述二次成形工序后，将上述半导体元件收容在上述第一外壳的收容空间中与上述第一连接部连接，在该收容空间中充填透明的树脂；该二次成形用载体拆下工序，在上述半导体元件搭载工序后，从上述第二外壳将上述二次成形用载体拆下。
按照本发明，使得能够增大被保持在载体上的半导体装置用封装的数量，能够提高半导体装置的制造效率。
本发明的上述及其它的目的、特征及优点，由基于附图的下述详细的说明应该变得更明确。
附图说明
图1为本发明的一实施方式的半导体装置用封装的集合体的俯视图。
图2为图1所示半导体装置用封装的集合体的侧视图。
图3为图1所示半导体装置用封装的集合体的A部的放大立体图。
图4为沿图1的IV-IV线的剖视图。
图5为沿图1的V-V线的剖视图。
图6为沿图1的VI-VI线的剖视图。
图7为被支承在了一次成形用载体上的触头的立体图。
图8为作为被支承在了一次成形用载体上的触头的、与图7所示触头组合的触头的立体图。
图9为表示图7所示触头与图8所示触头相向的状态的立体图。
图10为由嵌入模具成型将触头与第一外壳一体化而构成了的封装中间体的立体图。
图11为封装中间体的侧视图。
图12为沿图11的XII-XII线的剖视图。
图13为从图10所示一次成形用载体切开了的封装中间体的立体图。
图14为图13所示封装的中间体的正视图。
图15为图13所示封装的中间体的俯视图。
图16为图13所示封装的中间体的仰视图。
图17为图13所示封装的中间体的侧视图。
图18为沿图14的XVIII-XVIII线的封装中间体的剖视图。
图19为表示将封装中间体收容在二次成形用载体的外壳收容孔中之前的状态的立体图。
图20为表示将封装中间体收容在了二次成形用载体的外壳收容孔中的状态的立体图。
图21为表示将封装中间体收容在了二次成形用载体的外壳收容孔中的状态的俯视图。
图22主为图21的B部的放大立体图。
图23为沿图21的XXIII-XXIII线的剖视图。
图24为表示将发光二极管搭载在了图3所示半导体装置用封装上后，在半导体装置用封装的收容空间中充填了透明的树脂的状态的立体图。
图25为从图24所示二次成形用载体拆下了发光装置的立体图。
图26为表示将多个发光装置安装在了印刷电路板上的状态的立体图。
图27为表示在图26所示多个发光装置的周围充填了黑色的树脂的状态的立体图。
图28为表示以往的发光装置的立体图。
图29为表示以往的发光装置的制造过程的封装组件的一例的俯视图。
图30A、30B为表示以往的发光装置的制造过程的封装下部侧的形状的立体图，图30A为一次成形完成时的形状，图30B为二次成形完成时的形状。
图31A、31B为表示以往的发光装置的制造过程的封装上部侧的形状的立体图，图31A为一次成形完成时的形状，图31B为二次成形完成时的形状。
图32A～32D为示意地表示以往的发光装置的制造工序的剖视图，图32A为一次成形用模具的一例，图32B表示一次成形工序，图32C表示二次成形用模具的一例，图32D表示二次成形工序。
具体实施方式
下面，根据附图说明本发明的实施方式。
如图1～图6所示，本发明的一实施方式的半导体装置用封装的集合体80由多个半导体装置用封装70和二次成形用载体60构成。
半导体装置用封装70由多个触头10、第一外壳20、以及第二外壳30构成。
如图6所示，各触头10具有第一连接部11、第二连接部12、以及连结部13。在触头10上例如形成镀银层。触头10的厚度尺寸(例如0.15mm)比后述的二次成形用载体60的厚度尺寸(例如0.2mm)更小。虽然在多个触头10中包含6种触头10(参照图7、图8)，但它们的主要差别仅是第一连接部11的形状，所以，不针对各种类说明触头10。
在第一连接部11上搭载发光二极管(半导体元件)100(参照图25)。发光二极管100由键合线(未图示)电气性地与第一连接部11连接。发光二极管100为红色、绿色、蓝色发光二极管这样3种发光二极管。第一连接部11露出到后述的收容空间21中。第二连接部12通过锡焊与印刷电路板(基板)200(参照图26)电气性地连接。第二连接部12从第一、第二外壳20、30的下部露出到外部。连结部13对第一连接部11和第二连接部12进行连结。
连结部13朝第一外壳20的高度方向H延伸，第一、第二连接部11、12朝与高度方向H正交的方向C延伸。
连结部13由第一外壳20和第二外壳30夹紧。
如图3、图4、图5、图6所示，第一外壳20为箱体状，在内部形成了空间(参照图18)。另外，在第一外壳20的上面部，形成了用于收容发光二极管100的收容空间21。第一外壳20由明快的颜色例如白色的树脂成形。第二外壳30覆盖第一外壳20的外周面(规定区域)和第一外壳20的内部壁面(规定的区域)。第一外壳20的外周面包含第一外壳20的正面20a、背面20b、以及两侧面20c(参照图15)。第一外壳20的内部壁面包含第一外壳20的内周面20d、顶棚面20e(参照图18)。第二外壳30由暗色例如黑色的树脂形成。触头10由嵌入模具成型与第一外壳20和第二外壳30一体化。
二次成形用载体60具有外壳收容孔61和突起部62。外壳收容孔61收容第一外壳20及第二外壳30。各一对相向的突起部62对第二外壳30进行支承。
二次成形用载体60通过对金属板实施冲裁加工形成。在二次成形用载体60上未形成镀层。
下面，说明发光装置(半导体装置)120的制造方法。
首先，通过对金属板(未图示)实施冲裁加工及弯曲加工，形成图7、图8所示多个触头10。此时，多个触头10和一次成形用载体40一体地相连。一次成形用载体40与触头10的第二连接部12相连。
然后，如图9所示，将支承在了一次成形用载体40上的多个触头10配置在一次成形用的模具(未图示)的下模具中，使上模具与该下模具组合，在由下模具和上模具形成的空间中充填白色的流动状态的树脂，使其硬化而形成图10、图11、图12所示的第一外壳20(一次成形工序)。由6个触头10和1个第一外壳20形成1个封装中间体50。
其后，将对封装中间体50的触头10进行了支承的一次成形用载体40切开(一次成形用载体拆下工序)。其结果，获得图13～图18所示单体的状态的封装中间体50。
然后，转移到二次成形工序，将多个封装中间体50排列在二次成形用的模具(未图示)的下模具内(参照图19)。
其后，如图19所示，在排列了的封装中间体50上从该排列了的封装中间体50上方，盖上二次成形用载体60，如图20、图21、图22、图13所示，在二次成形用载体60的多个外壳收容孔61中分别收容封装中间体50。
然后，使上模具与二次成形用的模具的下模具组合，在由下模具和上模具形成的空间中充填流动状态的黑色的树脂，使其硬化而成形图4所示第二外壳30。此时由黑色的树脂分别覆盖第一外壳20的外周面及内部壁面。这样形成高密度地被支承在了二次成形用载体60上的多个半导体装置用封装70(参照图3)，二次成形工序结束。
由以上的工序，完成由二次成形用载体60和多个半导体装置用封装70构成的半导体装置用封装的集合体80(参照图1～图4)。
然后，使用未图示的贴片机将发光二极管100(参照图24、图25)与露出在收容空间21中的第一连接部11连接，在收容空间21中充填流动状态的透明的树脂110，使其硬化，如图24所示那样，在收容空间21中密封发光二极管100(半导体元件搭载工序)。其结果，如图24所示，完成被支承在了二次成形用载体60上的发光装置120的集合体。
最后，从二次成形用载体60的突起部62拆下发光装置120(二次成形用载体拆下工序)。由以上的工序，获得图25所示单体的状态的发光装置120。
下面，说明使用发光装置120的显示装置300的制造方法。
首先，如图26所示，在印刷电路板200上以方阵状配置多个发光装置120，并且进行锡焊安装。
其后，如图27所示，在印刷电路板200上的发光装置120的周围充填暗色例如黑色的流动状态的树脂，使其硬化而形成黑色的树脂层210。由于发光装置120的高度尺寸大，所以，不易产生黑色的树脂误附着在发光装置120的上面的作业错误。通过形成黑色的树脂层210，当显示了图像时获得高的反差。
由以上的工序完成显示装置300。
此实施方式的作用效果如下。
由于如上述那样被折曲成了规定形状的多个触头10由第一外壳20保持(参照图12)，覆盖第一外壳20的第二外壳30被支承在能够以高密度配置半导体装置用封装70的二次成形用载体60上(参照图21、图24)，所以，能够制造高度尺寸大的半导体装置用封装70，进而制造高度尺寸大的发光装置120，能够减少制造显示装置300时的作业错误(黑色的树脂误附着在发光装置120的上面)，并且，能够相对于以高密度排列了的半导体装置用封装70搭载发光二极管100。因此，与导体部904a～904f以水平延伸了的状态被支承在载体915上，封装902以低密度被支承在载体915上的以往的技术(参照图29、图31B)相比，能够以良好效率制造发光装置120。
另外，由于为了支承半导体装置用封装70，采用了专用的载体(二次成形用载体60)，所以，能够使触头10的厚度尺寸比二次成形用载体60的厚度尺寸更小。因此能够应对触头的形状的复杂化，并且，能够确保对发光二极管100的搭载作业、二次成形作业产生影响的二次成形用载体60的强度。
并且，由于触头10(被折曲了的状态的触头10)的连结部13和第一外壳20由嵌入模具成型而一体化，所以，触头10的连结部13不易从第一外壳20剥离，第二连接部12的位置精度被确保。因此，在制造显示装置300的时候，当在印刷电路板200上安装了发光装置120时，由于发光装置120相对于印刷电路板200的安装面基本上不倾斜，所以，不易在显示装置300的画面上产生不均匀。在此实施方式中，触头10的连结部13由第一外壳20和第二外壳30夹紧，所以，触头10的连结部13能够更不易从第一外壳20剥离。
另外，在上述实施方式中，使得触头10的厚度尺寸比二次成形用载体60的厚度尺寸更小，但也可使触头10的厚度尺寸与二次成形用载体60的厚度尺寸同等，也可使得比二次成形用载体60的厚度尺寸更大。
另外，在上述实施方式中，第二外壳30覆盖了第一外壳20的外周面和第一外壳20的内部壁面，但由第二外壳30覆盖的第一外壳20的规定区域不限于此。
另外，在上述实施方式中，虽然触头10的连结部13由第一外壳20和第二外壳30夹紧，但不一定连结部13非要由第一外壳20和第二外壳30夹紧。
另外，在此实施方式中，虽然第一外壳20由白色的树脂成形，第二外壳30由黑色的树脂成形，但第一外壳20不限于白色，只要由颜色明快的树脂成形即可，第二外壳30不限于黑色，只要由暗色的树脂成形即可。
另外，半导体元件不限于发光二极管100。
以上为本发明的优选的形态的说明，本领域的技术人员应该明白，不脱离本发明的精神及范围就能够进行各种变更。

Claims (37)

1.一种半导体装置用封装的集合体，其特征在于，具备：半导体装置用封装和载体；
该半导体装置用封装为多个半导体装置用封装，分别配备了：
被折曲成了规定的形状的多个触头；
用颜色明快的树脂成形的、保持上述多个触头的第一外壳；以及
由暗色的树脂成形的、覆盖上述第一外壳的规定区域的第二外壳，
该载体对上述多个半导体装置用封装进行支承；
上述触头，具有与半导体元件连接的第一连接部、与基板连接的第二连接部，以及连结上述第一、第二连接部的连结部；
上述第一连接部，朝被形成在了上述第一外壳的上面部的收容上述半导体元件的收容空间露出；
上述第二连接部，从上述第一、第二外壳的下部朝外部露出；
上述连结部和至少上述第一外壳通过嵌入模具成型而一体化，
上述载体不同于一次成形用载体，该一次成形用载体用于在成形上述第一外壳时对上述多个触头进行支承，该一次成形用载体在成形上述第二外壳之前与上述多个触头分离。
2.根据权利要求1所述的半导体装置用封装的集合体，其特征在于：上述触头的厚度尺寸比上述载体的厚度尺寸小。
3.根据权利要求1所述的半导体装置用封装的集合体，其特征在于：上述连结部朝上述第一外壳的高度方向延伸，上述第一、第二连接部朝与上述第一外壳的高度方向正交的方向延伸。
4.根据权利要求2所述的半导体装置用封装的集合体，其特征在于：上述连结部朝上述第一外壳的高度方向延伸，上述第一、第二连接部朝与上述第一外壳的高度方向正交的方向延伸。
5.根据权利要求1所述的半导体装置用封装的集合体，其特征在于：上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
6.根据权利要求2所述的半导体装置用封装的集合体，其特征在于：上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
7.根据权利要求3所述的半导体装置用封装的集合体，其特征在于：上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
8.根据权利要求4所述的半导体装置用封装的集合体，其特征在于：上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
9.根据权利要求5所述的半导体装置用封装的集合体，其特征在于：上述连结部被上述第一外壳和上述第二外壳夹紧。
10.根据权利要求6所述的半导体装置用封装的集合体，其特征在于：上述连结部被上述第一外壳和上述第二外壳夹紧。
11.根据权利要求7所述的半导体装置用封装的集合体，其特征在于：上述连结部被上述第一外壳和上述第二外壳夹紧。
12.根据权利要求8所述的半导体装置用封装的集合体，其特征在于：上述连结部被上述第一外壳和上述第二外壳夹紧。
13.一种半导体装置的集合体，其特征在于：
与权利要求1的上述半导体装置用封装的集合体中的上述第一连接部连接了的上述半导体元件，由充填在了上述收容空间中的透明树脂密封在了上述收容空间中。
14.根据权利要求13所述的半导体装置的集合体，其特征在于：上述触头的厚度尺寸比上述载体的厚度尺寸小。
15.根据权利要求13所述的半导体装置的集合体，其特征在于：
上述连结部朝上述第一外壳的高度方向延伸，上述第一、第二连接部朝与上述第一外壳的高度方向正交的方向延伸。
16.根据权利要求14所述的半导体装置的集合体，其特征在于：
上述连结部朝上述第一外壳的高度方向延伸，上述第一、第二连接部朝与上述第一外壳的高度方向正交的方向延伸。
17.根据权利要求13所述的半导体装置的集合体，其特征在于：
上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
18.根据权利要求14所述的半导体装置的集合体，其特征在于：
上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
19.根据权利要求15所述的半导体装置的集合体，其特征在于：
上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
20.根据权利要求16所述的半导体装置的集合体，其特征在于：
上述规定区域为上述第一外壳的外周面和上述第一外壳的内部壁面。
21.根据权利要求17所述的半导体装置的集合体，其特征在于：
上述连结部被上述第一外壳和上述第二外壳夹紧。
22.根据权利要求18所述的半导体装置的集合体，其特征在于：
上述连结部被上述第一外壳和上述第二外壳夹紧。
23.根据权利要求19所述的半导体装置的集合体，其特征在于：
上述连结部被上述第一外壳和上述第二外壳夹紧。
24.根据权利要求20所述的半导体装置的集合体，其特征在于：
上述连结部被上述第一外壳和上述第二外壳夹紧。
25.根据权利要求13所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
26.根据权利要求14所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
27.根据权利要求15所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
28.根据权利要求16所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
29.根据权利要求17所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
30.根据权利要求18所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
31.根据权利要求19所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
32.根据权利要求20所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
33.根据权利要求21所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
34.根据权利要求22所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
35.根据权利要求23所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
36.根据权利要求24所述的半导体装置的集合体，其特征在于：上述半导体元件为发光二极管。
37.一种半导体装置的制造方法，其特征在于：该半导体装置配备了被折曲成了规定的形状的多个触头；用颜色明快的树脂成形的、保持上述多个触头的第一外壳；以及由暗色的树脂成形的、覆盖上述第一外壳的规定区域的第二外壳，
上述触头，具有与半导体元件连接的第一连接部、与基板连接的第二连接部，以及连结上述第一、第二连接部的连结部，
上述第一连接部，露出到被形成在了上述第一外壳的上面部的收容上述半导体元件的收容空间中，
上述第二连接部，从上述第一、第二外壳的下部朝外部露出；
上述连结部和至少上述第一外壳通过嵌入模具成型而一体化，
上述半导体装置的制造方法包含：一次成形工序、一次成形用载体拆下工序、二次成形工序、半导体元件搭载工序、以及二次成形用载体拆下工序，
该一次成形工序，由上述颜色明快的树脂进行嵌入模具成型而将上述触头的上述连结部保持在上述第一外壳上；
该一次成形用载体拆下工序，在上述一次成形工序后，将支承上述多个触头的一次成形用载体拆下；
该二次成形工序，在上述一次成形用载体拆下工序之后，在形成在了二次成形用载体上的多个外壳收容孔中收容上述第一外壳，由上述暗色的树脂对上述第一外壳和朝上述外壳收容孔内的上述第一外壳突出的上述二次成形用载体的突起部进行嵌入模具成型，覆盖上述第一外壳的规定区域，并且使上述第一外壳和上述突起部连结；
该半导体元件搭载工序，在上述二次成形工序之后，将上述半导体元件收容在上述第一外壳的收容空间中与上述第一连接部连接，在该收容空间中充填透明的树脂；
该二次成形用载体拆下工序，在上述半导体元件搭载工序之后，从上述第二外壳将上述二次成形用载体拆下。
CN201210411021.3A 2011-10-25 2012-10-25 半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法 Expired - Fee Related CN103078042B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-234085 2011-10-25
JP2011234085A JP2013093418A (ja) 2011-10-25 2011-10-25 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103078042A CN103078042A (zh) 2013-05-01
CN103078042B true CN103078042B (zh) 2016-02-03

Family

ID=47177746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210411021.3A Expired - Fee Related CN103078042B (zh) 2011-10-25 2012-10-25 半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法

Country Status (6)

Country Link
US (1) US9553242B2 (zh)
EP (1) EP2587558B1 (zh)
JP (1) JP2013093418A (zh)
KR (1) KR101420015B1 (zh)
CN (1) CN103078042B (zh)
TW (1) TWI517313B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD661262S1 (en) * 2009-10-26 2012-06-05 Nichia Corporation Light emitting diode
JP6323217B2 (ja) * 2013-07-10 2018-05-16 日亜化学工業株式会社 発光装置
JP5894310B2 (ja) * 2015-04-16 2016-03-23 京セラコネクタプロダクツ株式会社 半導体発光素子用ホルダの製造方法
JP2017157593A (ja) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
DE102016105491A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Herstellung von halbleiterbauelementen
JP7360369B2 (ja) * 2020-08-28 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置、及び樹脂成形品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656398A (zh) * 2008-08-20 2010-02-24 松下电器产业株式会社 半导体装置及使用其的电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024012A (ja) 1999-07-06 2001-01-26 Hitachi Cable Ltd モールド成型パッケージ及びその製造方法
JP3939554B2 (ja) * 2002-01-15 2007-07-04 シャープ株式会社 半導体用リードフレーム
WO2006126441A1 (ja) 2005-05-26 2006-11-30 Murata Manufacturing Co., Ltd. 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
JP4920288B2 (ja) * 2005-12-23 2012-04-18 帝国通信工業株式会社 電子部品の回路基板への取付構造及び取付方法
JP2008108836A (ja) * 2006-10-24 2008-05-08 Sharp Corp 半導体発光装置およびその製造方法
JP2008300553A (ja) * 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
JP2010153666A (ja) * 2008-12-25 2010-07-08 Showa Denko Kk 発光装置、発光モジュール、発光装置の製造方法
JP5689223B2 (ja) * 2009-03-05 2015-03-25 日亜化学工業株式会社 発光装置
JP5293594B2 (ja) 2009-12-28 2013-09-18 株式会社村田製作所 電子部品装置及びリードフレーム
JP5347953B2 (ja) * 2009-12-28 2013-11-20 日亜化学工業株式会社 発光装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656398A (zh) * 2008-08-20 2010-02-24 松下电器产业株式会社 半导体装置及使用其的电子设备

Also Published As

Publication number Publication date
TWI517313B (zh) 2016-01-11
US20130100621A1 (en) 2013-04-25
KR101420015B1 (ko) 2014-07-15
KR20130045176A (ko) 2013-05-03
EP2587558A3 (en) 2014-07-02
EP2587558A2 (en) 2013-05-01
TW201324703A (zh) 2013-06-16
CN103078042A (zh) 2013-05-01
EP2587558B1 (en) 2016-11-02
US9553242B2 (en) 2017-01-24
JP2013093418A (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103078042B (zh) 半导体装置用封装的集合体、半导体装置的集合体及半导体装置的制造方法
CN104798214B (zh) 发光装置及包括该发光装置的电子设备
US8809892B2 (en) Light emitting diode and method of fabricating the same
CN202474020U (zh) Led封装件和包括其的显示器
US8421174B2 (en) Light emitting diode package structure
US20100084683A1 (en) Light emitting diode package and fabricating method thereof
CN102738351B (zh) 发光二极管封装结构及其制造方法
CN102044614A (zh) 用于光学元件的包装底材以及制造所述包装底材的方法
CN101584055A (zh) 发光器件封装及其制造方法
KR200462245Y1 (ko) 발광 장치의 패키지 프레임용 기판 및 발광 장치 패키지
US10297730B2 (en) LED device, method for manufacturing an LED device, and LED display module
EP2432038A1 (en) Light emitting diode package structure
CN1595641B (zh) 半导体装置及其制造方法
KR100926931B1 (ko) 패키지 베이스용 리드프레임, 이를 이용한 전기전자소자패키지 및 그 제조방법
JP6029221B2 (ja) 半導体装置用パッケージの集合体、半導体装置の集合体、半導体装置の製造方法
CN201853435U (zh) 超薄led点阵屏封装结构
US20040245590A1 (en) Image sensor package
CN218602019U (zh) 一种支架式数码管
CN104022214A (zh) 发光二极管封装结构及其制造方法
CN102487112B (zh) 发光二极管封装结构及其制造方法
KR20120099962A (ko) 칩 온 보드형 발광장치
TWI775074B (zh) 在佈局有電路的陶瓷基板上成形環繞壁的方法及該基板
JP3474841B2 (ja) 面実装部品の製造方法
CN102889526B (zh) 图像读取装置用led棒状光源制造方法
CN112466957A (zh) 光传感器封装体的封装方法及封装结构的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203