CN103066199B - 一种新型的磁隧穿结器件及其制造方法 - Google Patents
一种新型的磁隧穿结器件及其制造方法 Download PDFInfo
- Publication number
- CN103066199B CN103066199B CN201110318281.1A CN201110318281A CN103066199B CN 103066199 B CN103066199 B CN 103066199B CN 201110318281 A CN201110318281 A CN 201110318281A CN 103066199 B CN103066199 B CN 103066199B
- Authority
- CN
- China
- Prior art keywords
- tunneling junction
- magnetic tunneling
- layer
- magnetic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 27
- 230000005641 tunneling Effects 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000696 magnetic material Substances 0.000 claims description 28
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000003302 ferromagnetic material Substances 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000004151 rapid thermal annealing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract description 18
- 238000005516 engineering process Methods 0.000 abstract description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明涉及一种新型的磁隧穿结器件及其制造方法。利用大马士革工艺制造磁隧穿结器件，从而在绝缘层的开口内形成杯形的磁隧穿结器件。进一步的，在杯形的磁隧穿结器件侧壁顶部形成钝化层，以封闭该侧壁顶部，从而减少磁力线的泄露。通过上述工艺，可以使得磁隧穿结器件共用CMOS工艺线，并且提高磁隧穿结器件的良率。
Description
技术领域
本发明涉及一种磁隧穿结器件及其制造方法。
背景描述
MRAM(MagneticRandomAccessMemory)是一种非易失性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。这样的器件在最近得到了广泛的关注。
近来的MRAM基于磁隧穿结(MagneticTunnelJunction，MTJ)结构以及其电子自旋极化隧穿效应来实现其存储功能。故此，对磁隧穿结的研究引起了人们极大的关注。此外，磁隧穿结在传感器应用方面也有重要的价值。
附图1-5示出了现有的MTJ技术。图1所示的结构包括位于下层的完成的半导体器件103(此处仅示例性地示出其一部分)，位于完成的半导体器件103上的第一电介质层100，嵌入在第一电介质层100中与完成的半导体器件103接触的钨插塞101，以及位于第一电介质层100上的第二电介质层102。图2示出了在第二电介质层102中形成开口，并在开口中形成MTJ104。如图2所示，104包括顶部电极1041、人工合成的第一反铁磁材料层(SAF)1042、隧穿绝缘层1043、人工合成的第二反铁磁材料层(SAF)1044、反铁磁钉扎层1045、底部电极1046。第一SAF1042包括第一自由子层(铁磁材料)、Ru层和第二自由子层(铁磁材料)。由于第一SAF1042包括了这样的三层结构，故此磁力线将如图所示地在该三层结构中循环，减少了磁力线的泄露。第二SAF1044同样也具备了类似的三层结构。值得注意的是，尽管在附图2中显示了第二SAF1044被位于其之下的反铁磁钉扎层1045所钉扎，然而，在某些实际应用中，也可以不钉扎第二SAF1044，因此可以略去反铁磁钉扎层1045。此外，尽管附图中示出了以相同方向循环的磁力线，然而，这仅仅是示例性的，人工合成的第一反铁磁材料层(SAF)1042中的磁力线循环的方向也可以反转以代表存储1或0。
图2示出了优化的MTJ结构。在图2之后，利用掩模对MTJ104进行图案化。例如，蚀刻MTJ104，仅保留其位于接触101上的一部分，如图3所示。在传统MTJ工艺中，采用FIB或等离子蚀刻法等蚀刻方法以降低成本，并且期望得到最小化的MTJ图案。随后，如图4所示，沉积电介质层105，并进行平坦化，填充开口。最后，在开口中为MTJ104形成电接触，例如钨插塞，并在第二电介质层102上布置金属层106。
在现有技术中，为了增强铁磁材料(铁Fe、钴Co、镍Ni)的磁性，在各种铁磁材料中都添加了Fe的成分以增强磁性，这在本领域中是众所周知的。通常铁磁材料中将包含80％左右的Co、19％左右的Ni，以及1％左右的Fe。Fe的添加对于铁磁材料的磁性来说是至关重要的。不同的厂商将提供不同的铁磁材料的配方，然而，为了增强磁性，无一例外地都包含Fe成分。
然而，从与CMOS工艺的兼容性的方面来考虑，金属Fe是与CMOS工艺不兼容的，而镍和钴都是CMOS工艺中经常用到的材料。由于与CMOS工艺不兼容的Fe的缘故，MTJ不能共用CMOS的生产线制造，而需要另外添加专用设备。例如，在沉积多层MTJ结构时，需要引入额外的专用设备来形成包括Fe的MTJ多层结构；而在随后的步骤中，蚀刻该包含Fe的多层金属的MTJ结构也需要使用专用的蚀刻设备。
此外，为了增强磁性，使用了三层的人工合成的反铁磁材料层，以使得磁力线能够在第一子层和第二子层之间循环，由此防止磁力线泄露。然而，使用三层结构将导致器件的尺寸增大，这对于日益减小的半导体器件是不利的。
另一方面，在本领域中公知的是，隧穿绝缘层1043的厚度大约只有1-2纳米。当如图3中进行蚀刻时，蚀刻步骤将暴露隧穿绝缘层1043，并且隧穿绝缘层1043的边缘将被蚀刻工艺所破坏。这对于存储器的MTJ来说是相当不利的。被破坏的隧穿绝缘层1043将带来相当高的漏电流和存储数据的错误率。故此，在现有技术中，以蚀刻工艺为基础的MTJ的良率很低，且需要引入专用的设备和付出高昂的代价。
上述这些都增加了制造MTJ的成本。
另一方面，CMOS技术在实践中已经具有了较为成熟的生产线。因此，希望考虑使用CMOS工艺来制造MTJ。
此外，随着半导体器件尺寸的日益减小，也希望使用尺寸缩小的MTJ结构。可以使用简化的MTJ结构以缩小尺寸并降低成本。因此，可以使用单层的铁磁材料来代替图2中的三层的SAF1042和第二SAF1044。然而，这直接导致了信号质量的下降。换言之，由于磁性材料层由多层变为单层，导致了信号的强度较弱，并且由于磁力线没有形成封闭的回路，因此将会面临着磁力线泄露的问题。这将导致信号的保持时间缩短。这对于制造存储器元件是十分不利的。
考虑到上述和其他方面，申请人创造性地提出了本发明的技术方案。
发明内容
根据本发明的一方面，提供了一种磁隧穿结半导体器件，包括：第一电介质层，在所述第一电介质层中具有开口；位于所述开口中的具有杯形形状的磁隧穿结。
优选地，其中所述磁隧穿结由不包含铁的磁性材料构成。
优选地，其中所述磁隧穿结与所述开口是共形的。
优选地，其中所述磁隧穿结具有位于所述开口侧壁上的侧壁部分和位于所述开口底部的底部部分。
优选地，其中所述杯形的MTJ是通过大马士革工艺形成在所述开口中的。
优选地，其中在所述杯形的MTJ的侧壁顶部具有钝化层，所述钝化层封闭所述MTJ侧壁顶部的边缘。
优选地，其中所述钝化层是通过溅射或注入硅，且随后进行快速退火氧化而形成的。
优选地，其中所述钝化层的厚度为5nm-30nm。
优选地，其中所述MTJ包括两个单层的磁性材料层。
优选地，其中所述单层的磁性材料层是人工合成的反铁磁材料层，所述人工合成的反铁磁材料层由3层组成，即铁磁材料层-非铁磁材料层-铁磁材料层。
优选地，其中所述MTJ以从下至上的顺序还包括：底部电极、单层的第一磁性材料层、隧穿绝缘层、单层的第二磁性材料层、顶部电级。
优选地，还包括位于所述第一磁性材料层与所述底部电极之间的反铁磁钉扎层(AFPiningLayer)。
优选地，所述磁隧穿结半导体器件还包括：填充所述杯形MTJ的第二电介质层；与所述MTJ的底部电极电连接的第一电接触，所述第一电接触将所述MTJ与位于MTJ之下的已完成的半导体器件电连接；在所述杯形的MTJ中与MTJ的顶部电极接触的第二电接触；位于所述MTJ上的金属层，所述金属层与所述第二电接触电连接。
根据本发明的一方面，提供了一种制造MTJ的方法，包括：在完成的下层半导体器件上形成具有开口的第一电介质层；利用大马士革工艺在所述开口中形成MTJ，所述MTJ具有杯形的形状。
优选地，其中利用大马士革工艺在所述开口中形成MTJ的步骤进一步包括：顺序地沉积底部电极、单层的第一磁性材料层、隧穿绝缘层、单层的第二磁性材料层、顶部电极；沉积第二电介质层；利用CMP工艺去除开口外的MTJ和所述第二电介质层，直至暴露出第一电介质层。
优选地，所述方法进一步包括：在所述MTJ的杯形侧壁顶部形成钝化层。
优选地，所述方法进一步包括：在所述MTJ的杯形侧壁顶部溅射或注入Si；通过快速热退火使得在所述杯形侧壁顶部形成钝化层。
优选地，所述方法进一步包括：布置第一金属接触，所述第一金属接触将所述MTJ与位于所述MTJ之下的完成的半导体器件电连接；在所述第二电介质层中形成第二电接触；在所述MTJ上方形成金属层，所述第二电接触将所述MTJ的顶部电极与所述金属层电连接。
根据本发明的一方面，还提供了一种磁存储器器件，包括如根据本发明上述方面中的任意一项所述的磁隧穿结半导体器件。
附图说明
阅读了以下结合附图的详细描述后将会更好地理解本发明，在附图中类似的附图标记指示类似的元件，并且在附图中：
图1-5示出了现有技术的MTJ器件的结构和制造方法；
图6-10示例性地示出了根据本发明的MTJ器件的结构和制造方法。
将意识到，为了使说明简化和清楚，图中示出的要素没有必要按比例绘制。例如，为了促进和提高清楚性和可理解性，一些元件的尺寸相对于其它元件的尺寸放大了。此外，在这些图中，重复附图标记用于表示相对应或类似的元件。
具体实施方式
以下结合附图通过举例的方式描述本发明的具体实施方式。
本发明使用了与CMOS工艺兼容的铁磁材料，即，不含Fe的磁性材料。当使用不含Fe的磁性材料时，可以利用现有的CMOS工艺的生产线来制造MTJ共用设备，避免添加额外的昂贵的专用设备。另一方面，本发明可以使用大马士革工艺来制造MTJ，避免了蚀刻工艺带来的对器件的损伤和由此付出的昂贵的代价。在一些实施例中，本发明可以使用单层的磁性材料层，由此减小器件的尺寸。在另外一些实施例中，本发明还通过改进MTJ的结构来提高信号质量和减小磁力线泄露。
如图6所示，附图标记203表示下层完成的半导体器件的一部分(此处仅示例性地示出该半导体器件的一部分)。在完成的半导体器件203上沉积第一绝缘层200，在第一绝缘层200中形成电接触201。在一个实施例中，第一绝缘层200可以由SiO2构成，电接触201可以是钨(W)插塞。随后，平坦化第一绝缘层200的表面。在第一绝缘层200上沉积第二绝缘层202至约0.3-1um的厚度。尽管此处以不同方向的斜线分别示出了第一绝缘层200和第二绝缘层202，然而，第二绝缘层202可以由与第一绝缘层200相同的材料构成。
随后，利用掩模蚀刻第二绝缘层202，直至暴露出电接触201。由此，在第二绝缘层202中形成随后用于布置MTJ的开口。如图7所示，沉积MTJ结构中的多层。MTJ从下至上包括底部电极2045、单层的第一磁性材料层2044、隧穿绝缘层2043、单层的第二磁性材料层2042、顶部电极2041。形成上述多层结构的工艺在本领域中是公知的。在一个实施例中，底部电极2045例如由TaN构成，其厚度约为5nm。第一磁性材料层2044例如由Co构成，其厚度约为10-30nm。隧穿绝缘层2043例如由SiN，SiO2，Al2O3或者HfO2构成，其厚度约为1-2nm。第二磁性材料层2042例如由Co构成，其厚度约为10-30nm。顶部电极2041例如由TaN构成，其厚度约为5nm。在该实施例中，第一磁性材料层2044和第二磁性材料层2042都是自由磁性材料层，其极性可以根据应用而变化。由于此处采用了开口后沉积的方法，也就是所谓的大马士革工艺，因此MTJ204与开口是共形的。更具体的，MTJ204的侧壁将位于第二绝缘层202的开口侧壁上，MTJ204的底部将位于第二绝缘层202的开口的底部上。如图7所示，MTJ204被形成为杯形的结构。
如图8所示，使用化学机械抛光(CMP)去除位于开口之外的沉积层，随后在MTJ204上沉积第二电介质层205。尽管在附图中使用了与第二绝缘层202不同方向的斜线表示，然而，第二电介质层205的材料可以与第二绝缘层202相同。随后使用CMP工艺去除第二电介质层205，直至暴露出MTJ204。
如图9所示，在MTJ204的侧壁的顶表面上形成钝化层206。该钝化层206封闭MTJ204侧壁顶部的边缘。如图9所示，当使用大马士革工艺形成MTJ204时，MTJ204的边缘将暴露于器件的顶表面，这样，磁力线易于从此处泄露，造成器件保持能力和容错能力的下降。故此，本发明的发明人创造性地提出，在使用大马士革工艺形成MTJ204之后，使用钝化层206封闭MTJ204的边缘。这样，使得磁力线基本上不从此处泄露，并且在杯形的MTJ204中形成封闭的磁力线回路，由此提高了MTJ204的性能。
值得注意的是，尽管此处可以将钝化层206仅仅形成在MTJ204的侧壁的顶部，然而，在另一个实施例中，也可以将钝化层206形成器件的整个表面上。例如，钝化层206的材料可以与第二电介质层205以及第二绝缘层202相同。此时，可以将钝化层206形成在器件的整个表面上，由此大大简化了工艺。在一个实施例中，可以采用溅射(硅)后快速退火氧化的方法形成该钝化层206。在另一个实施例中，可以采用注入(硅)后快速退火氧化的方法形成该钝化层206。在一个实施例中，钝化层206的厚度可以为5nm-30nm。
随后，如图10所示，在杯形的MTJ204中形成另一电接触208，在器件的顶部上方形成金属层207，并与电接触208电连接。
至此，制造方法结束。尽管申请人在此描述了根据本发明的MTJ的制造方法和结构，然而，上述描述并不是限制性的，而仅仅是为了举例而给出的。
例如，尽管此处结合了MTJ的简化的单层磁化材料层的实施例进行了描述，然而本发明也可以使用不包含铁的多层人工合成的反铁磁材料层。在一个实施例中，可以使用不含铁的磁性材料(例如Co，Ni)、普通金属层(例如Al)、不含铁的磁性材料(例如Co，Ni)的三层的人工合成的反铁磁材料层。当使用人工合成的反铁磁材料层时，可以进一步提升磁性材料层的性能。
正如上文所述的，本发明使用了与CMOS工艺友好的铁磁材料，避免了在MTJ中使用Fe。由此，可以使用CMOS工艺共用设备来制造MTJ，使得成本大为降低，例如使用共用的大马士革工艺设备，可以省略蚀刻设备。此外，本发明可以使用简化的MTJ结构，降低了器件的尺寸，而采用磁路、电路的方法来弥补性能的下降，以使得器件的性能与成本之间达到优选的平衡。在一个实施例中，本发明采用钝化层来封闭暴露的MTJ的侧壁顶部修补被CMP破坏的MTJ中的隧穿绝缘层2043，提高成品率，由此配合MTJ的杯形结构优化了磁力线的导向，进而提升了器件的性能。此外，还可以如现有技术那样布置反铁磁钉扎层。
应当理解，词语“基本上”或“大约”等的使用是指该词语所形容的值或位置被期望非常接近于说明的值或位置。然而，本领域中公知的是，总是存在微小的偏差妨碍了所述值或位置完全与所说明的相同。在本领域中众所周知的是，直到约百分之十(10％)(并且对于半导体掺杂浓度直到百分之二十(20％))的偏差被认为是与所述的理想目标合理的偏差。
此外，尽管一些氧化物或氮化物绝缘层在附图和本文中被示出为单层，然而，本领域技术人员将会理解，可以根据应用选择一层或多层的氧化物和/或氮化物绝缘层，此时可以根据所选择的绝缘层的组分相应地改变工艺。
虽然结合具体的优选实施方式对本发明作了特别描述，显然本领域的技术人员可根据前面的描述作出许多选择、修改和改变。因此，所附权利要求将涵盖任何这样的属于本发明真正范围和主旨的选择、修改和改变。
Claims (17)
1.一种磁隧穿结半导体器件，包括：
第一电介质层，在所述第一电介质层中具有开口；
位于所述开口中的具有杯形形状的磁隧穿结；
填充所述杯形的磁隧穿结的第二电介质层，所述第二电介质层的顶表面与磁隧穿结的侧壁顶表面大体上齐平；
其中在所述杯形的磁隧穿结的侧壁顶部具有钝化层，所述钝化层仅仅形成在所述磁隧穿结的侧壁的顶部。
2.根据权利要求1所述的磁隧穿结半导体器件，其中所述磁隧穿结由不包含铁的磁性材料构成。
3.根据权利要求1所述的磁隧穿结半导体器件，其中所述磁隧穿结与所述开口是共形的。
4.根据权利要求3所述的磁隧穿结半导体器件，其中所述磁隧穿结具有位于所述开口侧壁上的侧壁部分和位于所述开口底部的底部部分。
5.根据权利要求1-4中任意一项所述的磁隧穿结半导体器件，其中所述杯形的磁隧穿结是通过大马士革工艺形成在所述开口中的。
6.根据权利要求1-4中任意一项所述的磁隧穿结半导体器件，其中所述钝化层封闭所述磁隧穿结侧壁顶部的边缘。
7.根据权利要求6所述的磁隧穿结半导体器件，其中所述钝化层是通过溅射或注入硅，且随后进行快速退火氧化而形成的。
8.根据权利要求7所述的磁隧穿结半导体器件，其中所述钝化层的厚度为5nm-30nm。
9.根据权利要求1-4中任意一项所述的磁隧穿结半导体器件，其中所述磁隧穿结包括两个单层的磁性材料层。
10.根据权利要求9所述的磁隧穿结半导体器件，其中所述单层的磁性材料层是人工合成的反铁磁材料层，所述人工合成的反铁磁材料层由3层组成，即铁磁材料层-非铁磁材料层-铁磁材料层。
11.根据权利要求9所述的磁隧穿结半导体器件，其中所述磁隧穿结以从下至上的顺序还包括：底部电极、单层的第一磁性材料层、隧穿绝缘层、单层的第二磁性材料层、顶部电极。
12.根据权利要求11所述的磁隧穿结半导体器件，还包括位于所述第一磁性材料层与所述底部电极之间的反铁磁钉扎层。
13.根据权利要求1-4中任意一项所述的磁隧穿结半导体器件，还包括：
与所述磁隧穿结的底部电极电连接的第一电接触，所述第一电接触将所述磁隧穿结与位于磁隧穿结之下的已完成的半导体器件电连接；
在所述杯形的磁隧穿结中与磁隧穿结的顶部电极接触的第二电接触；
位于所述磁隧穿结上的金属层，所述金属层与所述钝化层、所述第一电介质层、第二电介质层接触，并且与所述第二电接触电连接。
14.一种制造磁隧穿结半导体器件的方法，包括：
在完成的下层半导体器件上形成具有开口的第一电介质层；
利用大马士革工艺在所述开口中形成磁隧穿结，所述磁隧穿结具有杯形的形状，利用第二电介质层填充所述杯形的磁隧穿结，所述第二电介质层的顶表面与磁隧穿结的侧壁顶表面大体上齐平；以及
仅仅在所述磁隧穿结的杯形侧壁顶部形成钝化层；
其中仅仅在所述磁隧穿结的杯形侧壁顶部形成钝化层包括：
在所述磁隧穿结的杯形侧壁顶部溅射或注入Si；
通过快速热退火使得在所述杯形侧壁顶部形成钝化层。
15.根据权利要求14的方法，其中利用大马士革工艺在所述开口中形成磁隧穿结的步骤进一步包括：
顺序地沉积底部电极、单层的第一磁性材料层、隧穿绝缘层、单层的第二磁性材料层、顶部电极；
沉积第二电介质层；
利用化学机械抛光工艺去除开口外的磁隧穿结和第二电介质层，直至暴露出第一电介质层。
16.根据权利要求15的方法，进一步包括：
布置第一金属接触，所述第一金属接触将所述磁隧穿结与位于所述磁隧穿结之下的完成的半导体器件电连接；
在所述第二电介质层中形成第二电接触；
在所述磁隧穿结上方形成金属层，所述金属层与所述钝化层、所述第一电介质层、所述第二电介质层接触，所述第二电接触将所述磁隧穿结的顶部电极与所述金属层电连接。
17.一种磁存储器器件，包括如权利要求1-13中任意一项所述的磁隧穿结半导体器件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110318281.1A CN103066199B (zh) | 2011-10-19 | 2011-10-19 | 一种新型的磁隧穿结器件及其制造方法 |
| US13/335,882 US8574927B2 (en) | 2011-10-19 | 2011-12-22 | Magnetic tunnel junction device and its fabricating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110318281.1A CN103066199B (zh) | 2011-10-19 | 2011-10-19 | 一种新型的磁隧穿结器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103066199A CN103066199A (zh) | 2013-04-24 |
| CN103066199B true CN103066199B (zh) | 2016-03-30 |
Family
ID=48108734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110318281.1A Active CN103066199B (zh) | 2011-10-19 | 2011-10-19 | 一种新型的磁隧穿结器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8574927B2 (zh) |
| CN (1) | CN103066199B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101998676B1 (ko) * | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
| US9595661B2 (en) * | 2013-07-18 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory structure and method of forming the same |
| US9691971B2 (en) * | 2014-12-30 | 2017-06-27 | GlobalFoundries, Inc. | Integrated circuits including magnetic tunnel junctions for magnetoresistive random-access memory and methods for fabricating the same |
| CN108091359B (zh) * | 2017-12-11 | 2021-05-25 | 江苏鲁汶仪器有限公司 | 一种磁隧道结及其制造方法 |
| CN112951982A (zh) * | 2019-12-11 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3854767B2 (ja) * | 1999-12-13 | 2006-12-06 | ローム株式会社 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
| JP3898556B2 (ja) * | 2002-04-22 | 2007-03-28 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7705340B2 (en) * | 2004-10-05 | 2010-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures |
| US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
| US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
-
2011
- 2011-10-19 CN CN201110318281.1A patent/CN103066199B/zh active Active
- 2011-12-22 US US13/335,882 patent/US8574927B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8574927B2 (en) | 2013-11-05 |
| CN103066199A (zh) | 2013-04-24 |
| US20130099335A1 (en) | 2013-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066198B (zh) | 一种新型的磁隧穿结器件及其制造方法 | |
| JP6316474B1 (ja) | 磁気メモリ | |
| JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法 | |
| US9312476B2 (en) | Magnetic memory | |
| CN110112288B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
| JP2013042140A (ja) | 情報格納装置 | |
| KR20160090954A (ko) | 자기 메모리 소자 및 그 제조 방법 | |
| KR102105702B1 (ko) | 자기 기억 소자 | |
| KR102338319B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
| KR20150081634A (ko) | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 | |
| CN103066199B (zh) | 一种新型的磁隧穿结器件及其制造方法 | |
| KR20150124533A (ko) | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 | |
| CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
| CN109713006A (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| KR20030078774A (ko) | 자기 기억 장치의 제조 방법 | |
| CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109545958A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
| CN104465983B (zh) | 磁性隧道结及其形成方法 | |
| CN109713120A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN109713119A (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| CN108666339B (zh) | 磁性随机存储器及其存储单元的制造方法 | |
| US6465262B2 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |