CN103064457B - 一种基于负反馈的cmos带隙基准电路 - Google Patents

Abstract

一种基于负反馈的CMOS带隙基准电路，涉及集成电路。设带负反馈的核心基准电压模块、电源稳压模块、PSRR增强模块、低温高阶曲率补偿模块和启动模块；带负反馈的核心基准电压模块产生带隙基准电压，其输出端分别与PSRR增强模块及低温高阶曲率补偿模块的输入端相连；电源稳压模块为其他模块提供稳压电源，电源稳压模块输出端作为其它模块的电源输入端；PSRR增强模块输出端与带负反馈的核心基准电压模块、电源稳压模块、低温高阶曲率补偿模块和启动模块电源输入端相连；低温高阶曲率补偿模块输出端与带负反馈的核心基准电压模块输出端相连并输出最终基准电压；启动模块输出端分别与带负反馈的核心基准电压模块和电源稳压模块相连。

Description

一种基于负反馈的CMOS带隙基准电路

技术领域

本发明涉及集成电路，尤其是涉及一种基于负反馈的CMOS带隙基准电路。

背景技术

在模拟电路以及数模混合集成电路设计中，经常需要使用参考电压源，它将电源电压转换为与电源电压和温度无关的基准电压，用于为其他部分电路提供稳定的偏置和参考电压。因此，低温漂系数、高电压抑制比是带隙基准源的关键性能指标。CMOS带隙基准电压还需要能够兼容CMOS工艺，易于集成在CMOS工艺的集成电路芯片中。

传统带隙基准电压根据硅材料的带隙电压与电源和温度无关的特性，利用所具有负温系数的晶体管基极-发射极电压V_BE及具有正温度系数的热电压V_T，通过将两个具有相反温度系数的电压进行加权相加得到零温度系数的输出电压，传统带隙基准属于一阶温度补偿的基准。由于V_T与温度呈线性关系而V_BE与温度却存在于非线性关系，因此传统带隙基准电路输出基准电压的温度系数通常被限制在20ppm/℃-100ppm/℃，与此同时由于电路结构的限制以及失配问题，传统带隙基准的电源抑制比也比较低，易受电源电压波动的影响。

针对温度系数不理想的缺点，现已有多种高阶补偿方案被提出。其主要原理是通过添加一个高阶非线性项来抵消V_BE的温度非线性，Rincon-Mora.（Rincon-Mora.Voltage ReferencesFrom Diodes to Precision High-Order Bandgap Circuits，Wiley-IEEE，2002：79-118）和Ze-KunZhou等（Ze-Kun Zhou,Yue Shi,Zhi Huang,et al.A1.6V25uA5ppm/℃Curvature-CompensatedBandgap Reference，IEEE JOURNALS & MAGAZINES，2012，59（4）：677-684）均提出采用产生近似T1nT项的非线性补偿方法以获得较低的温漂系数。

针对PSRR（电源电压抑制比power supply rejection ratio），主要是通过由电源稳压模块给基准核心模块供电，减小电源电压波动对基准核心模块的影响，增大了基准的电源抑制比。Ning Zhi-Hua等（Ning Zhi-Hua,He Le-Nian,Wang Yi,et al.A Novel High PSR Voltage Referencewith Secondary Temperature Compensation，IEEE CONFERENCE PUBLICATIONS，2010：3200-3203）提出了一种利用负反馈环路产生内部校准电压来为基准核心电路供电的方案而Yat-Hei Lam等（Yat-Hei Lam,Wing-Hung Ki.，CMOS Bandgap References With Self-BiasedSymmetrically Matched Current-Voltage Mirror and Extension of Sub-1-V Design，IEEEJOURNALS & MAGAZINES，2010，18（6）：857-865）则采用一种新的自偏置对称结构的方法来改善PSRR。

然而这些方案往往仅针对温漂或PSRR指标之一进行了优化而忽略了另一个指标，无法同时兼顾两项指标；亦或所设计的基准结构较为复杂，给集成电路的设计增加难度，占用芯片面积过大，性价比不是很理想。

发明内容

本发明的目的在于改善现有带隙基准电压源的温漂和PSRR的性能，提供一种基于负反馈的CMOS带隙基准电路。

本发明设有带负反馈的核心基准电压模块、电源稳压模块、PSRR增强模块、低温高阶曲率补偿模块和启动模块；所述带负反馈的核心基准电压模块产生带隙基准电压，其输出端分别与PSRR增强模块及低温高阶曲率补偿模块的输入端相连；所述电源稳压模块为其他模块提供稳压电源，电源稳压模块输出端作为其它模块的电源输入端；所述PSRR增强模块输出端与带负反馈的核心基准电压模块、电源稳压模块、低温高阶曲率补偿模块和启动模块电源输入端相连；所述低温高阶曲率补偿模块输出端与带负反馈的核心基准电压模块输出端相连并输出最终基准电压；所述启动模块输出端分别与带负反馈的核心基准电压模块和电源稳压模块相连，用于上电时驱动电路摆脱0简并偏置状态而进入正常工作状态。

本发明的技术关键为带负反馈的核心基准电压模块和低温高阶曲率补偿模块。

实现本发明的技术关键是在传统带隙基准的架构上引入了负反馈结构，通过负反馈在输出基准电压中产生与温度呈正温的非线性项对高温区负温项V_BE的非线性进行曲率补偿，在低温区则采用CTAT²的电流进行二次曲率补偿，使得基准电压温漂系数在-45℃至135℃范围内得到有效的降低。同时PSRR增强模块与核心基准电压模块中的负反馈结构形成了两个反馈环路用于提高整体基准电路的电源电压抑制比。

本发明的有益效果：利用负反馈结构，在改善带隙基准温漂的同时大幅提高了PSRR性能；同时利用CTAT²电流作为补偿电流，在低温时对输出电压进行补偿，使基准在全温度范围内具有良好的温度系数。本发明整体电路结构简单，占用芯片面积小，可降低芯片成本并提高产品的性价比。

附图说明

图1为本发明实施例的总体结构框图。

图2为本发明实施的一种基于负反馈的带隙基准高阶曲率补偿电路图。

图3为节点所在环路的等效框图。

图4为低温高阶曲率补偿模块所提供的补偿电流与温度之间的关系曲线。在图4中，横坐标为温度Temperature(℃)，纵坐标为电流I(nA)。

图5为本发明实例输出基准电压的温度漂移曲线。在图5中，横坐标为温度Temperature(℃)，纵坐标为输出基准电压V_REF（V）。

图6为本发明实例输出基准电压的电源抑制比对比。在图6中，横坐标为频率Frequency(Hz)，纵坐标为电源电压抑制比PSRR(dB)。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚，以下结合附图及具体实施例，对本发明进行进一步的详细说明。此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

如图1所示，本发明实施例设有带负反馈的核心基准电压模块100、电源稳压模块200、PSRR增强模块300、低温高阶曲率补偿模块400和启动模块500；所述带负反馈的核心基准电压模块100产生带隙基准电压，其输出端分别与PSRR增强模块300及低温高阶曲率补偿模块400的输入端相连；所述电源稳压模块200为其他模块提供稳压电源，电源稳压模块200输出端作为其它模块的电源输入端；所述PSRR增强模块200输出端与带负反馈的核心基准电压模块100、电源稳压模块200、低温高阶曲率补偿模块400和启动模块500电源输入端相连；所述低温高阶曲率补偿模块400输出端与带负反馈的核心基准电压模块100输出端相连并输出最终基准电压；所述启动模块500输出端分别与带负反馈的核心基准电压模块100和电源稳压模块200相连，用于上电时驱动电路摆脱0简并偏置状态而进入正常工作状态。

本发明带负反馈的核心基准电压模块100用于产生未经过低温补偿的带隙基准电压V_BEF；电源稳压模块200用于为其他模块提供稳定的电源（除启动电路之外）；PSRR增强模块300用于钳制电位消除沟道调制效应，同时提高电源稳压模块的PSRR；低温高阶曲率补偿模块400在低温区利用CTAT²电流进行二次曲率补偿；启动模块500用于保证电压源可靠地工作，避免其陷入零状态。

本发明基准电压V_REF的温度补偿方法，如图2所示，首先，带负反馈的核心基准电压模块100由P₁-P₄，N₁-N₃，Q₁-Q₂及R₁-R₂组成。PMOS管P₁-P₁与NMOS管N₁-N₂形成自偏置电流镜回路使A，B两支路的电流相等，利用晶体管Q₁发射区的面积是Q₂的M倍形成PTAT基础电流I，该电流经P₃镜像放大，并经过电阻R₂后与晶体管Q₂的发射极-基极电压V_EB2加权相加，形成带隙电压V_REF。NMOS管N₃栅极与该带隙电压相连，源极接地，漏极与Q₂发射极相连，形成负反馈，从而在输出的基准电压中产生非线性的正温系数项。

其次，低温高阶曲率补偿模块400，由P₁₂，N₁₃-N₁₅以及R₃组成。P₁₂将PTAT电流1:1镜像至该模块，由N₁₃-N₁₄将PTAT电流传给电阻R₃，由于该电流与绝对温度呈正比并加于N₁₅栅极，从而产生CTAT²电流实现低温区的温度补偿。低温高阶曲率补偿模块400所产生的CTAT²补偿电流仅在小于温度T₀时非零。

最后,，低温高阶曲率补偿模块产生的CTAT²流进带负反馈的核心基准电压模块100的输出端V_REF，经过R₂后产生补偿电压，最终得到在全温度范围内具有极低温漂的基准电压。

本发明提高基准电压V_REF的PSRR方法，如图2所示，首先，电源稳压模块200由P₇-P₁₀和N₇-N₈组成，P₇-P₈栅极相连且与P₈漏极相连，源极均连接电源电压VDD。P₇漏极与接成二极管形式的P₉源极相连，产生供内部其他模块（除启动模块500外）的稳压电源V_REG。P₉漏极与接成二极管形式的P₁₀源极相连，P₁₀栅极接至核心基准电压模块100用于提供偏置，同时与N₇漏极相连。N₇-N₈栅极由PSRR增强模块300提供偏置，源极与衬底相连接地，N₈漏极与P₈漏极相连，用于镜像PTAT基础电流，为电源稳压模块200提供直流偏置。

其次，PSRR增强模块300，由P₅-P₆和N₄-N₅组成自偏置二级运放的输入级，N₆构成输出级。运放输入端分别与带负反馈的核心基准电压模块100的P₁-P₂和N₁-N₂栅极相连，以消除核心基准电压模块中电流镜回路的沟道调制效应。输出级N₆源极与衬底相连接地，漏极与节点V_REG相连，产生反馈环路稳定V_REG电压，以提高其PSRR。

最后，在带负反馈的核心基准电压模块100中，N₃对基准电压输出节点V_REF引入负反馈环路，形成第二个负反馈结构，进一步提高了输出基准电压的PSRR。

特别的是，本发明的带负反馈的核心基准电压模块100利用一个NMOS管N₃，将基准电压V_REF转换为电流后反馈回晶体管Q₂中，根据晶体管I-V关系，可以得到流过电阻R₁的电流I满足关系式：

$I\·R_1=V_T\·\ln \left(\frac{(N+1)I-I_{N3}}{I_S}\right)-V_T\·\ln \left(\frac{I}{{\mathrm{MI}}_S}\right)$     公式(1)

其中N表示PMOS管P₃镜像的电流为P₁或P₂的N倍，M表示晶体管Q₁与Q₂发射机面积之比为M:1，I_S为晶体管的饱和反向漏电流，I_N3表示流过NMOS管N₃的电流。在温度高于T₀时，可以得到基准输出电压为：

$V_{\mathrm{REF}}=V_{\mathrm{EB}2}+\frac{{\mathrm{NR}}_2}{R_1}\frac{\mathrm{kT}}{q}\ln \left(M(N+1)\right)+\frac{{\mathrm{NR}}_2}{R_1}\frac{\mathrm{kT}}{q}\ln (1-\frac{K{(V_{\mathrm{REF}}-V_{\mathrm{THN}})}^2}{(N+1)I})$     公式(2)

其中V_EB2表示晶体管Q₂的发射极-基极电压，k表示玻耳兹曼常数，q为单位电荷电量，T表示以开尔文为计量单位的温度值，V_REF表示得到的基准输出电压，V_THN表示NMOS管的阈值电压，而符号K则用于表示为(μC_oxW/L)_N3/2，其中μC_ox为NMOS管的工艺常数，(W/L)_N3表示N₃管宽长比的设计值。由于Q₂发射极到栅极的电压差V_EB2是一个随温度升高而降低非线性变化的电压，其可表示为：

$V_{\mathrm{EB}2}=V_{G0}-\frac{V_{G0}-V_{\mathrm{EB}2}\left(t_0\right)}{T_0}T-(\mathrm{\η}-m)\frac{\mathrm{kT}}{q}\left(\frac{T}{T_0}\right)$     公式(3)

式中V_G0表示0K温度下该工艺硅材料的带隙电压，T₀表示锁设计的参考温度，η表示取决于工艺的温度常数，m则表示与温度相关的阶数。

因此公式(2)中的第二、三两项需分别与公式(3)中的第二、三两项相消，以达到高阶补偿的效果。但随着温度的降低，基础电流I减小，可能导致公式(2)第三项的过补偿，在温度低于设计值T_D时，低温高阶曲率补偿开始工作，补偿电流随温度变化曲线图4所示，则公式(2)改变为：

$V_{\mathrm{REF}}=V_{\mathrm{EB}2}+\frac{{\mathrm{NR}}_2}{R_1}\frac{\mathrm{kT}}{q}\ln \left(M(N+1)\right)+\frac{{\mathrm{NR}}_2}{R_1}\frac{\mathrm{kT}}{q}\ln (1-\frac{I_{N15}-K{(V_{\mathrm{REF}}-V_{\mathrm{THN}})}^2}{(N+1)I})$     公式(4)

其中I_N15表示流过NMOS管N₁₅的电流。CTAT²电流I_N15的引进，避免了过补偿的发生，从而使得基准电压在-45℃至135℃温度范围内获得较小的温漂系数。如图5所示，其基准输出的温漂约为4.28ppm/℃。

另外，较佳的是，核心电压模块100在利用N₃降低基准电压温漂的同时，引入了负反馈环路，配合上PSRR增强模块300，有效的增加了基准电压的电源抑制比，使得电路的整体性能更优。其中PSRR对节点V_REG所产生的环路增益为：

$A_1\·{\mathrm{\β}}_1=g_{\mathrm{mN}6}{r}_C{g}_{\mathrm{mP}5}{r}_{\mathrm{REG}}\·\{\frac{1}{g_{\mathrm{mN}1}{r}_{\mathrm{oN}1}}-\frac{1}{g_{\mathrm{mP}1}[1/g_{\mathrm{mN}1}+g_{\mathrm{mN}1}{r}_{\mathrm{oN}1}(R_1+r_{\mathrm{oQ}1})]}\}$     公式(5)

其中A₁为该环路的开环增益，β₁为该环路的反馈因子，r_C为节点C的等效阻抗，r_REG为节点V_REG的等效阻抗，r_ox表示编号为x的器件的输出等效阻抗，g_mx则表示编号为x的器件的等效跨导。该环路的等效框图如图3所示，因此节点V_REG的PSRR可以表示为：

$\mathrm{PSRR}1=\frac{{\mathrm{\ΔV}}_{\mathrm{REG}}}{{\mathrm{\ΔV}}_{\mathrm{DD}}}=\frac{k_1}{1+{\mathrm{\β}}_1{A}_1}$     公式(6)

其中k₁为V_DD对节点V_REG的影响因子，即ΔV_REG＝k₁ΔV_DD。同理可设节点V_REG对节点V_REF的影响因子为k₂，可得节点V_REF的环路增益为：

$A_2\·{\mathrm{\β}}_2=\frac{V_T[k_2{g}_{\mathrm{mN}3}-\frac{(N+1)}{r_{\mathrm{eq}}}]}{I_S\exp \left(\frac{V_{\mathrm{EB}2}}{V_T}\right)}-\frac{{\mathrm{NR}}_2}{r_{\mathrm{eq}}}$     公式(7)

其中V_T为热电压，r_eq表示支路P₁-Q₁的等效阻抗。从而可得对应的PSRR为：

$\mathrm{PSRR}2=\frac{{\mathrm{\ΔV}}_{\mathrm{REF}}}{{\mathrm{\ΔV}}_{\mathrm{REG}}}=\frac{k_2}{1+{\mathrm{\β}}_2{A}_2}$     公式(8)

其中A₂和β₂分别表示该环路的开环增益和反馈因子。因此本发明基准电压输出的PSRR为：

$\mathrm{PSRR}=\frac{{\mathrm{\ΔV}}_{\mathrm{REG}}}{{\mathrm{\ΔV}}_{\mathrm{DD}}}\×\frac{{\mathrm{\ΔV}}_{\mathrm{REF}}}{{\mathrm{\ΔV}}_{\mathrm{REG}}}=\mathrm{PSRR}1\×\mathrm{PSRR}2=\frac{k_1{k}_2}{(1+{\mathrm{\β}}_1{A}_1)(1+{\mathrm{\β}}_2{A}_2)}$     公式(9)

从公式(9)可以看出，本发明利用N₃引入的反馈环路能大幅的增加基准源的PSRR，实例中基准电压的PSRR曲线如图6所示，其输出电压的PSRR达到了-106.2dBDC。同时为避免本发明的基准电压源陷入零状态，本发明还增加了一个启动模块500，用于确保带隙基准电压源进入正常工作点，在电路正常工作后，启动模块400自动关断，不影响主体电路工作。

当然，本发明还可以有其他多种实施例，本领域的技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的核心原理，应被理解为本发明的保护范围但并不限于这样的实施例凡。凡是根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种变形和组合，仍在本发明的保护范围内。

Claims (1)

1.一种基于负反馈的CMOS带隙基准电路，其特征在于设有带负反馈的核心基准电压模块、电源稳压模块、PSRR增强模块、低温高阶曲率补偿模块和启动模块；所述带负反馈的核心基准电压模块产生带隙基准电压，其输出端分别与PSRR增强模块及低温高阶曲率补偿模块的输入端相连；所述电源稳压模块为其他模块提供稳压电源，电源稳压模块输出端作为其它模块的电源输入端；所述PSRR增强模块输出端与带负反馈的核心基准电压模块、电源稳压模块、低温高阶曲率补偿模块电源输入端相连；所述低温高阶曲率补偿模块输出端与带负反馈的核心基准电压模块输出端相连并输出最终基准电压；所述启动模块输出端分别与带负反馈的核心基准电压模块和电源稳压模块相连，用于上电时驱动电路摆脱0简并偏置状态而进入正常工作状态。