CN103035522B - 制造化合物半导体器件的方法 - Google Patents

制造化合物半导体器件的方法 Download PDF

Info

Publication number
CN103035522B
CN103035522B CN201210270691.8A CN201210270691A CN103035522B CN 103035522 B CN103035522 B CN 103035522B CN 201210270691 A CN201210270691 A CN 201210270691A CN 103035522 B CN103035522 B CN 103035522B
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor device
electrode
manufacture
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210270691.8A
Other languages
English (en)
Other versions
CN103035522A (zh
Inventor
美浓浦优一
冈本直哉
吉川俊英
牧山刚三
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035522A publication Critical patent/CN103035522A/zh
Application granted granted Critical
Publication of CN103035522B publication Critical patent/CN103035522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在化合物半导体层叠结构上形成钝化膜，通过干蚀刻来使钝化膜的电极形成预定位置变薄，通过湿蚀刻来穿透钝化膜的变薄部分以形成开口，并且在钝化膜上形成栅电极，使得电极材料嵌入该开口。

Description

制造化合物半导体器件的方法
技术领域
本文中讨论的实施方案涉及制造化合物半导体器件的方法。
背景技术
利用例如高的饱和电子速度和宽的带隙的特征，考虑将氮化物半导体应用于具有高耐受电压和高输出的半导体器件中。例如，作为氮化物半导体的GaN具有大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)的3.4eV带隙，并且因此GaN具有高的击穿电场强度。因此，GaN非常有前景作为获得高电压操作和高输出的电源的半导体器件材料。
使用氮化物半导体作为半导体器件，已经有大量关于场效应晶体管，尤其关于高电子迁移率晶体管(HEMT)的报道。例如，在GaN基HEMT(GaN-HEMT)中，使用GaN为的电子传输层和使用AlGaN为的电子供给层的AlGaN/GaN·HEMT正在引起关注。在AlGaN/GaN·HEMT中，在AlGaN中出现由于GaN与AlGaN之间的晶格常数差异产生的应变。由于由应变导致的压电极化和AlGaN的自发极化，获得了高浓度的二维电子气(2DEG)。因此，AlGaN/GaN-HEMT有望作为高效率开关元件、用于电动车辆的高耐受电压电功率器件等。
[非专利文献1]D.Song等人，IEEEElectronDeviceLett.，vol.28，no.3，pp.189-191，2007
为了生产使用氮化物半导体的半导体器件，形成覆盖化合物半导体层叠结构的表面的保护膜(例如，氮化硅(SiN))，并且之后在绝缘膜中制/造用于形成电极的开口。目前为止，可以使用干蚀刻或湿蚀刻作为制造该开口的方法。
干蚀刻适合于形成期望的微小形状。此外，众所周知，干蚀刻使用的蚀刻气体的预定气体种类可以改变氮化物半导体的导带并且降低使用氮化物半导体的半导体器件的漏电流。通过使用干蚀刻来在保护膜中形成开口，有希望形成用于形成微小电极的期望的微小开口，此外减少了漏电流。
然而，另一方面，如果干蚀刻应用于氮化物半导体中电极的形成，则化合物半导体层的表面暴露在蚀刻的等离子体等中，并且在化合物半导体晶体中发生氮的逃逸。因此，存在如下问题：由于氮孔隙的产生导致施主(donor)的出现，并且伴随着施主的出现，进一步引起漏电流的增加。
湿蚀刻适合期望避免由于等离子体等的损伤的情况。通过将湿蚀刻用于在钝化膜中形成开口，在化合物半导体晶体中不会产生氮的逃逸，漏电流可以被抑制。
然而，另一方面，如果湿蚀刻应用于在氮化物半导体中电极的形成，则存在如下问题：不能形成用于形成微小电极的期望的微小开口。进一步，不能期望如使用干蚀刻的气体种类那样获得漏电流的降低效应。
因此，如果使用氮化物半导体生产半导体器件，则当形成用于在保护膜中形成电极的开口时，通过使用无论干蚀刻还是湿蚀刻都会产生上述问题。因此，目前的状况是寻求各种措施。
发明内容
鉴于上述各种问题，做出了本实施方案并且本实施方案的一个目的是提供一种制造化合物半导体器件的方法，该化合物半导体器件能够实现高可靠、高耐受电压化合物半导体器件，其中，漏电流被抑制，即使是在化合物半导体层叠结构上的绝缘体膜中形成期望的微小开口的情况下亦如此。
制造化合物半导体器件的方法的某一方面包括：在化合物半导体层上形成绝缘膜，通过干蚀刻来使绝缘膜的预定部分变薄，以及通过湿蚀刻来穿透绝缘膜的变薄的预定部分。
附图说明
图1A至图1C是按照步骤的顺序示出了根据第一实施方案的制造AlGaN/GaN·HEMT的方法的示意性横截面图；
图2A和图2B是接着图1C按照步骤的顺序示出了根据第一实施方案的制造AlGaN/GaN·HEMT的方法的示意性横截面图；
图3A和图3B是接着图2B按照步骤的顺序示出了根据第一实施方案的制造AlGaN/GaN·HEMT的方法的示意性横截面图；
图4是示出了关于根据第一实施方案和对比实施例1、2的肖特基型AlGaN/GaN·HEMT产生的漏电流的检测结果的特征图；
图5A至图5C是按照步骤的顺序示出了根据第二实施方案的制造GaN-SBD的方法的示意性横截面图；
图6A至图6C是接着图5C按照步骤的顺序示出了根据第二实施方案的制造GaN-SBD的方法的示意性横截面图；
图7是示出根据第三实施方案的PFC电路的接线图；
图8是示出根据第四实施方案的电源装置的示意性结构的接线图；和
图9是示出根据第五实施方案的高频放大器的示意性结构的接线图；
具体实施方案
下文中，将参照附图对制造化合物半导体器件的方法的具体实施方案进行详细描述。应该注意，为了便于理解，附图中的某些图被绘制为其部件元件的膜厚度等与实际数值不同。
第一实施方案
在该实施方案中，将公开作为化合物半导体器件的氮化物半导体AlGaN/GaN·HEMT。
图1A至图3B是按照步骤的顺序示出了根据第一实施方案的制造AlGaN/GaN·HEMT的方法的示意性横截面图。
首先，如图1A所示，例如在作为生长衬底的半绝缘SiC衬底1上形成化合物半导体层叠结构2。可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底等代替SiC衬底作为生长衬底。此外，关于衬底的导电性，无论是半绝缘还是绝缘都可以。
化合物半导体层叠结构2构造成具有缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
在已完成的操作中的AlGaN/GaN·HEMT中，在电子传输层2b与电子供给层2d(确切的说是中间层2c)之间的界面附近产生二维电子气(2DEG)。2DEG是基于由电子传输层2b中的化合物半导体(在此是GaN)与电子供给层2d中的化合物半导体(在此是AlGaN)之间的晶格常数的差异产生的应变所导致的压电极化并结合电子传输层2b和电子供给层2d的自发极化而产生的。
具体地，在SiC衬底1上，通过例如金属有机气相外延(MOVPE)法来生长以下化合物半导体。也可以使用分子束外延(MBE)法等来代替MOVPE。
在SiC衬底1上依次生长大约5nm厚的AlN、大约1μm厚的i(有意未掺杂)-GaN、大约5nm厚的i-AlGaN、大约30nm厚的n-AlGaN和大约3nm厚的n-GaN。从而，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。可以使用AlGaN代替AlN来作为缓冲层2a，或者可以通过低温生长来生长GaN。
AlN、GaN和AlGaN的生长条件是：将三甲基铝气体、三甲基镓气体和氨气的混合气体作为源气体。根据待生长的化合物半导体来适当地确定是否提供三甲基铝气体作为铝源以及三甲基镓气体作为镓源，并且适当地设置流量。作为共用原材料的氨气的流量是大约100sccm至10slm。此外，生长压力大约是50托至300托，生长温度大约是1000℃至1200℃。
在GaN和AlGaN生长为n型时，例如以预定的流量将如包含有Si作为n型杂质的SiH4气体添加到源气体中，以便掺杂Si到GaN和AlGaN中。Si的掺杂浓度为大约1×1018/cm3至大约1×1020/cm3，例如大约5×1018/cm3。
随后，如图1B所示，形成元件隔离结构3。
具体地，向化合物半导体层叠结构2的元件隔离区域注入例如氩(Ar)。从而，在化合物半导体层叠结构2和SiC衬底1的表面层部分中形成了元件隔离结构3。通过元件隔离结构3在化合物半导体层叠结构2上限定出有源区域。
应该注意，可以使用浅沟槽隔离(STI)方法代替上述注入方法来实现元件隔离结构3。这时，将使用如氯基蚀刻气体来对化合物半导体层叠结构2进行干蚀刻。
随后，如图1C所示，形成源电极4和漏电极5。
具体地，首先，在化合物半导体层叠结构2的表面中的用于源电极和漏电极的形成预定位置(电极形成预定位置)中形成电极凹部2A、2B。
在化合物半导体层叠结构2的表面上施加光刻胶。通过光刻处理光刻胶以在光刻胶中形成开口，其暴露化合物半导体层叠结构2的与电极形成预定位置对应的表面。从而，形成了具有这些开口的光刻胶掩模。
使用该光刻胶掩模，干蚀刻并且去除电极形成预定位置的盖层2e，直到暴露出电子供给层2d的表面。从而，形成了电极凹部2A、2B，其暴露出电子供给层2d的表面的电极形成预定位置。蚀刻的条件是：使用例如Ar等惰性气体和例如Cl2等含氯气体作为蚀刻气体，例如，Cl2的流量是30sccm、其压力是2Pa，并且RF输入功率是20W。应该注意，电极凹部2A、2B可以通过蚀刻到盖层2e的中间来形成或者可以通过蚀刻超出电子供给层2d来形成。
通过灰化处理等来去除光刻胶掩模。
形成用于形成源电极和漏电极的光刻胶掩模。例如，在此使用适于气相沉积法和剥离法的屋檐(eave)结构的双层光刻胶。将这种光刻胶施加到化合物半导体层叠结构2上，并且形成用于暴露电极凹部2A、2B的开口。从而，形成了具有这些开口的光刻胶掩模。
使用该光刻胶掩模，通过例如气相沉积法，在包括有用于暴露电极凹部2A、2B的开口的光刻胶掩模上沉积如Ti/Al等电极材料。Ti的厚度大约是20nm，Al层的厚度大约是200nm。通过剥离法去除该光刻胶掩模和沉积在其上的Ti/Al。之后，如在氮气氛中在大约400℃至1000℃(例如大约600℃)的温度下对SiC衬底1进行热处理，使剩余的Ti/Al与电子供给层2d产生欧姆接触。只要可以获得Ti/Al与电子供给层2d的欧姆接触，就可以不需要热处理。从而，形成了源电极4和漏电极5，使得电极材料的一部分嵌入电极凹部2A、2B。
随后，如图2A所示，形成保护化合物半导体层叠结构2的表面的钝化膜6。
具体地，通过等离子体CVD法沉积具有大约100nm厚度的绝缘膜，在此为单层氮化硅膜(SiN膜)，以覆盖合物半导体层叠结构2的表面。从而形成了钝化膜6。可以形成单层氧化硅膜(SiO膜)、单层氧氮化硅膜(SiON膜)、氧化铝膜(AlO膜)或单层氮化铝膜(AlN膜)来替代单层SiN膜用作钝化膜6。也可以优选形成具有选自SiN膜、SiO膜、SiON膜和AlN膜中的任意两个层或更多个层的层叠膜。
具体地，如图2B所示，对钝化膜6进行干蚀刻，并且使钝化膜6变薄。
具体地，首先，给化合物半导体层叠结构2的表面施加光刻胶。通过光刻来处理光刻胶以在光刻胶中形成开口10a，其暴露在钝化膜6的表面中的与栅电极的形成预定位置(电极形成预定位置)对应的部分。从而形成具有开口10a的光刻胶掩模10。
使用光刻胶掩模10，对钝化膜6的电极形成预定位置进行干蚀刻，直到钝化膜具有预定厚度，从而使钝化膜6变薄。钝化膜6的变薄部分简称为变薄部分6a。在使用包含氟的蚀刻气体(例如包含如SF6的氟基气体的蚀刻气体)的蚀刻条件下进行干蚀刻，而氟被引入到化合物半导体层叠结构2中。期望变薄部分6a的厚度为如在大约4nm到大约50nm范围内的数值。如果厚度小于大约4nm，则存在如下担忧：由于干蚀刻而在化合物半导体层叠结构2的晶体中出现氮的逃逸。如果厚度大于大约50nm，则存在如下担忧：没有将期望数量的蚀刻气体中的氟引入到化合物半导体层叠结构2中，并且待通过随后将进行的湿蚀刻去除的变薄部分6a的量变大，从而很难得到期望尺寸的开口。因此，通过使变薄部分6a的厚度为大约4nm至大约50nm范围内的数值，可以将期望数量的氟引入到化合物半导体层叠结构2中，而不会在化合物半导体层叠结构2的晶体中引起氮的逃逸，使得通过随后的湿蚀刻能够形成期望尺寸的开口。氟被引入的区域例示为在化合物半导体层叠结构2中的氟引入区域11。在该实施方案中，例如使用大约30W的偏压功率进行ICP的干蚀刻，使变薄部分6a的厚度为大约10nm。
应该注意，用氟基干蚀刻可以使光刻胶掩模10的表面变成疏水性的。在这种情况下，优选的是，在干蚀刻之后，通过轻微地灰化光刻胶掩模10的表面等，使光刻胶掩模10的表面在制备过程中为亲水性的，以用于后续的干蚀刻。
随后，如图3A所示，在钝化膜6的变薄部分6a中，形成穿透该部分的开口6b。
具体地，继续使用光刻胶掩模10对钝化膜6的变薄部分6a进行湿蚀刻，直到暴露出化合物半导体层叠结构2的表面。从而形成了穿透变薄部分6a的开口6b。对于湿蚀刻，使用例如缓冲氢氟酸作为蚀刻溶液。开口6b具有用湿蚀刻形成为正锥形的侧壁。然而，由于变薄部分6a的厚度充分薄，所以开口具有期望的开口直径。
在该实施方案中，在钝化膜6中的用于栅电极形成的预定位置中，在进行干蚀刻至变薄部分6a的薄的界限之后，对变薄部分6a进行湿蚀刻以形成作为通孔的开口6b。通过进行两个阶段的蚀刻，在化合物半导体层叠结构2的晶体中未产生氮的逃逸，可以将期望数量的氟引入到化合物半导体层叠结构2中，并且可以形成期望尺寸的开口6b。
通过灰化处理、使用预定化学溶液的湿处理等去除光刻胶掩模10。
随后，如图3B所示，形成栅电极7。
具体地，首先形成用于形成栅电极的光刻胶掩模。例如，在此使用适于气相沉积法和剥离法的屋檐结构的双层光刻胶。将该光刻胶施加到钝化膜6上，并且形成暴露钝化膜6的开口6b的部分的开口。从而形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过如气相沉积法在包括暴露钝化膜6的开口6b的部分的开口的光刻胶掩模上沉积如作为电极材料的Ni/Au。Ni的厚度大约是10nm，Au层的厚度大约是300nm。通过剥离法去除光刻胶掩模和沉积在其上的Ni/Au。从而，在钝化膜6上形成栅电极7，使得电极材料的一部分嵌入开口6b。
之后，通过例如形成连接到源电极4、漏电极5和栅电极7等的布线的步骤来形成根据该实施方案的肖特基型AlGaN/GaN·HEMT。
基于与传统肖特基型AlGaN/GaN·HEMT相比较，描述由根据该实施方案的肖特基型AlGaN/GaN·HEMT表现出的效果
图4是示出关于根据第一实施方案和对比例1、2的肖特基型AlGaN/GaN·HEMT产生的漏电流的检测结果的特征图。在对比例1中，示出了肖特基型AlGaN/GaN·HEMT的漏电流，其中，仅进行干蚀刻，作为用于在绝缘膜中的栅电极形成预定位置中形成通孔的蚀刻。在对比例2中，示出了肖特基型AlGaN/GaN·HEMT的漏电流，其中，仅进行湿蚀刻，作为用于在绝缘膜中的栅电极形成预定位置中形成通孔的蚀刻。
如所示出的，可以看出，在对比例1、2中出现了相对大的漏电流。另一方面，在该实施方案中，可以看出，与对比例1、2相比较，漏电流大幅降低。并且耐受电压也增加了。
如上所述，根据该实施方案，在高可靠、高耐受电压的AlGaN/GaN·HEMT中，能够实现漏电流的抑制，即使是在化合物半导体层叠结构2上的钝化膜6中形成期望微小开口6b时亦如此。
第二实施方案
在该实施方案中，公开了作为化合物半导体器件的GaN基半导体肖特基势垒二极管(GaN-SBD)。
图5A至图5C以及图6A至图6C是按照步骤的顺序示出了根据第二实施方案的制造GaN-SBD的方法的示意性横截面图。
如图5A所示，例如，首先在作为生长衬底的GaN衬底21的表面上形成化合物半导体层22。可以使用n型导电性Si衬底、SiC衬底、GaAs衬底等代替GaN衬底作为生长衬底。
通过MOVPE生长n-GaN外延层来形成化合物半导体层22，与在第一实施方案中形成化合物半导体层叠结构2的情况类似。该n-GaN外延层具有预定的厚度，通过掺杂n型杂质如Si来制成n型，并且根据GaN-SBD所需的特性，任意选择其厚度和掺杂浓度。例如，n-GaN外延层具有大约10μm的厚度和大约5×1016/cm3的掺杂浓度。
随后，如图5B所示，在GaN衬底21的背面形成阴极23。
具体地，在GaN衬底21的背面上，通过如气相沉积法相继形成具有例如大约20nm厚度的Ti和具有例如大约200nm厚度的Al然后，在大约550℃下热处理GaN衬底21，从而使GaN衬底21与上述层叠膜欧姆接触。从而在GaN衬底21的背面上形成了阴极23。
形成保护化合物半导体层22的表面的钝化膜24。
具体地，通过例如等离子体CVD法沉积如大约100nm厚的绝缘膜，此处是单层氧化硅膜(SiN膜)，以覆盖化合物半导体层22的表面。从而，形成钝化膜24。可以形成单层氧化硅膜(SiO膜)、单层氧氮化硅膜(SiON薄膜)、单层氧化铝膜(AlO膜)或单层氮化铝膜(AlN膜)来替代单层SiN膜用作钝化膜24。优选地，也可以形成具有选自SiN膜，SiO膜、SiON膜和AlN膜中的任何两个层或更多个层的层叠膜。
随后，如图6A所示，对钝化膜24进行干蚀刻并使钝化膜24变薄。
具体地，首先在化合物半导体层22的表面施加光刻胶。通过光刻来处理光刻胶以在光刻胶中形成开口20a，其暴露钝化膜24的表面中的与阳极的形成预定位置(电极形成预定位置)对应的部分。从而形成具有开口20a的光刻胶掩模20。
使用该光刻胶掩模20对钝化膜24的电极形成预定位置进行干蚀刻，直到钝化膜具有预定厚度，从而使钝化膜24变薄。钝化膜24的变薄部分简称为变薄部分24a。在使用含有氟的蚀刻气体例如包含氟基气体如SF6的蚀刻气体的蚀刻条件下进行干蚀刻，氟被引入到化合物半导体层叠结构22中。期望变薄部分24a的厚度为例如在大约4nm到大约50nm范围内的数值。如果其厚度小于大约4nm，则存在如下担忧：由于干蚀刻而在化合物半导体层叠结构22的晶体中产生氮的的逃逸。如果其厚度大于大约50nm，则存在如下担忧：没有将期望数量的蚀刻气体中的氟引入到化合物半导体层叠结构22中，并且待通过随后将进行的湿蚀刻去除的变薄部分24a的量变大，从而难于得到期望尺寸的开口。因此，通过使变薄部分24a的厚度为大约4nm至大约50nm范围内的数值，可以将期望数量的氟引入到化合物半导体层叠结构22中，而不在化合物半导体层叠结构22的晶体中产生氮的逃逸，使得能够通过随后的湿蚀刻形成期望尺寸的开口。氟被引入的区域例示为在化合物半导体层叠结构22中的氟引入区域25。在该实施方案中，例如使用大约30W的偏压功率进行ICP的干蚀刻，使变薄部分24a的厚度为大约10nm。
应该注意，用氟基干蚀刻可以使光刻胶掩模20的表面变成疏水性的。在这种情况下，优选的是，在干蚀刻之后，通过轻微地灰化光刻胶掩模20的表面等，使光刻胶掩模20的表面在制备过程中成为亲水性的，以用于后续的干蚀刻。
随后，如图6B所示，在钝化膜24的变薄部分24a中，形成穿透该部分的开口24b。
具体地，继续使用光刻胶掩模20对钝化膜24的变薄部分24a进行湿蚀刻，直到暴露出化合物半导体层叠结构22的表面。从而形成了穿透变薄部分24a的开口24b。对于湿蚀刻，使用例如缓冲氢氟酸作为蚀刻溶液。开口24b具有用湿蚀刻形成为正锥形的侧壁。然而，由于变薄部分24a的厚度充分薄，所以开口具有期望的开口直径。
在该实施方案中，在钝化膜24中的用于阳极形成预定的位置中，在进行干蚀刻至变薄部分24a的薄的界限之后，对变薄部分24a进行湿蚀刻以形成作为通孔的开口24b。通过进行两个阶段的蚀刻，在化合物半导体层叠结构22的晶体中未产生氮的逃逸，可以将期望数量的氮引入到化合物半导体层叠结构22中，并且可以形成期望尺寸的开口24b。
通过灰化处理、使用预定化学溶液的湿处理等去除光刻胶掩模20。
随后，如图6C所示，形成阳极26。
具体地，首先形成用于形成阳极的光刻胶掩模。例如，在此使用适于气相沉积法和剥离法的屋檐结构的双层光刻胶。将该光刻胶施加到钝化膜24上，并且形成暴露钝化膜24的开口24b的部分的各开口。从而形成具有开口的光刻胶掩模。
使用该光刻胶掩模，通过如气相沉积法在包括暴露钝化膜24的开口24b的部分的开口的光刻胶掩模上沉积大约300nm厚的如作为电极材料的Pt。通过剥离法去除光刻胶掩模和沉积在其上的Pt。从而，在钝化膜24上形成阳极26，使得电极材料的一部分嵌入开口24b。
之后，通过例如形成电连接到阴极23、阳极26等的布线的步骤来形成根据该实施方案的GaN-SBD。
如上所述，根据该实施方案，能实现其中漏电流被抑制的高可靠、高耐受电压的GaN-SBD，即使在化合物半导体层叠结构22上的钝化膜24中形成了期望微小开口24b时亦如此。尽管上述的GaN-SBD具有垂直结构，该实施方案也可以应用于具有水平结构的GaN-SBD。对于水平GaN-SBD，衬底可以是绝缘或板绝缘的，并且也可以使用蓝宝石衬底。
第三实施方案
在该实施方案中，公开了PFC(功率因数校正)电路，其具有根据第一实施方案生产的AlGaN/GaN·HEMT和根据第二实施方案生产的GaN-SBD中之一或二者。
图7是示出根据第三实施方案的PFC电路的接线图。
PFC电路30构造成具有开关元件(晶体管)31、二极管32、扼流线圈33、电容器34和35、二极管桥36以及交流电源(AC)37。根据第一实施方案生产的AlGaN/GaN·HEMT应用于开关元件3l或者，根据第二实施方案生产的GaN-SBD应用于二极管32。进一步可替代地，根据第一实施方案生产的AlGaN/GaN·HEMT应用于开关元件31，根据第二实施方案生产的GaN-SBD应用于二极管32。
应该注意，根据第二实施方案生产的GaN-SBD也可以应用于二极管桥36。
在PFC电路30中，开关元件31的源电极与二极管32的阳极端子和扼流线圈33的一个端子连接。开关元件31的源电极与电容器34的一个端子和电容器35的一个端子连接。电容器34的另一个端子与扼流圈33的另一个端子连接。电容器35的另一个端子与二极管32的阴极端子连接。AC37经由二极管桥36连接在电容器34的两个端子之间。直流电源(DC)连接在电容器35的两个端子之间。
在该实施方案中，将高可靠、高耐电压AlGaN/GaN·HEMT应用于PFC电路30，在该AlGaN/GaN·HEMT中，即使是在化合物半导体层叠结构2上的钝化膜6中形成期望微小开口6b，漏电流也被抑制。此外，将高可靠、高耐电压GaN-SBD应用于PFC电路30，在该AlGaN/GaN·HEMT中，即使是在化合物半导体层叠结构22上的钝化膜24中形成期望微小开口24b，漏电流也被抑制。从而实现了高可靠PFC电路30。
第四实施方案
在该实施方案中，公开了具有根据第一实施方案的AlGaN/GaN·HEMT和根据第二实施方案的GaN-SBD中之一或者两二者的电源装置。
图8是示出根据第四实施方案的电源装置的示意性结构的接线图。
根据该实施方案的电源装置构造成具有高电压初级侧电路41和低电压次级侧电路42以及布置在初级侧电路41和次级侧电路42之间的变压器43。
初级侧电路41具有根据第三实施方案的PFC电路30和连接在PFC电路30的电容器35的两个端子之间的逆变电路(例如，全桥逆变电路40)。全桥逆变电路40构造成具有多个(在此为4个)开关元件44a、44b、44c和44d。
次级电路42构造成具有多个(在此为3个)开关元件45a、45b和45c。
在该实施方案中，形成初级侧电路41的PFC电路30中的开关元件31和全桥逆变电路40的开关元件44a、44b、44c与44d为根据第一实施方案的AlGaN/GaN·HEMT。或者，PFC电路30的二极管32为根据第二实施方案的GaN-SBD，全桥逆变电路40的开关元件44a、44b、44c与44d为根据第一实施方案的AlGaN/GaN·HEMT。此外，可替代地，PFC电路30中的开关元件31和全桥逆变电路40的开关元件44a、44b、44c与44d为根据第一实施方案的AlGaN/GaN·HEMT，并且PFC电路30的二极管32为根据第二实施方案的GaN-SBD。
另一方面，次级侧电路42的开关元件45a、45b、45c为使用硅的普通MIS·FET。
在该实施方案中，将根据第三实施方案的PFC电路30应用于电源装置。从而，实现了高可靠的具有大功率的电源装置。
第五实施方案
在该实施方案中，公开了具有根据第一实施方案产生的AlGaN/GaN·HEMT的高频放大器。
图9是示出根据第五实施方案的高频放大器的示意性结构的接线图。
根据该实施方案的高频放大器构造成具有数字预失真电路51、混频器52a、52b和功率放大器53。
数字预失真电路51补偿输入信号的非线性失真。混频器52a将交流信号与已补偿了非线性失真的输入信号进行混频。功率放大器53对与交流电信号混频的输入信号进行放大，并且具有根据第一实施方案的AlGaN/GaN·HEMT。应该注意，在图9的构造中，例如，通过切换开关，在混频器52b中对输出侧的信号与交流信号进行混频，并且能够将混频信号输出给数字预失真电路5l。
在该实施方案中，将高可靠、高耐受电压的AlGaN/GaN·HEMT应用于高频放大器，其中抑制漏电流，即使在化合物半导体层叠结构2上的绝缘体膜6中形成期望的微小开口6b时亦如此。从而实现了高可靠的高频放大器。
其他实施方案
在第一和第三至第五实施方案中，例示出了作为化合物半导体器件的AlGaN/GaN·HEMT。除了AlGaN/GaN·HEMT，化合物半导体器件还可以应用于下面的HEMT。
另一种HEMT实施例1
在该实施例中公开了一种作为化合物半导体器件的InAlN/GaN·HEMT。
InAlN和GaN是可以通过它们的组分来使得其晶格常数彼此接近的化合物半导体。在这种情况下，在上述第一实施方案和第三至第五实施方案中：电子传输层由i-GaN形成；中间层由AlN形成；电子供给层由n-InAlN形成；盖层由n-GaN形成。此外，在该情况下几乎没有发生压电极化，因此二维电子气主要通过InAlN的自发极化来产生。
根据该实施例，与上述AlGaN/GaN·HEMT类似，实现了高可靠、高耐受电压InAlN/GaN·HEMT，其中，抑制漏电流，即使在化合物半导体层叠结构上的绝缘体膜中形成期望的微小开口亦如此。
另一种HEMT实施例2
在该实施例中，公开了作为化合物半导体器件的InAlGaN/GaN·HEMT。
GaN和InAlGaN是化合物半导体，其中可以通过改变组成来来使得InAlGaN的晶格常数小于GaN的晶格常数。在这种情况下，在第一实施方案和第三至第五实施方案中：电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，盖层由n-GaN层形成。
根据本实施例，与上述AlGaN/GaN·HEMT类似，实现了高可靠、高耐受电压InAlGaN/GaN·HEMT，其中，抑制漏电流，即使在化合物半导体层叠结构上的绝缘体膜中形成期望的微小开口时亦如此。
据上述的各方面，实现了高可靠、高耐受电压化合物半导体器件，其中，抑制漏电流，即使在化合物半导体层叠结构上的绝缘体膜中形成期望的微小开口亦如此。

Claims (7)

1.一种用于制造化合物半导体器件的方法，所述方法包括：
在化合物半导体层上形成绝缘膜；
通过干蚀刻使所述绝缘膜的预定部分变薄；以及
通过湿蚀刻穿透所述绝缘膜的变薄的预定部分并暴露出所述化合物半导体层的表面；
在所述绝缘膜中被穿透的预定部分中形成电极，其中所述电极接触通过所述湿蚀刻穿透所述绝缘膜的变薄的预定部分而暴露出的所述化合物半导体层的所述表面。
2.根据权利要求1所述的用于制造化合物半导体器件的方法，其中，
所述干蚀刻使用包含氟的蚀刻气体。
3.根据权利要求2所述的用于制造化合物半导体器件的方法，其中，
在氟被引入到所述化合物半导体层中的蚀刻条件下进行所述干蚀刻。
4.根据权利要求1至3中任一项所述的用于制造化合物半导体器件的方法，其中，
所述干蚀刻使所述绝缘膜的所述预定部分的厚度变薄至4nm至50nm的范围。
5.根据权利要求1至3中任一项所述的用于制造化合物半导体器件的方法，其中，
所述绝缘膜是选自氮化硅、氧化硅、氧氮化硅、氧化铝和氮化铝中的一种的单层膜，或者是具有选自氮化硅、氧化硅、氧氮化硅、氧化铝和氮化铝中的任何两种或更多种的层的层叠膜。
6.根据权利要求1至3中任一项所述的用于制造化合物半导体器件的方法，其中，
所述电极是栅电极。
7.根据权利要求1至3中任一项所述的用于制造化合物半导体器件的方法，其中，
所述电极是阳极。
CN201210270691.8A 2011-09-29 2012-07-31 制造化合物半导体器件的方法 Active CN103035522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011215107A JP5765171B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置の製造方法
JP2011-215107 2011-09-29

Publications (2)

Publication Number Publication Date
CN103035522A CN103035522A (zh) 2013-04-10
CN103035522B true CN103035522B (zh) 2016-03-23

Family

ID=46581836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210270691.8A Active CN103035522B (zh) 2011-09-29 2012-07-31 制造化合物半导体器件的方法

Country Status (4)

Country Link
US (1) US20130083569A1 (zh)
EP (1) EP2575177A3 (zh)
JP (1) JP5765171B2 (zh)
CN (1) CN103035522B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112433B2 (en) * 2011-10-03 2015-08-18 Seiko Epson Corporation Power generation unit, battery, electronic apparatus, transportation device, and method of controlling power generation unit
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6221345B2 (ja) * 2013-05-17 2017-11-01 富士通株式会社 化合物半導体装置及びその製造方法
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP6524888B2 (ja) * 2015-10-30 2019-06-05 富士通株式会社 化合物半導体装置及びその製造方法
CN108010840B (zh) * 2016-11-02 2021-04-23 株洲中车时代半导体有限公司 掺杂半导体器件的制备方法和半导体器件
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
CN106711233B (zh) * 2016-12-09 2020-07-24 清华大学 光调制的二极管和功率电路
TWI701715B (zh) * 2017-06-06 2020-08-11 黃知澍 N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
JP6552660B1 (ja) 2018-02-28 2019-07-31 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
CN108470756B (zh) * 2018-04-11 2020-02-07 京东方科技集团股份有限公司 有机电致发光显示面板、其制作方法及显示装置
CN114514615A (zh) * 2019-07-16 2022-05-17 株式会社Flosfia 半导体装置和半导体***
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239011A (ja) * 1985-08-13 1987-02-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0311628A (ja) * 1989-06-08 1991-01-18 Fujitsu Ltd 半導体装置およびその製造方法
JP4847677B2 (ja) * 2003-10-28 2011-12-28 富士通株式会社 化合物半導体装置の製造方法
JP2005276978A (ja) * 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
JP4536568B2 (ja) * 2005-03-31 2010-09-01 住友電工デバイス・イノベーション株式会社 Ｆｅｔの製造方法
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US8114717B2 (en) * 2005-11-15 2012-02-14 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
WO2007091301A1 (ja) * 2006-02-07 2007-08-16 Fujitsu Limited 半導体装置とその製造方法
JP2007305609A (ja) * 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP5406508B2 (ja) * 2008-11-07 2014-02-05 新日本無線株式会社 横型ｓｂｄ半導体装置
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
JP5468301B2 (ja) * 2009-05-18 2014-04-09 シャープ株式会社 窒化物半導体装置および窒化物半導体装置製造方法
US8792257B2 (en) * 2011-03-25 2014-07-29 Power Systems Technologies, Ltd. Power converter with reduced power dissipation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
High Performance AlGaN/GaN Metal–Insulator–Semiconductor High Electron Mobility;Akira ENDOH等;《JAPANESE JOURNAL OF APPLIED PHYSICS》;20061231;第3364页-3366页 *

Also Published As

Publication number Publication date
CN103035522A (zh) 2013-04-10
EP2575177A3 (en) 2014-08-06
US20130083569A1 (en) 2013-04-04
JP2013077609A (ja) 2013-04-25
EP2575177A2 (en) 2013-04-03
JP5765171B2 (ja) 2015-08-19

Similar Documents

Publication Publication Date Title
CN103035522B (zh) 制造化合物半导体器件的方法
US11362205B2 (en) Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof
CN103035702B (zh) 化合物半导体器件及其制造方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
CN103035683B (zh) 化合物半导体器件及其制造方法
TWI496284B (zh) 化合物半導體裝置及其製造方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
TW201417280A (zh) 化合物半導體裝置及其製造方法
CN103715249A (zh) 化合物半导体器件及其制造方法
KR20130048688A (ko) 화합물 반도체 장치 및 그 제조 방법
CN103022122B (zh) 化合物半导体器件及其制造方法
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
CN103700700A (zh) 化合物半导体器件及其制造方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
CN212182338U (zh) 半导体结构
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant