CN114514615A - 半导体装置和半导体*** - Google Patents

半导体装置和半导体*** Download PDF

Info

Publication number
CN114514615A
CN114514615A CN202080064681.1A CN202080064681A CN114514615A CN 114514615 A CN114514615 A CN 114514615A CN 202080064681 A CN202080064681 A CN 202080064681A CN 114514615 A CN114514615 A CN 114514615A
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor device
film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080064681.1A
Other languages
English (en)
Inventor
冲川满
樋口安史
松原佑典
今藤修
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Publication of CN114514615A publication Critical patent/CN114514615A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种对功率器件特别有用，且改善了由绝缘体膜引起的由半导体层内的应力集中导致的晶体缺陷的半导体装置。一种半导体装置，至少具备半导体层、肖特基电极和绝缘体层，在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层，所述半导体层包含结晶性氧化物半导体，所述绝缘体层具有10°以下的锥形角。

Description

半导体装置和半导体***
技术领域
本发明涉及作为功率器件等有用的半导体装置和使用所述半导体装置的半导体***。
背景技术
氧化镓(Ga2O3)是在室温下具有4.8～5.3eV的宽带隙，几乎不吸收可见光和紫外线的透明半导体。因此，特别是在深紫外光线区域中操作的光电器件和透明电子器件中使用的有前途的材料，近年来，进行基于氧化镓(Ga2O3)的光检测器、发光二极管(LED)和晶体管的开发(参见非专利文献1)。
另外，在氧化镓(Ga2O3)中存在α、β、γ、σ、ε五种晶体结构，一般最稳定的结构是β-Ga2O3。然而由于β-Ga2O3是β-gallia结构，所以与一般用于电子材料等的晶体***不同，不一定适合用于半导体装置。此外β-Ga2O3薄膜的生长需要较高的基板温度和较高的真空度，所以也存在制造成本也增加的问题。另外，如在非专利文献2中也记载的那样，在β-Ga2O3中，就连是高浓度(例如1×1019/cm3以上)的掺杂剂(Si)在离子注入后，如果不在800℃～1100℃的高温下进行退火处理，也不能作为供体使用。
另一方面，α-Ga2O3由于具有与已经通用的蓝宝石基板相同的晶体结构，因此优选用于光电子器件，并且由于具有比β-Ga2O3宽的带隙，所以对功率器件特别有用，因此是期待将α-Ga2O3用作半导体的半导体装置的状况。
在专利文献1和2中，记载了如下的半导体装置：将β-Ga2O3用作半导体，作为获得与之适合的欧姆特性的电极，使用由Ti层和Au层构成的两层、由Ti层、Al层和Au层构成的三层或由Ti层、Al层、Ni层和Au层构成的四层。
另外，在专利文献3中，记载了一种半导体装置，该半导体装置将β-Ga2O3用作半导体，作为获得与之适合的欧姆特性的电极，使用Au、Pt或者Ni和Au的层叠体中的任一个。
但是，在将专利文献1～3记载的电极应用于将α-Ga2O3用作半导体的半导体装置的情况下，存在肖特基电极或欧姆电极没有起作用、电极没有与膜接合、半导体特性受损等问题。而且，关于专利文献1～3所述的电极结构，会导致从电极端部产生漏电流等，而无法得到作为半导体装置在实际应用上能够满意的电极结构。
在专利文献4中，研究了将α-Ga2O3用作半导体，且使用包含选自元素周期表第4族～第9族中的至少一种金属的电极作为肖特基电极的半导体装置。另外，专利文献4涉及本申请人的专利申请。
另外，也研究了为发挥α-Ga2O3的半导体特性(耐压等)而使用场绝缘体膜的半导体装置(专利文献4)。但是，导致在场绝缘体膜端部下的α-Ga2O3的半导体层内产生由应力集中引起的晶体缺陷，由于该晶体缺陷而存在耗尽层无法延伸等问题。
【专利文献1】日本特开2005-260101号公报
【专利文献2】日本特开2009-81468号公报
【专利文献3】日本特开2013-12760号公报
【专利文献4】日本特开2018-60992号公报
【非专利文献1】Jun Liang Zhao等,“UV and Visible ElectroluminescenceFrom aSn:Ga2O3/n+-Si Heterojunction by Metal-Organic Chemical VaporDeposition”,IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.58,NO.5MAY 2011
【非专利文献2】Kohei Sasaki等,“Si-Ion Implantation Doping inβ-Ga2O3 andIts Application to Fabrication of Low-Resistance Ohmic Contacts”,AppliedPhysics Express 6(2013)086502
发明内容
本发明的目的是提供一种半导体装置，该半导体装置改善了由绝缘体膜端部下的半导体膜内的应力集中导致的晶体缺陷。
本发明人等为了达到上述目的而深入研究的结果，发现一种半导体装置，至少具备半导体层、肖特基电极和绝缘体层，在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层，所述半导体层包含结晶性氧化物半导体，所述绝缘体层具有10°以下的锥形角，所述半导体装置没有由所述绝缘体层端部下的半导体层内的应力集中导致的晶体缺陷，能够在半导体层内良好地延伸耗尽层，从而成为抑制漏电流的低损耗产品，并发现能够一举解决上述以往的问题。
另外，本发明人在获得上述见解之后，进一步经过反复研究，最终完成了本发明。
即，本发明涉及以下技术方案。
[1]一种半导体装置，至少具备半导体层、肖特基电极和绝缘体层，在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层，其特征在于，所述半导体层包含结晶性氧化物半导体，所述绝缘体层具有10°以下的锥形角。
[2]根据所述[1]所述的半导体装置，其中，所述结晶性氧化物半导体含有元素周期表第13族的金属。
[3]根据所述[1]或[2]所述的半导体装置，其中，所述结晶性氧化物半导体含有选自铝、铟和镓中的至少一种金属。
[4]根据所述[1]～[3]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体至少含有镓。
[5]根据所述[1]～[4]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体具有刚玉结构。
[6]根据所述[1]～[5]中任一项所述的半导体装置，其中，所述绝缘体层的至少一部分的厚度为1μm以上。
[7]根据所述[1]～[6]中任一项所述的半导体装置，其中，所述绝缘体层的锥形朝向所述半导体装置的内侧而膜厚减少。
[8]根据所述[1]～[7]中任一项所述的半导体装置，其中，所述肖特基电极具有朝向所述半导体装置的外侧而膜厚减少的结构。
[9]根据所述[8]所述的半导体装置，其中，所述肖特基电极具有锥形角。
[10]根据所述[1]～[9]中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
[11]根据所述[1]～[10]中任一项所述的半导体装置，其中，所述半导体装置为肖特基势垒二极管。
[12]一种半导体***，所述半导体***具备半导体装置，其特征在于，所述半导体装置为所述[1]～[11]中任一项所述的半导体装置。
本发明的半导体装置改善了由绝缘体层端部下的半导体层内的应力集中导致的晶体缺陷。
附图说明
图1是示意性地表示本发明的半导体装置的一优选方式的截面图。
图2是示意性地表示本发明的半导体装置的一优选方式的截面图。
图3是示意性地表示本发明的半导体装置的一优选方式的截面图。
图4是示意性地表示本发明的半导体装置的一优选方式的截面图。
图5是说明图4的半导体装置的优选制造方法的图。
图6是说明图4的半导体装置的优选制造方法的图。
图7是说明图4的半导体装置的优选制造方法的图。
图8是示意性地表示电源***的一优选例子的图。
图9是示意性地表示***装置的一优选例子的图。
图10是示意性地表示电源装置的电源电路图的一优选例子的图。
图11是表示当锥形角为45°时的层叠体的TEM图像的图。
图12是表示实施例中的模拟结果的图。
图13是表示实施例中的模拟结果的图。
图14是表示实施例中的I-V测量结果的图。
具体实施方式
本发明的半导体装置至少具备半导体层、肖特基电极和绝缘体层，在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层，其特征在于，所述半导体层包含结晶性氧化物半导体，所述绝缘体层具有10°以下的锥形角。其中，锥形角是指当从与锥形部的截面(与绝缘体层的表面正交的面)垂直的方向观察锥形部时，锥形部的侧面(与所述绝缘体层的接触到所述半导体层的面相对的面)和底面(所述绝缘体层的接触到所述半导体层的面)所成的倾斜角。
所述绝缘体层(以下也称为“绝缘体膜”)只要具有绝缘性就不特别限定，可以是公知的绝缘层。在本发明中，所述绝缘体膜优选为包含Si或Al的膜，更优选为包含Si的膜。作为前述的包含Si的膜，可以举出氧化硅系的膜作为优选例子。作为所述氧化硅系膜，例如可以举出SiO2膜、磷添加SiO2(PSG)膜、硼添加SiO2膜、硼磷添加SiO2膜(BPSG膜)、SiOC膜、SiOF膜等。作为前述的包含Al的膜，例如可以举出Al2O3膜、AlGaO膜、InAlGaO膜、AlInZnGaO4膜、AlN膜等。作为所述绝缘体膜的形成方法，虽然没有特别限定，但是例如可以列举CVD法、大气压CVD法、等离子体CVD法、雾化CVD法、溅射法等。在本发明中，所述绝缘体膜的形成方法优选为雾化CVD法、等离子体CVD法或大气压CVD法。另外，所述绝缘体膜的膜厚也不特别限定，但优选所述绝缘体膜的至少一部分的膜厚为1μm以上。根据本发明，即使在将这样厚的绝缘体膜层叠在所述半导体层上的情况下，也能够较佳地获得没有由半导体层内的应力集中导致的晶体缺陷的半导体装置。
所述绝缘体膜具有10°以下的锥形角，但是这样的锥形角的形成方法不特别限定，在本发明中，可以按照常规方法形成所述锥形角。作为优选的锥形角的形成方法，例如在所述绝缘体膜上形成比所述绝缘体膜蚀刻速率快的薄膜，然后在所述薄膜上进行抗蚀剂涂敷通过光刻和蚀刻形成所述锥形角的方法等。
在本发明中，所述锥形角的下限不特别限定，但优选为0.2°，更优选为1.0°，最优选为2.2°。
所述半导体层(以下也称为“半导体膜”)只要包含结晶性氧化物半导体，则不特别限定，在本发明中，优选所述半导体层包含结晶性氧化物半导体作为主成分。另外，在本发明中，优选所述结晶性氧化物半导体含有选自元素周期表第9族(例如，钴、钡或铱等)和第13族(例如，铝、镓或铟等)中的一种或两种以上的金属。作为所述结晶性氧化物半导体，例如，可举出包含选自铝、镓、铟、铑、钴和铱中的一种或两种以上的金属的金属氧化物。在本发明中，所述结晶性氧化物半导体优选含有元素周期表第13族的金属，更优选含有选自铝、铟和镓中的至少一种金属，最优选至少包含镓。所述结晶性氧化物半导体的晶体结构也不特别限定。作为结晶性氧化物半导体的晶体结构，例如，可举出刚玉结构、β-gallia结构或六方晶结构(例如ε型结构等)等。在本发明中，所述结晶性氧化物半导体优选具有刚玉结构。此外，“主成分”是指所述结晶性氧化物半导体相对于所述半导体层的全部成分，优选以原子比计包含50％以上，更优选包含70％以上，进一步优选包含90％以上，也可以是100％。另外，所述半导体层的厚度并不特别限定，可以为1μm以下，也可以为1μm以上，但在本发明中，优选为1μm以上，更优选为10μm以上。所述半导体膜的表面积并不特别限定，可以是1mm2以上，也可以是1mm2以下，优选为10mm2～300cm2，更优选为100mm2～100cm2。另外，所述半导体膜通常为单晶，也可以是多晶。另外，还优选地，所述半导体膜为至少包含第一半导体层和第二半导体层的多层膜，在第一半导体层上设置有肖特基电极的情况下，所述半导体膜为第一半导体层的载体密度小于第二半导体层的载体密度的多层膜。此外，在这种情况下，第二半导体层中通常包含掺杂剂，所述半导体层的载体密度能够通过调节掺杂量来适当地设定。
优选地，所述半导体层包含掺杂剂。所述掺杂剂并不特别限定，作为所述掺杂剂，可以是公知的掺杂剂。作为所述掺杂剂，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂或者镁、钙、锌等p型掺杂剂等。在本发明中，所述n型掺杂剂优选为Sn、Ge或Si。关于掺杂剂的含量，在所述半导体层的组成中，优选为0.00001原子％以上，更优选为0.00001原子％～20原子％，最优选为0.00001原子％～10原子％。更具体而言，掺杂剂的浓度通常可以是约1×1016/cm3～1×1022/cm3，另外还可以将掺杂剂的浓度设为例如约1×1017/cm3以下的低浓度。另外，进一步地，根据本发明，还可以以约1×1020/cm3以上的高浓度含有掺杂剂。另外，所述半导体层的固定电荷的浓度也不特别限定，但在本发明中为1×1017/cm3以下时，能够通过所述半导体层良好地形成耗尽层，因此优选。
所述半导体层可以使用公知的方法形成。作为所述半导体层的形成方法，例如可以举出CVD法(化学气相沉积法)、MOCVD法(金属有机化学气相沉积法)、MOVPE法(金属有机气相外延法)、雾化CVD法、雾化外延法、MBE法(分子束外延法)、HVPE法(氢化物气相外延法)、脉冲生长法或ALD法(原子层沉积法)等。在本发明中，所述半导体层的形成方法优选为雾化CVD法或雾化外延法。在前述的雾化CVD法或雾化外延法中，例如通过如下工序来形成所述半导体层：使原料溶液雾化(雾化工序)，使液滴飘浮并雾化后，将得到的雾化液滴用载气运送至基体上(运送工序)，接着，在所述基体附近使所述雾化液滴进行热反应，从而在基体上层叠包含结晶性氧化物半导体作为主成分的半导体膜(成膜工序)。
(雾化工序)
雾化工序使所述原料溶液雾化。所述原料溶液的雾化方法只要能够雾化所述原料溶液则不特别限定，可以是公知的方法，在本发明中，优选为使用超声波的雾化方法。由于使用超声波得到的雾化液滴的初速度为零，在空中飘浮，因此优选，由于不是像例如喷雾那样进行喷射，而是可飘浮在空间中并作为气体进行运送的雾，所以不会有因碰撞能量导致的损伤，因此非常优选。液滴尺寸并不特别限定，可以是几毫米左右的液滴，优选为50μm以下，更优选为100nm～10μm。
(原料溶液)
所述原料溶液只要能够雾化或液滴化且包含能够形成半导体膜的原料则不特别限定，可以是无机材料，也可以是有机材料。在本发明中，所述原料优选为金属或金属化合物，更优选包含选自铝、镓、铟、铁、铬、钒、钛、铑、镍、钴和铱中的一种或两种以上的金属。
在本发明中，作为所述原料溶液，能够优选使用使所述金属以络合物或盐的形态溶解或分散到有机溶剂或水中的物质。作为络合物的形态，例如，可举出乙酰丙酮络合物、羰基络合物、氨络合物、氢化物络合物等。作为盐的形态，例如，可以举出有机金属盐(例如金属醋酸盐、金属草酸盐、金属柠檬酸盐等)、硫化金属盐、硝化金属盐、金属磷酸盐、卤化金属盐(例如氯化金属盐、溴化金属盐、碘化金属盐等)等。
另外，优选地，在所述原料溶液中混合氢卤酸或氧化剂等添加剂。作为所述氢卤酸，例如可以举出氢溴酸、盐酸、氢碘酸等，其中，出于可更有效地抑制异常粒的产生的理由，优选氢溴酸或氢碘酸。作为所述氧化剂，例如，可举出过氧化氢(H2O2)、过氧化钠(Na2O2)、过氧化钡(BaO2)、过氧化苯甲酰(C6H5CO)2O2等过氧化物，次氯酸(HClO)、过氯酸、硝酸、臭氧水、过氧乙酸或硝基苯等有机过氧化物等。
所述原料溶液中还可以包含掺杂剂。通过使原料溶液中包含掺杂剂，从而能够良好地进行掺杂。所述掺杂剂只要不阻碍本发明的目的，则不特别限定。作为所述掺杂剂，例如可以举出锡、锗、硅、钛、锆、钒或铌等n型掺杂剂，或者Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N或P等p型掺杂剂等。所述掺杂剂的含量通过使用校准线来适当设定，所述校准线示出掺杂剂在原料中的浓度相对于期望的载体密度的关系。
原料溶液的溶剂不特别限定，可以是水等无机溶剂，也可以是醇等有机溶剂，还可以是无机溶剂与有机溶剂的混合溶剂。在本发明中，优选地，所述溶剂包含水，更优选为水或者水与醇的混合溶剂。
(运送工序)
在运送工序中，通过载气将所述雾化液滴运送到成膜室内。作为所述载气，只要不阻碍本发明的目的则不特别限定，例如可以举出氧、臭氧、氮或氩等非活性气体，或者氢气或合成气体等还原气体等作为优选例子。另外，载气的种类可以为一种，也可以为两种以上，还可以进一步将降低流量的稀释气体(例如10倍稀释气体等)等作为第二载气使用。另外，载气的供给部位也可以不只一个，也可以有两个以上。载气的流量不特别限定，优选为0.01L/分钟～20L/分钟，更优选为1L/分钟～10L/分钟。在有稀释气体的情况下，稀释气体的流量优选为0.001L/分钟～2L/分钟，更优选为0.1L/分钟～1L/分钟。
(成膜工序)
在成膜工序中，通过在所述基体附近使所述雾化液滴进行热反应，从而在基体上形成所述半导体膜。热反应只要利用热使所述雾化液滴发生反应即可，反应条件等也是只要不阻碍本发明的目的，则不特别限定。在本工序中，通常以溶剂的蒸发温度以上的温度进行所述热反应，优选为不过高的温度(例如1000℃)以下，更优选为650℃以下，最优选为300℃～650℃。另外，热反应只要不阻碍本发明的目的，则可以在真空下、非氧气氛下(例如，非活性气体气氛下等)、还原气体气氛下及氧气氛下中的任一气氛下进行，优选在非活性气体气氛下或氧气氛下进行。另外，还可以在大气压下、加压下及减压下中的任一条件下进行，本发明中，优选在大气压下进行。此外，膜厚能够通过调整成膜时间来进行设定。
(基体)
所述基体只要能够支撑所述半导体膜，则不特别限定。所述基体的材料也是只要不阻碍本发明的目的，则不特别限定，可以是公知的基体，可以是有机化合物，也可以是无机化合物。作为所述基体的形状，可以是任何形状，对所有形状都有效，例如，可以举出平板或圆板等板状、纤维状、棒状、圆柱状、棱柱状、筒状、螺旋状、球状、环状等，但在本发明中，优选基板。基板的厚度在本发明中并不特别限定。
所述基板为板状，只要是作为所述半导体膜的支撑体的基板则不特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是金属基板或导电性基板，优选所述基板为绝缘体基板，另外，所述基板也优选为在表面具有金属膜的基板。作为所述基板，例如可以举出包含具有刚玉结构的基板材料作为主成分的基底基板、或者包含具有β-gallia结构的基板材料作为主成分的基底基板、包含具有六方晶结构的基板材料作为主成分的基底基板等。在此，“主成分”是指具有所述特定的晶体结构的基板材料相对于基板材料的全部成分，优选以原子比计包含50％以上，更优选包含70％以上，进一步优选包含90％以上，也可以是100％。
基板材料只要不阻碍本发明的目的，则不特别限定，可以是公知的基板材料。作为前述的具有刚玉结构的基板材料，例如，可以优选举出α-Al2O3(蓝宝石基板)或α-Ga2O3，作为更优选的例子可以举出a面蓝宝石基板、m面蓝宝石基板、r面蓝宝石基板、c面蓝宝石基板、α型氧化镓基板(a面、m面或r面)等。作为以具有β-gallia结构的基板材料为主成分的基底基板，例如，可以举出β-Ga2O3基板，或者包含Ga2O3和Al2O3且Al2O3为大于0wt％且60wt％以下的混晶基板等。另外，作为以具有六方晶结构的基板材料为主成分的基底基板，例如，可以举出SiC基板、ZnO基板、GaN基板等。
在本发明中，在所述成膜工序之后，还可以进行退火处理。关于退火的处理温度，只要不阻碍本发明的目的则不特别限定，通常为300℃～650℃，优选为350℃～550℃。另外，退火的处理时间通常为1分钟～48小时，优选为10分钟～24小时，更优选为30分钟～12小时。此外，关于退火处理，只要不阻碍本发明的目的，可以在任何气氛下进行。可以为非氧气氛下，也可以为氧气氛下。作为非氧气氛下，例如，可以举出非活性气体气氛下(例如，氮气氛下)或还原气体气氛下等，在本发明中，优选为非活性气体气氛下，更优选为氮气氛下。
另外，在本发明中，可以直接在所述基体上设置所述半导体膜，也可以通过应力松弛层(例如，缓冲层、ELO层等)、剥离牺牲层等其他层设置所述半导体膜。各层的形成方法并不特别限定，可以是公知的方法，在本发明中，优选雾化CVD法。
在本发明中，对于所述半导体膜，可以在使用了从所述基体等剥离等的公知的方法之后作为半导体层用于半导体装置，也可以直接作为半导体层用于半导体装置。
另外，关于所述肖特基电极(以下，也称为“电极层”)，只要具有导电性并能够作为肖特基电极使用，只要不阻碍本发明的目的，则不特别限定。所述电极层的构成材料可以是导电性无机材料，也可以是导电性有机材料。在本发明中，所述电极的材料优选为金属。作为所述金属，优选地，例如可以举出选自元素周期表第4族～第10族中的至少一种金属等。作为元素周期表第4族的金属，例如可以举出钛(Ti)、锆(Zr)、铪(Hf)等。作为元素周期表第5族的金属，例如可以举出钒(V)、铌(Nb)、钽(Ta)等。作为元素周期表第6族的金属，例如可以举出铬(Cr)、钼(Mo)和钨(W)等。作为元素周期表第7族的金属，例如可以举出锰(Mn)、锝(Tc)、铼(Re)等。作为元素周期表第8族的金属，例如可以举出铁(Fe)、钌(Ru)、锇(Os)等。作为元素周期表第9族的金属，例如可以举出钴(Co)、铑(Rh)、铱(Ir)等。作为元素周期表第10族的金属，例如可以举出镍(Ni)、钯(Pd)、铂(Pt)等。在本发明中，优选地，所述电极层包含选自元素周期表第4族和第9族中的至少一种金属，更优选包含元素周期表第9族的金属。所述电极层的层厚并不特别限定，优选为0.1nm～10μm，更优选为5nm～500nm，最优选为10nm～200nm。另外，在本发明中，所述电极层优选为由组成互不相同的两层以上构成。通过将所述电极层设为这样的优选结构，不仅能够得到肖特基特性更优异的半导体装置，还能够更好地表现出漏电流的抑制效果。
当所述电极层由包含第一电极层和第二电极层的两层以上构成时，优选第二电极层具有导电性且导电率比第一电极层高。第二电极层的构成材料可以是导电性无机材料，也可以是导电性有机材料。在本发明中，第二电极材料优选为金属。作为所述金属，优选地，例如可举出选自元素周期表第8族～第13族中的至少一种金属等。作为元素周期表第8族～第10族的金属，可以举出在所述电极层的说明中作为元素周期表第8族～第10族的金属分别例举出的金属等。作为元素周期表第11族的金属，例如可以举出铜(Cu)、银(Ag)、金(Au)等。作为元素周期表第12族的金属，例如可以举出锌(Zn)、镉(Cd)等。另外，作为元素周期表第13族的金属，例如可以举出铝(Al)、镓(Ga)、铟(In)等。在本发明中，第二电极层优选包含选自元素周期表第11族和第13族金属中的至少一种金属，更优选包含选自银、铜、金和铝中的至少一种金属。此外，第二电极层的层厚并不特别限定，优选为1nm～500μm，更优选为10nm～100μm，最优选为0.5μm～10μm。此外，在本发明中，相较于从所述开口部至1μm的距离的所述绝缘体膜的膜厚，所述电极层的外端部下的所述绝缘体膜的膜厚更厚，能够使半导体装置的耐压特性更优异，因此优选。
所述电极层的形成方法并不特别限定，可以是公知的方法。作为所述电极层的形成方法，具体而言，例如可以举出干法和湿法等。作为干法，例如可以举出溅射、真空蒸镀、CVD等。作为湿法，例如可以举出丝网印刷或模涂等。
在本发明中，优选地，所述肖特基电极具有膜厚朝向所述所述半导体装置的外侧减少的构造。在这种情况下，所述肖特基电极可以具有锥形角，所述肖特基电极可以由包含第一电极层和第二电极层的两层以上构成，且第一电极层的外端部也可以比第二电极层的外端部更靠近外侧。在本发明中，在所述肖特基电极具有锥形角的情况下，这样的锥形角只要不阻碍本发明的目的，则不特别限定，优选为80°以下，更优选为60°以下，最优选为40°以下。所述锥形角的下限也没有特别限定，优选为0.2°，更优选为1°。另外，在本发明中，在第一电极层的外端部比第二电极层的外端部更靠近外侧的情况下，第一电极层的外端部与第二电极层的外端部的距离为1μm以上时，更能够抑制漏电流，因此优选。另外，在本发明中，第一电极层中的与第二电极层的外端部相比向外侧突出的部分(以下也称为“突出部分”)中的至少一部分具有朝向所述半导体装置的外侧而膜厚减少的构造，这种构造也能够使所述半导体装置的耐压性更优异，因此优选。另外，通过组合这样的优选电极结构与上述优选的所述半导体层的构成材料，能够得到更好地抑制了漏电流且损耗更低的半导体装置。
实施例
下面，使用附图来更详细地说明本发明的优选实施方式，但本发明不限于这些实施方式。
图1示出作为本发明的优选的实施方式之一的肖特基势垒二极管(SBD)的主要部分。图1的SBD具备：欧姆电极102、n-型半导体层101a、n+型半导体层101b、肖特基电极103a和103b、绝缘体膜104。在此，绝缘体膜104具有朝向半导体装置的内侧而膜厚减少的10°锥形角。另外，绝缘体膜104具有开口部，设置在n-型半导体层101a的一部分与所述肖特基电极103a、103b之间。图1的半导体装置通过绝缘体膜104改善了端部的晶体缺陷，更好地形成耗尽层，并且电场缓和也进一步更加良好，另外，能够更好地抑制漏电流。另外，将绝缘体膜104的锥形角为6.3°和3.3°时的例子分别显示在图2和图3中。
图4示出作为本发明的优选的实施方式之一的肖特基势垒二极管(SBD)的主要部分。图4的SBD与图1的SBD相比，在肖特基电极103由金属层103a、金属层103b和金属层103c构成这点上不同。图4的半导体装置由于作为第一电极层的金属层103b和/或金属层103c的外端部比作为第二电极层的金属层103a的外端部更靠近外侧，因此能够更好地抑制漏电流。另外，进一步地，在金属层103b和/或金属层103c中的比金属层103a的外端部向外突出的部分具有向半导体装置的外侧而膜厚减少的锥形角，因此成为耐压性更加优异的结构。
作为金属层103a的构成材料，例如可以举出作为第二电极层的构成材料例举出的上述金属等。另外，作为金属层103b和金属层103c的构成材料，例如可以举出作为第一电极层的构成材料例举出的上述金属等。图1的各层的形成方法只要不阻碍本发明的目的，则不特别限定，可以是公知的方法。例如可以举出在通过真空蒸镀法、CVD法、溅射法、各种涂覆技术进行成膜后利用光刻法进行图案化的方法、或者使用印刷技术等直接进行图案化的方法等。
下面，对图4的SBD的优选的制造工序进行说明，但本发明并不限定于这些优选的制造方法。图5的(a)中，绝缘体膜104层叠在欧姆电极102、n-型半导体层101a、n+型半导体层101b的层叠体中的n-型半导体层101a上。作为所述绝缘体层104，优选地，例如可举出通过PECVD法(等离子体增强化学气相沉积法)获得的SiO2膜等。在图5的(a)中的层叠体上，层叠有蚀刻速率比绝缘体膜104快的薄膜106，从而获得图5的(b)的层叠体。作为蚀刻速率较快的薄膜，例如可以举出通过SOG法(旋涂玻璃法)获得的SiO2薄膜、掺杂了磷的SiO2薄膜(PSG)等。薄膜106的厚度并不特别限定，例如可以举出1μm以下等，通过适当地调整薄膜106的材料、膜厚，可以得到期望的锥形角。在此，为了获得期望的锥形角，重要的是，按照将所述绝缘体膜104和蚀刻速率比绝缘体膜104快的所述薄膜106这一顺序进行层叠。在图5的(b)的层叠体上层叠抗蚀剂107以获得图5的(c)的层叠体。对于图5的(c)的层叠体，利用光刻法和蚀刻法获得图6的(d)的层叠体。光刻法和蚀刻法可以分别是公知的方法。作为所述蚀刻法，例如可以举出干法蚀刻法或湿法蚀刻法等。进一步地，通过对图6的(d)的层叠体进行去除抗蚀剂107和薄膜106的蚀刻，获得图6的(e)的层叠体。图6的(e)的绝缘体膜104的锥形角为10°。在本发明中，重要的是使锥形角在10°以下。另外，例如，在以45°的锥形角获得层叠体的情况下，如图11所示，存在产生晶体缺陷的问题。也就是说，在该图中的绝缘体膜104的锥形部端部附近的半导体层101a内部的缺陷多处可见。另一方面，在远离该绝缘体膜104的锥形部的区域(图的右端附近)或没有绝缘体膜的区域(图的左端附近)中没有发现缺陷。认为该缺陷是由于绝缘体膜104和半导体层101a之间的线热膨胀系数的差较大，在形成绝缘体膜104时或其他热处理工序中产生的机械应力发生较大变化的地方出现了较大的应力而产生的。为了使这样的机械应力的变化更小，难以产生缺陷，重要的是使锥形角在10°以下。这个问题是本发明人研究得到的新见解。
接着，使用所述干法或所述湿法在图6的(e)的层叠体上形成金属层103a、103b和103c，得到图7的(f)的层叠体。然后，通过使用公知的蚀刻技术去除金属层103a、金属层103b和金属层103c中的多余部分，获得图7(g)的层叠体。另外，在该蚀刻中，例如，优选通过在使抗蚀剂后退的同时进行蚀刻，从而形成为第一电极的外端部具有锥形形状。如上所述获得的半导体装置的构成能够使端部的晶体缺陷得到改善，更好地形成耗尽层，电场缓和也进一步更加良好，并且，能够更好地抑制漏电流。
在图7的(g)的SBD中，通过模拟对使用α-Ga2O3层作为n-型半导体层101a、使用SiO2膜(锥形角＝2.2°、3.3°、6.3°、10°、20°、45°)作为绝缘体膜104时在温度300K下的反向电流(@Vr＝0～720V)的水平方向位置和α-Ga2O3层的表面电场的关系进行了评价。评价结果如图12所示。从图12明显可知，与使用具有45°锥形角的SiO2膜的情况相比，在使用具有2.2°～20°锥形角的SiO2膜的情况下，表面电场中的电场集中得到显著缓和，在使用具有2.2°～10°锥形角的SiO2膜的情况下，表面电场中的电场集中得到更加显著地缓和。另外，在本模拟中，图12示出了使用具有45°锥形角的SiO2膜的情况下的结果，如上所述，会存在产生晶体缺陷的问题，模拟中所示的电场集中也进一步恶化。另外，通过模拟对当使用SiO2膜(锥形角＝3.3°、6.3°、10°)作为绝缘体膜104时在300K的温度下的在600V的电位分布进行了评价。评价结果如图13所示。从图13明显可知，在使用具有3.3°、6.3°、10°的锥形角的SiO2膜的情况下，电场缓和良好。
在图4的SBD中，作为肖特基电极的金属层103a使用Al，作为金属层103b使用Ti，作为金属层103c使用Co，作为n-型半导体层101a和n+型半导体层101b分别使用α-Ga2O3层，作为绝缘体膜104使用SiO2膜，作为欧姆电极102使用Ti/Ni/Au的层叠体来制作SBD，并进行I-V测定。图14示出了纵轴的电流值以反向施加电压-200V时的电流值进行规格化后的I-V测定结果。作为实施例，图14的(a)中示出了按照锥形角θ为10°的方式形成锥形部来制作的SBD的I-V测定结果，作为比较例，图14的(b)中示出了按照锥形角θ为45°的方式形成锥形部来制作的SBD的I-V测定结果。纵轴是对数刻度。从图14的(a)和14的(b)明显可知，在为本实施例产品的情况下，漏电流得到显著抑制。
所述半导体装置特别是作为功率器件有用。作为所述半导体装置，例如可以举出二极管(例如，PN二极管、肖特基势垒二极管、结势垒肖特基二极管等)或晶体管(例如，MOSFET、MESFET等)等，其中优选二极管，更优选肖特基势垒二极管(SBD)。
除了上述事项以外，本发明的半导体装置进一步使用公知的方法，还优选用作功率模块、逆变器或转换器，进一步地，例如优选用于使用电源装置的半导体***等。关于所述电源装置，通过使用公知的方法连接到布线图案等，从而能够从所述半导体装置来制作或作为所述半导体装置来制作。图8示出电源***的例子。图8使用多个所述电源装置171、172和控制电路173来构成电源***170。如图9所示，所述电源***能够组合电子电路181和电源***182来用于***装置180。此外，图10示出电源装置的电源电路的一个例子。图10示出由功率电路和控制电路构成的电源装置的电源电路，通过逆变器192(由MOSFETA～D构成)将DC电压通过高频进行切换而转换至AC后，用变压器193实施绝缘及变压，用整流MOSFET194(A～B′)整流后，通过DCL195(平滑用线圈L1、L2)和电容器进行平滑，输出直流电压。此时，通过电压比较器197将输出电压与基准电压进行比较，通过PWM控制电路196来控制逆变器192及整流MOSFET194，以成为期望的输出电压。
【产业上的可利用性】
本发明的半导体装置能够用于半导体(例如，化合物半导体电子器件等)、电子部件及电气设备部件、光学及电子照片关联装置、工业部件等所有领域，特别是对功率器件有用。
附图标记的说明
101a n-型半导体层
101b n+型半导体层
102 欧姆电极
103 肖特基电极
103a 金属层
103b 金属层
103c 金属层
104 绝缘体膜
106 薄膜
107 抗蚀剂
170 电源***
171 电源装置
172 电源装置
173 控制电路
180 ***装置
181 电子电路
182 电源***
192 逆变器
193 变压器
194 整流MOSFET
195 DCL
196 PWM控制电路
197 电压比较器。

Claims (12)

1.一种半导体装置，至少具备半导体层、肖特基电极和绝缘体层，在所述半导体层的一部分和所述肖特基电极之间设置有所述绝缘体层，其特征在于，所述半导体层包含结晶性氧化物半导体，所述绝缘体层具有10°以下的锥形角。
2.根据权利要求1所述的半导体装置，其中，所述结晶性氧化物半导体含有元素周期表第13族的金属。
3.根据权利要求1或2所述的半导体装置，其中，所述结晶性氧化物半导体含有选自铝、铟和镓中的至少一种金属。
4.根据权利要求1～3中任一项所述的半导体装置，其中，所述结晶性氧化物半导体至少含有镓。
5.根据权利要求1～4中任一项所述的半导体装置，其中，所述结晶性氧化物半导体具有刚玉结构。
6.根据权利要求1～5中任一项所述的半导体装置，其中，所述绝缘体层的至少一部分的厚度为1μm以上。
7.根据权利要求1～6中任一项所述的半导体装置，其中，所述绝缘体层的锥形朝向所述半导体装置的内侧而膜厚减少。
8.根据权利要求1～7中任一项所述的半导体装置，其中，所述肖特基电极具有朝向所述半导体装置的外侧而膜厚减少的结构。
9.根据权利要求8所述的半导体装置，其中，所述肖特基电极具有锥形角。
10.根据权利要求1～9中任一项所述的半导体装置，其中，所述半导体装置为功率器件。
11.根据权利要求1～10中任一项所述的半导体装置，其中，所述半导体装置为肖特基势垒二极管。
12.一种半导体***，所述半导体***具备半导体装置，其特征在于，所述半导体装置为权利要求1～11中任一项所述的半导体装置。
CN202080064681.1A 2019-07-16 2020-07-15 半导体装置和半导体*** Pending CN114514615A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-131462 2019-07-16
JP2019131462 2019-07-16
PCT/JP2020/027577 WO2021010428A1 (ja) 2019-07-16 2020-07-15 半導体装置および半導体システム

Publications (1)

Publication Number Publication Date
CN114514615A true CN114514615A (zh) 2022-05-17

Family

ID=74209822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080064681.1A Pending CN114514615A (zh) 2019-07-16 2020-07-15 半导体装置和半导体***

Country Status (5)

Country Link
US (1) US20220158000A1 (zh)
JP (1) JPWO2021010428A1 (zh)
CN (1) CN114514615A (zh)
TW (1) TW202129982A (zh)
WO (1) WO2021010428A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
JP2013258251A (ja) * 2012-06-12 2013-12-26 Sumitomo Electric Ind Ltd ショットキーバリアダイオードおよびその製造方法
DE112014006630T5 (de) * 2014-04-30 2017-02-09 Mitsubishi Electric Corporation Siliziumcarbidhalbleiterbauteil
TWI686952B (zh) * 2015-12-18 2020-03-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
US11018238B2 (en) * 2016-10-11 2021-05-25 Idemitsu Kosan Co., Ltd. Structure, method for manufacturing same, semiconductor element, and electronic circuit
JP6816685B2 (ja) * 2017-09-20 2021-01-20 豊田合成株式会社 半導体装置の製造方法
US10644142B2 (en) * 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
US11631777B2 (en) * 2019-03-11 2023-04-18 Swift Solar Inc. Integration of bypass diodes within thin film photovoltaic module interconnects
US11728393B2 (en) * 2019-03-13 2023-08-15 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
US20220158000A1 (en) 2022-05-19
WO2021010428A1 (ja) 2021-01-21
TW202129982A (zh) 2021-08-01
JPWO2021010428A1 (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
KR102404769B1 (ko) 반도체 장치
EP3301725B1 (en) Semiconductor device and semiconductor system including semiconductor device
JPWO2019013136A1 (ja) 半導体装置
WO2020013244A1 (ja) 半導体装置
WO2020013242A1 (ja) 半導体装置
CN115053354A (zh) 半导体元件和半导体装置
CN115053355A (zh) 半导体元件和半导体装置
JP2022069302A (ja) 半導体装置
CN114514615A (zh) 半导体装置和半导体***
CN114503284A (zh) 半导体元件和半导体装置
CN114402437A (zh) 层叠结构体和半导体装置
CN114503285A (zh) 半导体元件
WO2020235691A1 (ja) 半導体装置
US20220223737A1 (en) Semiconductor device
JP7478334B2 (ja) 半導体素子および半導体装置
CN114930501A (zh) 导电性金属氧化膜、半导体元件和半导体装置
WO2020013243A1 (ja) 半導体装置
CN113113482A (zh) 晶体、半导体元件、半导体装置及半导体***
JP2024079770A (ja) 半導体装置
JP2024079769A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination