IGBT器件及其制作工艺方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种IGBT器件的制作工艺方法;本发明还涉及该方法制造的器件。
背景技术
IGBT(绝缘栅双极晶体管),是在功率场效应晶体管(VDMOS)的基础上,在其承受高压的飘移区(N型IGBT的N-层)之下增加一层P+薄层,引入了电导调制效应,从而大大提高了器件的电流处理能力,但同时此P+薄层的引入,使得IGBT比功率场效应晶体管多一个PNP的三极管,容易引起闩锁,降低了安全工作区。为此在p阱区(P-well)的下方增加一层载流子存储层(CS层),提高了IGBT的抗闩锁能力。实现此载流子存储层的一般技术是通过正面离子注入与高温退火。
对于非穿透型(NPT)IGBT,为了实现高耐压的要求,需要更厚的N型基区(N base),这样同时增加了导通压降,不利于器件的使用。为了解决这个矛盾,在背面P+集电极层与N型基区之间增加了一层N型缓冲层(N buffer),为了实现此N型缓冲层,一般的技术是通过背面的离子注入与炉管退火形成,但此技术存在三个方面的不足,一是需要高能量的离子注入机,设备昂贵;二是注入深度无法达到2微米以上,N型缓冲层的作用被减弱;三是受正面金属后温度的限制,N型缓冲层的激活效率不高,对器件性能有一定的影响。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件的制作工艺方法,能同时实现正面载流子存储层与背面深的N型缓冲层。
为解决上述技术问题,本发明提供的一种IGBT制造工艺方法,包括:
步骤1、准备一N型区熔硅作为N基区;
步骤2、对所述N基区进行双面高温N型杂质扩散,形成双面N型掺杂区,包括正面N型掺杂区及背面N型掺杂区;
步骤3、对所述正面N型掺杂区进行减薄,保留下来的所述正面N型区做为载流子存储层;
步骤4、在所述载流子存储层上进行IGBT器件的深沟槽工艺,形成深沟槽极;
步骤5、在所述载流子存储层上进行IGBT器件的P阱注入,高温退火工艺、形成导通P型沟道;
步骤6、在所述P阱上进行IGBT器件的P+注入,高温退火工艺,形成P型重掺杂区;
步骤7、进行IGBT器件的N+注入、高温退火工艺,形成IGBT的发射极;
步骤8,进行IGBT器件的隔离介质层工艺,形成隔离介质层,并进行接触孔光刻与蚀刻,打开接触孔;
步骤9、进行IGBT器件的金属工艺,形成金属层,并进行金属光刻与蚀刻,将发射极与栅极引出;进行钝化层工艺,保护器件正面;
步骤10、对所述背面N型掺杂区进行减薄,保留下来的所述背面N型区作为N型缓冲层;
步骤11、上述器件制备的所有工艺进行完后,再进行背面的P+注入、激活推进、金属化等工艺,形成背面的集电极端及背面金属层。
进一步的,步骤2中所述的形成双面N型掺杂区,其一面的深度,对于3300VIGBT,此深度通常为90-110微米;对于4500V IGBT,此深度通常为50-70微米;对于6500V IGBT,此深度通常为10-30微米。
进一步的,步骤3中所述的对正面N型掺杂区进行减薄,其中,对于3300VIGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
进一步的,步骤10中所述的对背面N型掺杂区进行减薄,其中,对于3300VIGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
一种根据上述IGBT制造工艺方法制造的器件,其特征在于:在所述N基区及所述P阱中间还包括一载流子存储层;在所述N基区及所述背面的集电极端中间还包括一N型缓冲层。
进一步的,将各部分结构的掺杂类型变为相反。
一种IGBT制造工艺方法,包括:
步骤1、准备一N型区熔硅作为N基区;
步骤2、对所述N基区进行双面高温N型杂质扩散,形成所述双面N型掺杂区,包括正面N型掺杂区及背面N型掺杂区;
步骤3、对所述正面N型掺杂区进行减薄,将所述正面N型掺杂区全部减薄掉;
步骤4、在所述N基区上进行IGBT器件的深沟槽工艺,形成深沟槽极;
步骤5、在所述N基区上进行IGBT器件的P阱注入,高温退火工艺、形成导通P型沟道;
步骤6、在所述P阱上进行IGBT器件的P+注入,高温退火工艺,形成P型重掺杂区;
步骤7、进行IGBT器件的N+注入、高温退火工艺,形成IGBT的发射极;
步骤8,进行IGBT器件的隔离介质层工艺,形成隔离介质层,并进行接触孔光刻与蚀刻,打开接触孔;
步骤9、进行IGBT器件的金属工艺,形成金属层,并进行金属光刻与蚀刻,将发射极与栅极引出;进行钝化层工艺,保护器件正面;
步骤10、对所述背面N型掺杂区进行减薄,保留下来的所述背面N型区作为N型缓冲层;
步骤11、上述器件制备的所有工艺进行完后,再进行背面的P+注入、激活推进、金属化等工艺,形成背面的集电极端及背面金属层。
进一步的,步骤2中所述的形成双面N型掺杂区,其一面的深度,对于3300VIGBT,此深度通常为90-110微米;对于4500V IGBT,此深度通常为50-70微米;对于6500V IGBT,此深度通常为10-30微米。
进一步的,步骤10中所述的对背面N型掺杂区进行减薄,其中,对于3300VIGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
进一步的,所述N基区及所述背面的集电极端中间还包括一N型缓冲层。
进一步的,将各部分结构的掺杂类型变为相反。
本发明方法主要采用N型杂质扩散来形成N型缓冲层,扩散工艺比离子注入的成本低,且扩散的深度可以做到大于2微米,以及放在金属工艺的形成之前、能够实现N型缓冲层的杂质充分激活;同时本发明方法不仅形成了正面的载流子存储层,改善了器件的安全工作区,而且同时形成了背面的深的N型缓冲层,实现了器件的耐压与导通压降的最优化。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1a-1k是本发明方法第一实施例步骤流程示意图;
图2是本发明第一实施例IGBT器件示意图;
图3a-3k是本发明方法第二实施例步骤流程示意图;
图4是本发明第二实施例IGBT器件示意图。
N基区101 正面N型掺杂区、载流子存储层102
背面N型掺杂区、N型缓冲层103 深沟槽极104
P阱105 P型重掺杂区106
发射极107 隔离介质层108
金属层109 集电极端110
背面金属层111
N基区301 正面N型掺杂区、载流子存储层302
背面N型掺杂区、N型缓冲层303 深沟槽极304
P阱305 P型重掺杂区306
发射极307 隔离介质层308
金属层309 集电极端310
背面金属层311
具体实施方式
为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识,以下配合附图详述如后。
本发明方法第一实施例步骤包括:
步骤1、准备一N型区熔硅作为N基区101,如图1a所示。N型区熔硅的厚度可以为725微米。
步骤2、对N基区101进行双面高温N型杂质扩散,可以采用高温磷掺杂工艺(POCL3工艺),形成一定深度的双面N型掺杂区,包括正面N型掺杂区102及背面N型掺杂区103;如图1b所示。其一面的深度,对于3300V IGBT,此深度通常为90-110微米;对于4500V IGBT,此深度通常为50-70微米;对于6500VIGBT,此深度通常为10-30微米。
步骤3、对正面N型掺杂区102进行一定厚度的减薄,保留下来的正面N型区做为CS层102;如图1c所示。其中,对于3300V IGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
步骤4、在CS层102上进行IGBT器件的深沟槽工艺,形成深沟槽极104(Trench gate);如图1d所示。
步骤5、在CS层102上进行IGBT器件的P阱(P-well)105注入,如图1e所示;高温退火工艺、形成导通P型沟道(图中未标出)。
步骤6、在P阱105上进行IGBT器件的P+注入,高温退火工艺,形成P型重掺杂区106;如图1f所示。
步骤7、进行IGBT器件的N+注入、高温退火工艺,形成IGBT的发射极107,如图1g所示。
步骤8,进行IGBT器件的隔离介质层工艺,形成隔离介质层108,如图1h所示;并进行接触孔光刻与蚀刻,打开接触孔(图中未标出)。
步骤9、进行IGBT器件的金属工艺,形成金属层109,如图1i所示;并进行金属光刻与蚀刻,将发射极与栅极引出(图中未标出);进行钝化层工艺,保护器件正面。
步骤10、对背面N型掺杂区103进行减薄,保留下来的背面N型区103作为N buffer层103;如图3j所示。其中,对于3300V IGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
步骤11、上述器件制备的所有工艺进行完后,再进行背面的P+注入、激活推进、金属化等工艺,形成背面的集电极端110及背面金属层111;如图1k。
如图2所示,为本发明第一实施例IGBT的结构示意图,与传统IGBT相比,本发明的IGBT在N基区101及P阱105中间还包括一CS层102;在N基区101及背面的集电极端110中间还包括一N buffer层103。
本发明方法第二实施例步骤包括:
步骤1、准备一N型区熔硅作为N基区301,如图3a所示。N型区熔硅的厚度可以为725微米。
步骤2、对N基区301进行双面高温N型杂质扩散,可以采用高温磷掺杂工艺(POCL3工艺),形成一定深度的双面N型掺杂区,包括正面N型掺杂区302及背面N型掺杂区303;如图3b所示。其中,对于3300V IGBT,此深度通常为90-110微米;对于4500V IGBT,此深度通常为50-70微米;对于6500V IGBT,此深度通常为10-30微米。
步骤3、对正面N型掺杂区302进行减薄,将正面N型掺杂区302全部减薄掉;如图3c所示。
步骤4、在N基区301上进行IGBT器件的深沟槽工艺,形成深沟槽极304(Trench gate);如图3d所示。
步骤5、在N基区301上进行IGBT器件的P阱(P-well)305注入,如图3e所示;高温退火工艺、形成导通P型沟道(图中未标出)。
步骤6、在P阱305上进行IGBT器件的P+注入,高温退火工艺,形成P型重掺杂区306;如图3f所示。
步骤7、进行IGBT器件的N+注入、高温退火工艺,形成IGBT的发射极307,如图3g所示。
步骤8,进行IGBT器件的隔离介质层工艺,形成隔离介质层308,如图3h所示;并进行接触孔光刻与蚀刻,打开接触孔(图中未标出)。
步骤9、进行IGBT器件的金属工艺,形成金属层309,如图3i所示;并进行金属光刻与蚀刻,将发射极与栅极引出(图中未标出);进行钝化层工艺,保护器件正面。
步骤10、对背面N型掺杂区303进行减薄,保留下来的背面N型区303作为N buffer层303;如图3j所示。其中,对于3300V IGBT,此减薄厚度通常为80-100微米;对于4500V IGBT,此减薄厚度通常为40-60微米;对于6500V IGBT,无需减薄。
步骤11、上述器件制备的所有工艺进行完后,再进行背面的P+注入、激活推进、金属化等工艺,形成背面的集电极端310及背面金属层311;如图3k所示。
如图4所示,为本发明第一实施例IGBT的结构示意图,与传统IGBT相比,本发明的IGBT在N基区301及背面的集电极端310中间还包括一N buffer层303。
本发明所示的IGBT器件及其制造方法中,各部分结构的掺杂类型(N型、P型)变为相反,也是可行的。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。