CN117038451B - 沟槽栅igbt器件、制作方法及仿真方法 - Google Patents

沟槽栅igbt器件、制作方法及仿真方法 Download PDF

Info

Publication number
CN117038451B
CN117038451B CN202311297249.9A CN202311297249A CN117038451B CN 117038451 B CN117038451 B CN 117038451B CN 202311297249 A CN202311297249 A CN 202311297249A CN 117038451 B CN117038451 B CN 117038451B
Authority
CN
China
Prior art keywords
ring
layer
terminal
simulation
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311297249.9A
Other languages
English (en)
Other versions
CN117038451A (zh
Inventor
蔡远飞
黄泽军
江洪湖
匡迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Original Assignee
SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD filed Critical SHENZHEN RUICHIPS SEMICONDUCTOR CO LTD
Priority to CN202311297249.9A priority Critical patent/CN117038451B/zh
Publication of CN117038451A publication Critical patent/CN117038451A/zh
Application granted granted Critical
Publication of CN117038451B publication Critical patent/CN117038451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)

Abstract

本发明实施例公开了沟槽栅IGBT器件、制作方法及仿真方法，制作方法包括在终端区依序生成N‑RING截止环、G‑RING耐压环；在有源区形成CS层；进行退火推结；对终端区处理生成LOCOS厚氧化层，并持续退火推结；对终端区生成BODY阱区；生成栅氧化层，并持续退火推结；淀积并刻蚀多晶硅；对有源区形成N+发射极，并退火激活；对淀积介质层，刻蚀接触孔，注入P型离子；淀积金属层，并刻蚀金属；淀积钝化层，并刻蚀钝化层；对硅衬底背面形成背部FS层、背部P型集电极。通过实施本发明实施例的制作方法可实现提高CS层的注入效率，降低CSTBT导通压降和饱和电流，优化导通压降和关断损耗的折衷关系。

Description

沟槽栅IGBT器件、制作方法及仿真方法
技术领域
本发明涉及功率半导体技术领域，尤其涉及沟槽栅IGBT器件、制作方法及仿真方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）是由BJT（双极结型三极管，Bipolar Junction Transistor）和MOSFET（金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field Effect Transistor）组成的复合驱动式功率半导体器件，具备MOSFET与双极结型三极管的特点，具有良好的通态电流和开关损耗之间的折中关系。IGBT具有高正向导通电流密度和低导通压降、驱动电路简单、可控性好、安全工作区大等优点。IGBT正向导通时，集电极会注入大量非平衡载流子来形成电导调制效应，大大降低导通压降，这也导致器件关断时，耐压区过剩的少数载流子需要一段时间才能抽取消失， 从而使得IGBT关断速度较慢，关断损耗较高。为进一步改善IGBT正向导通压降和关断损耗的折中性能，可采用发射极载流子增强技术，传统载流子增强技术所采用的结构为CSL（带载流子存储层，Carrier Stored Layer）的IGBT器件。也有一种方式是把N型外延层上部分建立空穴屏障同沟槽栅极结构结合，提出在沟槽栅IGBT的P型体区与N型外延层之间引入N型掺杂的载流子存储层这一结构，其中载流子存储层掺杂浓度要高于外延层掺杂浓度，并将这种结构命名为CSTBT（载流子存储层沟槽型双极晶体管，Carrier Stored Trench GateBipolar Transistor），这是IGBT中应用载流子增强技术的一种常用结构，器件正向导通时，外延层与载流子存储层之间的N N+结会建立起扩散电势阻碍空穴的流出，因此载流子存储层下方存在空穴的堆积。当空穴数量大于电子的数量时，该区域的N型外延层将不能维持电荷平衡条件，为了维持电荷平衡，发射极会注入更多的电子流过P型体区内的反型层沟道，提高了发射极的载流子注入率，这相当于使外延层中靠近发射极一侧的载流子浓度局部增加，降低了器件的导通压降。采用载流子存储层结构的IGBT器件提高了发射极的注入效率，等同于可以降低集电极的注入效率来获得相同的导通压降，这样在IGBT在关断时，由于集电极注入的载流子效率变低，关断时间就可以被大大降低，关断损耗也降低。
CSTBT的导通压降随着CS层掺杂浓度的增加而降低，现有工艺中的CS层通常是在做完厚氧的刻蚀步骤之后不带光罩进行注入，因此无法有效地利用厚氧步骤的高温长时间热制程，使得CS层的推进深度往往受到限制，导致器件的导通损耗和安全工作区等性能大幅度降低。
因此，有必要设计一种新的方法，实现提高了CS层的注入效率，达到降低CSTBT导通压降和饱和电流的目的，优化导通压降和关断损耗的折衷关系。
发明内容
本发明要解决的技术问题是提供沟槽栅IGBT器件、制作方法及仿真方法。
为解决上述技术问题，本发明的目的是通过以下技术方案实现的：提供沟槽栅IGBT器件制作方法，包括：
在终端区的N掺杂的硅衬底依序生成N-RING截止环、G-RING耐压环；
在有源区采用第三光罩通过N型离子注入形成CS层；
对N-RING截止环、G-RING耐压环及CS层进行主退火推结；
对终端区处理生成LOCOS厚氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结；
对终端区及有源区生成BODY阱区；
对终端区和有源区生成栅氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结；
对终端区和有源区淀积多晶硅，并刻蚀多晶硅；
对有源区通过N型离子注入形成N+发射极，并退火激活；
对终端区和有源区淀积介质层，刻蚀接触孔，并在接触孔内注入P型离子，通过热退火进行激活；
对所述终端和有源区淀积金属层，并刻蚀金属，形成发射极金属与栅极金属；
对所述终端和有源区淀积钝化层，并刻蚀钝化层，以形成保护层；
对所述终端和有源区的硅衬底背面研磨，通过N型离子注入形成背部FS层，通过P型离子注入形成背部P型集电极。
其进一步技术方案为：所述在终端区的N掺杂的硅衬底依序生成N-RING截止环、G-RING耐压环，包括：
采用第一光罩在终端区的N-掺杂的硅衬底上通过N型离子注入形成N-RING截止环；
采用第二光罩在终端区通过P型离子注入形成G-RING耐压环。
其进一步技术方案为：所述对N-RING截止环、G-RING耐压环及CS层进行主退火推结，包括：
对N-RING截止环、G-RING耐压环及CS层采用1150℃至1200C℃的退火推结，推结时间为180 min至400min。
其进一步技术方案为：所述对终端区生成BODY阱区，包括：
对所述终端区去除氮化硅，通过P型离子注入形成BODY阱区。
其进一步技术方案为：所述对终端区和有源区生成栅氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结，包括：
采用第五光罩对终端区和有源区通过在硅衬底表面刻蚀形成沟槽，并通过热氧化先后形成牺牲氧化层和栅氧化层，持续N-RING截止环、G-RING耐压环及CS层的退火推结。
其进一步技术方案为：所述对有源区通过N型离子注入形成N+发射极，并退火激活，包括：
对有源区采用第三光罩通过N型离子注入形成N+发射极，并退火激活。
另外，本发明要解决的技术问题是还在于提供沟槽栅IGBT器件，其特征在于，所述沟槽栅IGBT器件采用上述的沟槽栅IGBT器件制作方法制作而得，其中，所述沟槽栅IGBT器件包括有源区以及终端区，所述终端区环绕在所述有源区的周围，所述终端区设有终端结构，所述终端结构包括终端正面结构，所述终端正面结构包括硅衬底、N-RING截止环、G-RING耐压环、LOCOS厚氧化层、BODY阱区、栅氧化层、介质层、金属层以及保护层；其中，所述N-RING截止环、G-RING耐压环位于同一层，所述硅衬底位于所述N-RING截止环、G-RING耐压环的下层；相邻两个所述LOCOS厚氧化层之间连接有BODY阱区；所述栅氧化层、介质层、金属层以及保护层自下而上设置在所述LOCOS厚氧化层的上方；所述终端正面结构的介质层上设有接触孔，且所述接触孔内填充有P型杂质；所述有源区设有有源结构，所述有源结构包括有源正面结构；所述有源正面结构包括自下而上依序设置的硅衬底、CS层、BODY阱区、栅氧化层、N+发射极、介质层、金属层以及保护层；所述CS层上设有若干个沟槽，且所述沟槽贯穿所述CS层，所述BODY阱区所述栅氧化层设置在沟槽内壁以及所述BODY阱区的上方；所述BODY阱区设置在所述CS层上；所述沟槽内填充有多晶硅；所述BODY阱区上设有N+发射极；所述有源正面结构的介质层设有接触孔，且所述接触孔内填充有P型杂质。
其进一步技术方案为：所述终端结构还包括终端背面结构，所述终端背面结构包括背部FS层以及背部P型集电极，所述有源结构包括有源背面结构；所述有源背面结构包括背部FS层以及背部P型集电极。
另外，本发明要解决的技术问题是还在于提供沟槽栅IGBT器件的仿真方法，其特征在于，包括：
获取上述的沟槽栅IGBT器件的终端结构以及上述的沟槽栅IGBT器件制作方法；
根据预置的分割规则对所述终端正面结构进行分割，得到多个分割区域；
确定沟槽栅IGBT器件制作方法所对应的仿真代码，并利用仿真代码以及各所述分割区域的区域参数对各所述分割区域进行结构仿真，以生成对应的仿真模块；
根据各所述分割区域的区域位置对与各所述分割区域对应的仿真模块进行组合，得到初步组合结构；
根据所述终端背面结构进行平面结构仿真，得到背面仿真模块；
将所述初步组合结构与所述背面仿真模块进行整合，得到整合仿真终端结构；
采用历史经验法对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构；
根据预置的运行规则对调整后的所述整合仿真终端结构进行仿真运行，以得到所述整合仿真终端结构的仿真电学性能参数。
其进一步技术方案为：所述采用历史经验法对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构，包括：
根据已存的历史数据查找出与各仿真模块的结构最接近一致的历史虚拟网格密度，并按所述历史虚拟网格密度对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构。
本发明与现有技术相比的有益效果是：本发明通过在厚氧生长之前增加一次NP光刻，预先定义CS层的注入，将整个流程中的高温热制程高效地利用起来，综合对CS层进行推进，从而获得一个比较理想的深度与浓度分布，显著提高了CS层的注入效率，达到降低CSTBT导通压降和饱和电流的目的，优化导通压降和关断损耗的折衷关系；选择性注入CS层，不会对P型的耐压环掺入N型杂质，更有利于稳定击穿电压；并没有增加光罩层数，最大限度地降低生产成本。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的沟槽栅IGBT器件制作方法的流程示意图；
图2为本发明实施例提供的通过N型离子注入形成N-RING截止环的终端区的示意图；
图3为本发明实施例提供的通过N型离子注入形成N-RING截止环的有源区的示意图；
图4为本发明实施例提供的通过P型离子注入形成G-RING耐压环的终端区的示意图；
图5为本发明实施例提供的通过P型离子注入形成G-RING耐压环的有源区的示意图；
图6为本发明实施例提供的形成CS层的终端区的示意图；
图7为本发明实施例提供的形成CS层的有源区的示意图；
图8为本发明实施例提供的CS层注入的截面示意图；
图9为本发明实施例提供的CS层注入对应的NP光罩的示意图；
图10为本发明实施例提供的退火推结的终端区的示意图；
图11为本发明实施例提供的退火推结的有源区的示意图；
图12为本发明实施例提供的刻蚀氮化硅的终端区的示意图；
图13为本发明实施例提供的刻蚀氮化硅的有源区的示意图；
图14为本发明实施例提供的热氧化生长LOCOS厚氧层的终端区的示意图；
图15为本发明实施例提供的热氧化生长LOCOS厚氧层的有源区的示意图；
图16为本发明实施例提供的形成BODY阱区的终端区的示意图；
图17为本发明实施例提供的形成BODY阱区的有源区的示意图；
图18为本发明实施例提供的形成沟槽的终端区的示意图；
图19为本发明实施例提供的形成沟槽的有源区的示意图；
图20为本发明实施例提供的热氧化形成栅氧化层的终端区的示意图；
图21为本发明实施例提供的热氧化形成栅氧化层的有源区的示意图；
图22为本发明实施例提供的淀积多晶硅的终端区的示意图；
图23为本发明实施例提供的淀积多晶硅的有源区的示意图；
图24为本发明实施例提供的N型离子注入的终端区的示意图；
图25为本发明实施例提供的N型离子注入的有源区的示意图；
图26为本发明实施例提供的淀积介质层的终端区的示意图；
图27为本发明实施例提供的淀积介质层的有源区的示意图；
图28为本发明实施例提供的淀积金属层的终端区的示意图；
图29为本发明实施例提供的淀积金属层的有源区的示意图；
图30为本发明实施例提供的减薄后形成背部FS层和背部P型集电极的终端区的示意图；
图31为本发明实施例提供的减薄后形成背部FS层和背部P型集电极的有源区的示意图；
图32为本发明实施例提供的沟槽栅IGBT器件的终端结构的示意图；
图33为本发明实施例提供的沟槽栅IGBT器件的有源结构的示意图；
图34为本发明实施例提供的沟槽栅IGBT器件的仿真方法的流程示意图；
图中标识说明：
1、终端结构；2、有源结构；10、硅衬底；20、N-RING截止环；30、G-RING耐压环；40、LOCOS厚氧化层；50、BODY阱区；60、接触孔；70、背部FS层；80、背部P型集电极；90、介质层；100、金属层；110、CS层；120、多晶硅；130、N+发射极；140、栅氧化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和 “包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1，图1为本发明实施例提供的沟槽栅IGBT器件制作方法的流程示意图，该方法通过在厚氧生长之前增加一次NP光刻，预先定义CS层的注入，将整个流程中的高温热制程高效地利用起来，综合对CS层进行推进，从而获得一个比较理想的深度与浓度分布，显著提高了CS层的注入效率，达到降低CSTBT导通压降和饱和电流的目的，同时导通压降和关断损耗的折衷关系也得到明显优化。
请参阅图1，上述的沟槽栅IGBT器件制作方法，包括步骤S110~ S220。
S110、在终端区的N掺杂的硅衬底依序生成N-RING截止环、G-RING耐压环。
在本实施例中，请参阅图2和图3，采用第一光罩在终端区的N-掺杂的硅衬底上通过N型离子注入形成N-RING截止环。
请参阅图4和图5，采用第二光罩在终端区的N 掺杂的硅衬底上通过P型离子注入形成G-RING耐压环。
S120、在有源区采用第三光罩通过N型离子注入形成CS层。
在本实施例中，请参阅图6至图9，其中，图8为图9的AA截面图；选择性注入CS层即载流子存储层，只对有源区注入，终端区不会注入，不会对P型的耐压环掺入N型杂质，更有利于稳定击穿电压。
S130、对N-RING截止环、G-RING耐压环及CS层进行主退火推结。
在本实施例中，上述的步骤S130可包括：对N-RING截止环、G-RING耐压环及CS层采用1150℃至1200C℃的退火推结，推结时间为180 min至400min。
请参阅图10至图11，在厚氧生长之前增加一次NP光刻，预先定义CS层的注入，将整个流程中的高温热制程高效地利用起来，综合对CS层进行推进，从而获得一个比较理想的深度与浓度分布，显著提高了CS层的注入效率，达到降低CSTBT导通压降和饱和电流的目的，同时明显优化导通压降和关断损耗的折衷关系。
S140、对终端区处理生成LOCOS厚氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结。
在本实施例中，请参阅图12至图15，对终端区以及有源区淀积氮化硅，并对终端区采用第四光罩刻蚀氮化硅露出LOCOS窗口，在LOCOS窗口内热氧化生长LOCOS厚氧化层（12KÅ~20KÅ)，在执行该步骤时，上述的步骤S130还是会继续推结。
S150、对终端区及有源区生成BODY阱区；
在本实施例中，请参阅图16至图17，对所述终端区去除氮化硅，通过P型离子注入形成BODY阱区。
S160、对终端区和有源区生成栅氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结。
在本实施例中，请参阅图20至图21，采用第五光罩对终端区和有源区通过在硅衬底表面刻蚀形成沟槽，并通过热氧化先后形成牺牲氧化层和栅氧化层，持续N-RING截止环、G-RING耐压环及CS层的退火推结，在执行该步骤时，上述的步骤S130还是会继续推结。
S170、对终端区和有源区淀积多晶硅，并刻蚀多晶硅。
在本实施例中，请参阅图22至图23，对终端区和有源区淀积多晶硅，并提供第六光罩刻蚀多晶硅。
S180、对有源区通过N型离子注入形成N+发射极，并退火激活。
在本实施例中，请参阅图24至图25，对有源区采用第三光罩通过N型离子注入形成N+发射极，并退火激活。
光罩层数并没有增加，只相当于把其中的一层NP光罩即第三光罩使用用了两次（CS层注入与NP注入），最大限度地降低生产成本。
S190、对终端区和有源区淀积介质层，刻蚀接触孔，并在接触孔内注入P型离子，通过热退火进行激活。
在本实施例中，请参阅图26至图27，对终端区和有源区淀积介质层，提供第八光罩刻蚀接触孔，并在接触孔内注入P型离子，通过快速热退火进行激活。
S200、对所述终端和有源区淀积金属层，并刻蚀金属，形成发射极金属与栅极金属。
在本实施例中，请参阅图28至图29，对所述终端和有源区淀积金属层，提供第九光罩刻蚀金属，形成发射极金属与栅极金属。
S210、对所述终端和有源区淀积钝化层，并刻蚀钝化层，以形成保护层。
在本实施例中，对所述终端和有源区淀积钝化层，提供第十光罩刻蚀钝化层形成保护层。
S220、对所述终端和有源区的硅衬底背面研磨，通过N型离子注入形成背部FS层，通过P型离子注入形成背部P型集电极。
在本实施例中，请参阅图30至图31，对所述终端和有源区的对硅衬底背面研磨减薄，通过N型离子注入形成背部FS层，通过P型离子注入形成背部P型集电极。
上述的沟槽栅IGBT器件制作方法，通过在厚氧生长之前增加一次NP光刻，预先定义CS层的注入，将整个流程中的高温热制程高效地利用起来，综合对CS层进行推进，从而获得一个比较理想的深度与浓度分布，以1200V trench FS IGBT为例，CS的结深至少要比有源区的BODY阱区结深大2um~5um，浓度介于e15~e17之间。这显著提高了CS层的注入效率，达到降低CSTBT导通压降和饱和电流的目的，优化导通压降和关断损耗的折衷关系；选择性注入CS层，不会对P型的耐压环掺入N型杂质，更有利于稳定击穿电压；并没有增加光罩层数，最大限度地降低生产成本。
在一实施例中，请参阅图32至图33，还提供了沟槽栅IGBT器件，该沟槽栅IGBT器件采用上述的沟槽栅IGBT器件制作方法制作而得，其中，沟槽栅IGBT器件包括有源区以及终端区，终端区环绕在有源区的周围，终端区设有终端结构1，终端结构1包括终端正面结构，终端正面结构包括硅衬底10、N-RING截止环20、G-RING耐压环30、LOCOS厚氧化层40、BODY阱区50、栅氧化层140、介质层90、金属层100以及保护层；其中，N-RING截止环20、G-RING耐压环30位于同一层，硅衬底10位于N-RING截止环20、G-RING耐压环30的下层；相邻两个LOCOS厚氧化层40之间连接有BODY阱区50；栅氧化层140、介质层90、金属层100以及保护层自下而上设置在LOCOS厚氧化层40的上方；终端正面结构的介质层90上设有接触孔60，且接触孔60内填充有P型杂质；有源区设有有源结构2，有源结构2包括有源正面结构；有源正面结构包括自下而上依序设置的硅衬底10、CS层110、BODY阱区50、栅氧化层140、N+发射极、介质层90、金属层100以及保护层；CS层110上设有若干个沟槽，且沟槽贯穿CS层110，BODY阱区50栅氧化层140设置在沟槽内壁以及BODY阱区50的上方；BODY阱区50设置在CS层110上；沟槽内填充有多晶硅120；BODY阱区50上设有N+发射极130；有源正面结构的介质层90设有接触孔60，且接触孔60内填充有P型杂质。
在本实施例中，N-RING截止环20的参考结深为9~15um；G-RING耐压环30的参考结深为7~10um；LOCOS厚氧化层40的参考厚度为1.3~2.0um；BODY阱区50的参考结深为2.3~3.8um；栅氧化层140的参考厚度为1000~2500Å；介质层90的参考厚度为0.8~1.2um；金属层100的参考厚度为4.0~6.0um；保护层的参考厚度为1.0~1.5um；CS层110的参考结深为6~10um；N+发射极的参考结深为0.23~0.35um；沟槽的参考深度为5~7um。
在一实施例中，请参阅图32和图33，上述的终端结构1还包括终端背面结构，终端背面结构包括背部FS层70以及背部P型集电极80，有源结构2包括有源背面结构；有源背面结构包括背部FS层70以及背部P型集电极80。
背部P型集电极80的参考结深为0.18~0.3um；背部FS层70的参考结深2~5um，磷注入工艺。
本实施例的沟槽栅IGBT器件在终端区不设置CS层110，在有源区设置CS层110，不会对P型的耐压环掺入N型杂质，更有利于稳定击穿电压；并没有增加光罩层数，最大限度地降低生产成本；而且本沟槽栅IGBT器件的CSTBT导通压降和饱和电流可被降低，优化导通压降和关断损耗的折衷关系。
在一实施例中，请参阅图34，还提供了沟槽栅IGBT器件的仿真方法，具体是对沟槽栅IGBT器件的终端结构进行仿真，以验证沟槽栅IGBT器件的电学性能参数是否满足设计的要求，电学性能参数包括击穿电压、击穿电场分布等电学参数信息，测试人员通过仿真电学性能参数即可判断功率器件终端是否满足设计要求；其中，上述的沟槽栅IGBT器件的仿真方法包括步骤S310~ S380。
S310、获取上述的沟槽栅IGBT器件的终端结构所对应的信息以及上述的沟槽栅IGBT器件制作方法所对应的信息。
在本实施例中，获取终端结构实则包括了尺寸参数、单元结构类型、单元结构形状、单元结构坐标等信息；沟槽栅IGBT器件制作方法则包括了工艺流程和生产工艺参数。
S320、根据预置的分割规则对所述终端正面结构进行分割，得到多个分割区域。
在本实施例中，本终端正面结构包括N-RING截止环、G-RING耐压环；N-RING截止环类型对应的单元结构不包含子单元结构，确定N-RING截止环为基本单元；G-RING耐压环均包含子单元结构，则确定其中的子单元结果为基本单元，例如G-RING耐压环对应的单元结构中分别包含四个G-RING子单元结构，则可对应将每一个G-RING子单元结构分别确定为一个基本单元；
分割规则中先各基本单元排列方向的垂直面方向，根据各类型分别对应的单元结构中所包含的子单元结构，对单元结构进行进一步分割，例如，确定相邻单元结构的接触点作为分割点，沿第一切割方向生成与分割点对应的分割面，从而进行分割得到与基本单元分别对应的分割区域，也即每一基本单元对应一个分割区域。也就是当前的终端正面结构可以分割为由N-RING截止环构成的分割区域以及四个分别有G-RING子单元结构构成的分割区域；根据三维基础网格及所述待仿真终端信息中各基本单元的单元坐标位置确定各所述基本单元的虚拟网格点数；当各所述基本单元的虚拟网格点数大于所述分割规则中的点数阈值；根据所述分割规则中的中间轴线对称分割的方式对该基本单元对应的分割区域进行再次分割，最后确定分割区域。
具体地，根据各基本单元的单元坐标位置即可确定各基本单元在三维基础网络中的虚拟网格点数，虚拟网格点数也即是基本单元在三维基础网络中所占用的网格点的数量。例如，基础网格尺寸为2微米，则每一网格点均为2微米×2微米×2微米的立方体，根据基本单元的单元坐标位置即可确定基本单元是否填满某一网格点（或判断基本单元对网格点的填充比例是否大于预设比例，如设置预设比例为60%），若基本单元填满某一网格点，即可对该网格点进行计数；获取每一基本单元的计数结果即可得到各基本单元的虚拟网格点数。
S330、确定沟槽栅IGBT器件制作方法所对应的仿真代码，并利用仿真代码以及各所述分割区域的区域参数对各所述分割区域进行结构仿真，以生成对应的仿真模块。
在本实施例中，通过Sentaurus的工艺流程编辑模块（ligament)中按照沟槽栅IGBT器件制作方法设置对应的参数，并设置分割区域的区域参数，分割区域的区域参数包括尺寸参数、单元结构形状及单元结构坐标中分别与该分割区域对应的各项参数信息；生成仿真代码，通过将各分割区域的仿真代码置于Sprocess中运行，从而实现结构仿真并生成仿真模块。对于该沟槽栅IGBT器件中的G-RING耐压环划分出来的基本单元，可以只选取其中一个进行结构仿真，从而大大减轻进行结构仿真过程中所占用的***资源，也即减轻***运行压力，并极大地提高生成仿真模块的效率；其中，***资源包括计算机终端或服务器的CPU占用、处理线程占用、内存占用、GPU占用、显存占用等。
S340、根据各所述分割区域的区域位置对与各所述分割区域对应的仿真模块进行组合，得到初步组合结构。
按照分割出来的区域位置采用沟槽栅IGBT器件中对应的位置进行组合，形成初步组合结构。
S350、根据所述终端背面结构进行平面结构仿真，得到背面仿真模块。
对于背面结构进行平面结构仿真。建立一个厚度与初步组合结构对应的一维模型，基于背面结构进行平面结构仿真，按照沟槽栅IGBT器件制作方法进行背面FS层注入、P集电极注入等工艺仿真，从而得到背面仿真模块。
S360、将所述初步组合结构与所述背面仿真模块进行整合，得到整合仿真终端结构。
对初步组合结构进行水平切分，取切分后的上层结构得到正面切分结构；同时对背面仿真模块进行水平切分，取切分后的下层结构得到背面切分结构；在垂直方向对正面切分结构及背面切分结构进行整合，从而形成整合仿真终端结构。对初步组合结构进行水平切分的切分高度可以为初步组合结构厚度的一半，则对背面仿真模块进行水平切分的切分高度也可以为初步组合结构厚度的一半。由于背面仿真模块为一维模型，通过进行切分及整合操作，能够重点体现正面切分结构的具体细节，同时还能够通过背面切分结构节省***资源，进一步降低对***资源的消耗。
通过截取计算公式分别计算对初步组合结构进行水平切分的切分高度H1，以及对背面仿真模块进行水平切分的切分高度H2。通过初步组合结构的虚拟网格总点数自动调整对初步组合结构及背面仿真模块进行水平切分的高度比值，从而使整合得到的整合仿真终端结构能够更进一步体现降低终端运行压力。
其中，通过截取计算公式计算得到切分高度H2可采用公式（1）进行表示：
（1）；
其中，Dz为初步组合结构所包含的虚拟网格总点数，D0为分割规则中的点数阈值，e为自然对数底数，H0为初步组合结构的厚度，切分高度H1= H0-H2。
例如，Dz=45万，D0=10万，H0=50微米，则对应计算得到的切分高度H2为27.67微米（由背面仿真模块底部至水平切分点的高度），切分高度H1为22.33微米（由初步组合结构顶部至水平切分点的高度）。
S370、采用历史经验法对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构。
在本实施例中，根据已存的历史数据查找出与各仿真模块的结构最接近一致的历史虚拟网格密度，并按所述历史虚拟网格密度对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构。
历史数据包括了不同的整合仿真终端结构以及对应的仿真模块的结构和虚拟网络密度，历史数据是通过以往的仿真过程提取对应的数据存储到数据库中形成的数据，在本实施例中，先利用历史数据对整合仿真终端结构中各仿真模块的虚拟网格密度调整到与各仿真模块的结构最接近一致的历史虚拟网格密度，再利用专家经验法进行微调，比如对一些重要的仿真模块进行微调，以重点凸显整合仿真终端结构中重要仿真模块的目的。
S380、根据预置的运行规则对调整后的所述整合仿真终端结构进行仿真运行，以得到所述整合仿真终端结构的仿真电学性能参数。
在本实施例中，可根据整合仿真终端结构获取运行规则中相匹配的电极类型及仿真运行代码；其中，运行规则中包含多组电极映射信息，每一组电极映射信息均包含一种或多种边界条件所对应的电极类型。具体的，根据整合仿真终端结构中各仿真模块的初始边界条件分别确定运行规则中与该边界条件相匹配的一组映射关系，并获取相匹配的映射关系中的电极类型确定为与该仿真模块相匹配的电极类型。例如，边界条件为栅极（gate）或发射极（emitter），对应一组映射关系中的电极类型为欧姆接触电极（voltage=0)；边界条件为集电极（collector），对应一组映射关系中的电极类型为外接大电阻的电极（resistance=1e5至1e13)；边界条件为金属场板，对应一组映射关系中的电极类型为普通浮空电极（charge=0) ；边界条件为截止环金属场板（电极通常短接于硅表面），对应一组映射关系中的电极类型为特殊浮空电极，即零电流边界条件（voltage=0,current=0)。当然，终端结构的设计多种多样，以上的初始边界条件只是其中的一种，最终可能要根据实际的结构给予适当的调整。
获取运行规则中与待仿真终端信息中的基材参数对应的仿真运行代码，并执行该仿真运行代码对调整后的整合仿真终端结构进行仿真运行，从而获取得到整合仿真终端结构的仿真电学性能参数。其中，仿真电学性能参数包括击穿电压、击穿电场分布等电学参数信息，测试人员通过仿真电学性能参数即可判断功率器件终端是否满足设计要求。由于仿真验证无需对功率器件终端进行实际生产，因此能够大幅节省对功率器件终端进行测试的成本，并提高测试效率。
在确定沟槽栅IGBT器件的制作方法以及确定沟槽栅IGBT器件的结构之后，进行仿真，采用本实施例的仿真方法可以提高仿真结果的高可靠性，而且设计人可以通过该方法验证本实施例的沟槽栅IGBT器件的制作方法可以达到对应的目的。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.沟槽栅IGBT器件的仿真方法，其特征在于，包括：
获取沟槽栅IGBT器件的终端结构所对应的信息以及沟槽栅IGBT器件制作方法所对应的信息；其中，沟槽栅IGBT器件的终端结构包括终端正面结构以及终端背面结构；
根据预置的分割规则对所述终端正面结构进行分割，得到多个分割区域；
确定沟槽栅IGBT器件制作方法所对应的仿真代码，并利用仿真代码以及各所述分割区域的区域参数对各所述分割区域进行结构仿真，以生成对应的仿真模块；
根据各所述分割区域的区域位置对与各所述分割区域对应的仿真模块进行组合，得到初步组合结构；
根据所述终端背面结构进行平面结构仿真，得到背面仿真模块；
将所述初步组合结构与所述背面仿真模块进行整合，得到整合仿真终端结构；
采用历史经验法对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构；
根据预置的运行规则对调整后的所述整合仿真终端结构进行仿真运行，以得到所述整合仿真终端结构的仿真电学性能参数；
其中，所述沟槽栅IGBT器件制作方法，包括：
在终端区的N掺杂的硅衬底依序生成N-RING截止环、G-RING耐压环；
在有源区采用第三光罩通过N型离子注入形成CS层；
对N-RING截止环、G-RING耐压环及CS层进行主退火推结；
对终端区处理生成LOCOS厚氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结；
对终端区及有源区生成BODY阱区；
对终端区和有源区生成栅氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结；
对终端区和有源区淀积多晶硅，并刻蚀多晶硅；
对有源区通过N型离子注入形成N+发射极，并退火激活；
对终端区和有源区淀积介质层，刻蚀接触孔，并在接触孔内注入P型离子，通过热退火进行激活；
对所述终端和有源区淀积金属层，并刻蚀金属，形成发射极金属与栅极金属；
对所述终端和有源区淀积钝化层，并刻蚀钝化层，以形成保护层；
对所述终端和有源区的硅衬底背面研磨，通过N型离子注入形成背部FS层，通过P型离子注入形成背部P型集电极；
所述沟槽栅IGBT器件采用所述的沟槽栅IGBT器件制作方法制作而得，其中，所述沟槽栅IGBT器件包括有源区以及终端区，所述终端区环绕在所述有源区的周围，所述终端区设有终端结构，所述终端结构包括终端正面结构，所述终端正面结构包括硅衬底、N-RING截止环、G-RING耐压环、LOCOS厚氧化层、BODY阱区、栅氧化层、介质层、金属层以及保护层；其中，所述N-RING截止环、G-RING耐压环位于同一层，所述硅衬底位于所述N-RING截止环、G-RING耐压环的下层；相邻两个所述LOCOS厚氧化层之间连接有BODY阱区；所述栅氧化层、介质层、金属层以及保护层自下而上设置在所述LOCOS厚氧化层的上方；所述终端正面结构的介质层上设有接触孔，且所述接触孔内填充有P型杂质；所述有源区设有有源结构，所述有源结构包括有源正面结构；所述有源正面结构包括自下而上依序设置的硅衬底、CS层、BODY阱区、栅氧化层、N+发射极、介质层、金属层以及保护层；所述CS层上设有若干个沟槽，且所述沟槽贯穿所述CS层，所述BODY阱区所述栅氧化层设置在沟槽内壁以及所述BODY阱区的上方；所述BODY阱区设置在所述CS层上；所述沟槽内填充有多晶硅；所述BODY阱区上设有N+发射极；所述有源正面结构的介质层设有接触孔，且所述接触孔内填充有P型杂质。
2.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述在终端区的N掺杂的硅衬底依序生成N-RING截止环、G-RING耐压环，包括：
采用第一光罩在终端区的N-掺杂的硅衬底上通过N型离子注入形成N-RING截止环；
采用第二光罩在终端区通过P型离子注入形成G-RING耐压环。
3.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述对N-RING截止环、G-RING耐压环及CS层进行主退火推结，包括：
对N-RING截止环、G-RING耐压环及CS层采用1150℃至1200C℃的退火推结，推结时间为180 min至400min。
4.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述对终端区生成BODY阱区，包括：
对所述终端区去除氮化硅，通过P型离子注入形成BODY阱区。
5.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述对终端区和有源区生成栅氧化层，并持续N-RING截止环、G-RING耐压环及CS层的退火推结，包括：
采用第五光罩对终端区和有源区通过在硅衬底表面刻蚀形成沟槽，并通过热氧化先后形成牺牲氧化层和栅氧化层，持续N-RING截止环、G-RING耐压环及CS层的退火推结。
6.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述对有源区通过N型离子注入形成N+发射极，并退火激活，包括：
对有源区采用第三光罩通过N型离子注入形成N+发射极，并退火激活。
7.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述终端结构还包括终端背面结构，所述终端背面结构包括背部FS层以及背部P型集电极，所述有源结构包括有源背面结构；所述有源背面结构包括背部FS层以及背部P型集电极。
8.根据权利要求1所述的沟槽栅IGBT器件的仿真方法，其特征在于，所述采用历史经验法对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构，包括：
根据已存的历史数据查找出与各仿真模块的结构最接近一致的历史虚拟网格密度，并按所述历史虚拟网格密度对所述整合仿真终端结构中各仿真模块的虚拟网格密度进行优化调整，得到调整后的整合仿真终端结构。
CN202311297249.9A 2023-10-09 2023-10-09 沟槽栅igbt器件、制作方法及仿真方法 Active CN117038451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311297249.9A CN117038451B (zh) 2023-10-09 2023-10-09 沟槽栅igbt器件、制作方法及仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311297249.9A CN117038451B (zh) 2023-10-09 2023-10-09 沟槽栅igbt器件、制作方法及仿真方法

Publications (2)

Publication Number Publication Date
CN117038451A CN117038451A (zh) 2023-11-10
CN117038451B true CN117038451B (zh) 2024-02-20

Family

ID=88645365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311297249.9A Active CN117038451B (zh) 2023-10-09 2023-10-09 沟槽栅igbt器件、制作方法及仿真方法

Country Status (1)

Country Link
CN (1) CN117038451B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035519A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 Igbt器件及其制作工艺方法
WO2015010610A1 (zh) * 2013-07-22 2015-01-29 无锡华润上华半导体有限公司 绝缘栅双极晶体管及其制造方法
CN105679667A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的终端结构制造方法
CN105932042A (zh) * 2016-04-26 2016-09-07 电子科技大学 一种双***沟槽栅电荷存储型igbt及其制造方法
CN107731897A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种沟槽栅电荷存储型igbt及其制造方法
CN112560318A (zh) * 2020-12-22 2021-03-26 南瑞联研半导体有限责任公司 一种不同工况下igbt器件各物理层温度监测仿真方法
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法
CN115083895A (zh) * 2022-07-21 2022-09-20 深圳芯能半导体技术有限公司 一种背面变掺杂结构的场截止igbt芯片制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7143085B2 (ja) * 2018-01-31 2022-09-28 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035519A (zh) * 2012-07-27 2013-04-10 上海华虹Nec电子有限公司 Igbt器件及其制作工艺方法
WO2015010610A1 (zh) * 2013-07-22 2015-01-29 无锡华润上华半导体有限公司 绝缘栅双极晶体管及其制造方法
CN105679667A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的终端结构制造方法
CN105932042A (zh) * 2016-04-26 2016-09-07 电子科技大学 一种双***沟槽栅电荷存储型igbt及其制造方法
CN107731897A (zh) * 2017-10-20 2018-02-23 电子科技大学 一种沟槽栅电荷存储型igbt及其制造方法
CN112560318A (zh) * 2020-12-22 2021-03-26 南瑞联研半导体有限责任公司 一种不同工况下igbt器件各物理层温度监测仿真方法
CN113241377A (zh) * 2021-05-10 2021-08-10 湖南大学 一种提升耐高温和抗辐照能力的igbt结构及其制备方法
CN115083895A (zh) * 2022-07-21 2022-09-20 深圳芯能半导体技术有限公司 一种背面变掺杂结构的场截止igbt芯片制作方法

Also Published As

Publication number Publication date
CN117038451A (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
JP6741070B2 (ja) 半導体装置およびその製造方法
JP3413250B2 (ja) 半導体装置及びその製造方法
JPH09139510A (ja) 半導体装置およびその製造方法
JP6673501B2 (ja) 半導体装置
CN105679667A (zh) 一种沟槽igbt器件的终端结构制造方法
JPH0969528A (ja) 半導体装置およびその製造方法
KR101798273B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
JP2023099104A (ja) 半導体装置
CN105870180B (zh) 双***沟槽栅电荷存储型rc-igbt及其制造方法
CN113571415B (zh) Igbt器件及其制作方法
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN117038451B (zh) 沟槽栅igbt器件、制作方法及仿真方法
CN110943124A (zh) Igbt芯片及其制造方法
CN102157377A (zh) 超结vdmos器件及其制造方法
CN114899147B (zh) 一种rc-igbt器件及其制备方法
CN108922888B (zh) 一种功率器件的终端结构及其制作方法
CN116387154A (zh) 一种载流子存储沟槽型双极晶体管结构及其制造方法
US20100151650A1 (en) Method for manufacturing a power semiconductor device
KR101779224B1 (ko) 펀치스루 반도체 디바이스 및 그의 제조 방법
CN109887990A (zh) 超结igbt器件及其制造方法
CN213601874U (zh) 一种mosfet器件
CN116936626A (zh) Igbt器件及其制造方法
CN114334815A (zh) 整合frd的igbt器件及其制造方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant