CN103026492A - 薄膜晶体管器件以及薄膜晶体管器件的制造方法 - Google Patents

薄膜晶体管器件以及薄膜晶体管器件的制造方法 Download PDF

Info

Publication number
CN103026492A
CN103026492A CN2012800020856A CN201280002085A CN103026492A CN 103026492 A CN103026492 A CN 103026492A CN 2012800020856 A CN2012800020856 A CN 2012800020856A CN 201280002085 A CN201280002085 A CN 201280002085A CN 103026492 A CN103026492 A CN 103026492A
Authority
CN
China
Prior art keywords
film
semiconductor film
semiconductor
transistor device
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800020856A
Other languages
English (en)
Other versions
CN103026492B (zh
Inventor
钟之江有宣
川岛孝启
林宏
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Joled Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Publication of CN103026492A publication Critical patent/CN103026492A/zh
Application granted granted Critical
Publication of CN103026492B publication Critical patent/CN103026492B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种能抑制突增现象、且具有优异的TFT特性的薄膜晶体管器件及其制造方法。薄膜晶体管器件具备：栅电极（2），其形成于基板（1）上；栅极绝缘膜（3），其形成于栅电极（2）上；结晶硅薄膜（4），其形成于栅极绝缘膜（3）上；第1半导体膜（5），其形成于结晶硅薄膜（4）上；一对第2半导体膜（6），其形成于第1半导体膜（5）上；源电极（8S），其形成于一对第2半导体膜（6）的一方的上方；以及漏电极（8D），其形成于一对第2半导体膜（6）的另一方的上方，将结晶硅薄膜（4）和第1半导体膜（5）的导带下端的能级分别设为ECP、EC1，则ECP<EC1。

Description

薄膜晶体管器件以及薄膜晶体管器件的制造方法
技术领域
本发明涉及薄膜晶体管器件以及薄膜晶体管的制造方法。
背景技术
以往在液晶显示装置等有源矩阵方式的显示装置中，使用被称作薄膜晶体管（TFT：Thin Film Transistor）的薄膜晶体管器件。在显示装置中，TFT作为选择像素的开关元件来使用，或作为驱动像素的驱动晶体管等来使用。
近年来，作为替代液晶显示器的下一代平板显示器之一的利用了有机材料的电致发光（EL：Electro Luminescence）的有机EL显示器受到注目。
有机EL显示器与电压驱动型的液晶显示器不同，是电流驱动型的显示设备，急待开发作为有源矩阵方式的显示装置的驱动电路而具有优异的特性的薄膜晶体管。薄膜晶体管的结构为在基板上形成有栅电极、半导体层（沟道层）、源电极以及漏电极，沟道层通常使用硅薄膜。
另外，显示设备也要求大画面化以及低成本化。作为能够易于低成本化的薄膜晶体管，通常使用底栅型薄膜晶体管，该底栅型薄膜晶体管是栅电极相对于沟道层形成于更靠基板一侧的晶体管。
底栅型薄膜晶体管大致分为沟道层被蚀刻的沟道蚀刻型的薄膜晶体管、和保护沟道层免受蚀刻处理的沟道保护型（蚀刻阻止型）的薄膜晶体管这两类。
与沟道保护型的薄膜晶体管相比，沟道蚀刻型的薄膜晶体管具有能够削减光刻工序数、抑制制造成本的优点。
例如专利文献1中公开了能够增加导通电流并抑制截止电流的沟道蚀刻型的薄膜晶体管。专利文献1所公开的薄膜晶体管具有：形成于基板上的栅电极；形成于栅电极上的栅极绝缘膜；形成于栅极绝缘膜上的由多晶硅膜构成的活性层；形成在活性层与源电极及漏电极之间的接触层；和形成在接触层与活性层之间的由无定形硅膜构成的电场缓和层。
现有技术文献
专利文献1：日本特开2001-217424号公报
发明内容
发明要解决的问题
然而，在以往的沟道蚀刻型的薄膜晶体管的结构中，具有在漏极电流-漏极源极间电压（Id-Vds）特性中产生漏极电流（Id）急剧增加的现象即突增（kink，翘曲）现象的问题。特别是，该突增现象在漏极源极间电压（Vds）高的情况下尤为显著。
因此，特别是在利用薄膜晶体管的饱和区域的有机EL显示装置或模拟电路中，无法使用以往的沟道蚀刻型的薄膜晶体管。
这样，在以往的薄膜晶体管中，存在产生突增现象而导致TFT特性劣化的问题。
本发明是鉴于上述的问题而完成的发明，其目的在于提供一种能够抑制突增现象并具有优异的TFT特性的薄膜晶体管器件及其制造方法。
用于解决问题的手段
为了实现上述目的，本发明涉及的薄膜晶体管器件的一种方式具备：栅电极，其形成于基板上；栅极绝缘膜，其形成于所述栅电极上；结晶硅薄膜，其形成于所述栅极绝缘膜上；第1半导体膜，其形成于所述结晶硅薄膜上；一对第2半导体膜，其形成于所述第1半导体膜上；源电极，其形成于所述一对第2半导体膜的一方的上方；以及漏电极，其形成于所述一对第2半导体膜的另一方的上方，将所述结晶硅薄膜和所述第1半导体膜的导带下端的能级分别设为ECP、EC1，则ECP<EC1。
发明的效果
根据本发明，因为能够抑制突增现象，所以能够实现TFT特性优异的薄膜晶体管器件。
附图说明
图1是示意表示本发明实施方式涉及的薄膜晶体管器件的结构的剖视图。
图2是示意表示比较例涉及的薄膜晶体管器件的结构的剖视图。
图3A是表示作为半导体层使用了多晶硅薄膜和无定形硅膜（电子亲合力=3.7eV）的薄膜晶体管器件中的半导体层的电子浓度以及电场分布的图。
图3B是表示作为半导体层使用了多晶硅薄膜和无定形硅膜（电子亲合力=4.0eV）的薄膜晶体管器件中的半导体层的电子浓度以及电场分布的图。
图4A是表示与图3A以及图3B对应的薄膜晶体管器件中的半导体层的电荷量的图。
图4B是表示与图3A以及图3B对应的薄膜晶体管器件中的半导体层的电场的图。
图5是表示与图3A以及图3B对应的薄膜晶体管器件中的漏极电流与漏极源极间电压之间的关系的图。
图6是表示图1所示的本实施方式涉及的薄膜晶体管器件（本发明）中的半导体膜的能带（a）和图2所示的比较例涉及的薄膜晶体管器件（比较例）中的半导体膜的能带（b）的图。
图7A是表示比较例涉及的薄膜晶体管器件中的漏极电压（Vds）与漏极电流（Id）的关系的图。
图7B是表示本发明的实施方式涉及的薄膜晶体管器件中的漏极电压（Vds）与漏极电流（Id）的关系的图。
图8A是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的基板准备工序的剖视图。
图8B是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的栅电极形成工序的剖视图。
图8C示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的栅极绝缘膜形成工序的剖视图。
图8D是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的结晶硅薄膜形成工序的剖视图。
图8E是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的第1半导体膜以及第2半导体膜形成工序的剖视图。
图8F是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的接触层用膜形成工序的剖视图。
图8G是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的半导体层叠构造体岛化工序的剖视图。
图8H是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的源极漏极金属膜形成工序的剖视图。
图8I是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的源电极以及漏电极图案化工序的剖视图。
图8J是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的接触层以及第2半导体膜图案化工序的剖视图。
图9是本发明实施方式涉及的有机EL显示装置的局部剖切立体图。
图10是表示使用了本发明实施方式涉及的薄膜晶体管器件的像素的电路结构的图。
图11是示意表示本发明的其他实施方式涉及的薄膜晶体管器件的结构的剖视图。
标号说明
1基板；2、31G、32G栅电极；3栅极绝缘膜；4、4M结晶硅薄膜；5、5M第1半导体膜；6、6M、6M1第2半导体膜；6A半导体膜；7接触层；7M、7M1接触层用膜；8S、31S、32S源电极；8D、31D、32D漏电极；8M源极漏极金属膜；10、10A、11薄膜晶体管器件；20有机EL显示装置；21有源矩阵基板；22像素；23有机EL元件；24阳极；25有机EL层；26阴极；27栅极线；28源极线；29电源线；31驱动晶体管；32开关晶体管；33电容器。
具体实施方式
本发明涉及的薄膜晶体管器件的一种方式具备：栅电极，其形成于基板上；栅极绝缘膜，其形成于所述栅电极上；结晶硅薄膜，其形成于所述栅极绝缘膜上；第1半导体膜，其形成于所述结晶硅薄膜上；一对第2半导体膜，其形成于所述第1半导体膜上；源电极，其形成于所述一对第2半导体膜的一方的上方；以及漏电极，其形成于所述一对第2半导体膜的另一方的上方，将所述结晶硅薄膜和所述第1半导体膜的导带下端的能级分别设为ECP、EC1，则ECP<EC1。
根据本方式，结晶硅薄膜与第1半导体膜的接合部分的导带下端的能级连续。由此，能够抑制在该接合部分产生尖峰，因此能够抑制突增现象的产生。
另外，在本发明涉及的薄膜晶体管器件的一种方式中，可以构成为所述第1半导体膜的电子亲合力与所述第2半导体膜的电子亲合力不同。在该情况下，所述第1半导体膜的电子亲合力优选比所述第2半导体膜的电子亲合力大。
根据本方式，通过调整电子亲合力，能够容易地使ECP<EC1。
进一步，在本发明涉及的薄膜晶体管器件的一种方式中，可以构成为：
所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，所述第1半导体膜的带隙与所述第2半导体膜的带隙不同。在该情况下，所述第1半导体膜的带隙优选比所述第2半导体膜的带隙更接近所述结晶硅薄膜的带隙。
根据本方式，通过调整带隙，能够容易地使ECP<EC1。
进一步，在本发明涉及的薄膜晶体管器件的一种方式中，所述第1半导体膜以及所述第2半导体膜可以是无定形硅膜。
根据本方式，能够通过第2半导体膜抑制截止电流，能够提高截止特性。
另外，在本发明涉及的薄膜晶体管器件的一种方式中，可以构成为：所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，所述第1半导体膜的结晶率与所述第2半导体膜的结晶率不同。在该情况下，所述第1半导体膜的结晶率优选比所述第2半导体膜的结晶率大。
根据本方式，在结晶硅薄膜与第1半导体膜的接合部分，因为能够使导带下端的能级连续，所以能够抑制在该接合部分产生尖峰。
进一步，在本发明涉及的薄膜晶体管器件的一种方式中，所述第1半导体膜优选与所述结晶硅薄膜接触。
根据本方式，因为在结晶硅薄膜的表面附近成膜的无定形硅膜接着（继承）结晶硅薄膜的结晶性而结晶化，所以能够容易地使下层的第1半导体膜的结晶率比上层的第2半导体膜的结晶率大。
在此，在本发明涉及的薄膜晶体管器件的一种方式中，所述结晶硅薄膜的导带下端的能级ECP和所述第1半导体膜的导带下端的能级EC1优选被调整成在所述结晶硅薄膜与所述第1半导体膜的接合部分不产生尖峰。在该情况下，优选从所述第1半导体膜到所述结晶硅薄膜，在所述第1半导体膜和所述结晶硅薄膜的导带没有势垒。
根据本方式，因为能够抑制突增现象的产生，所以能够实现TFT特性优异的薄膜晶体管器件。
进一步，在本发明涉及的薄膜晶体管器件的一种方式中，所述第1半导体膜优选包含碳和锗的任一方。
根据本方式，通过使第1半导体膜含有碳，能够对导带下端的能级进行调整。或者，通过使第1半导体膜含有锗，能够对价带上端的能级进行调整。由此，能够容易地使ECP<EC1。
进一步，在本发明涉及的薄膜晶体管器件的一种方式中，与所述源电极和所述漏电极之间对应的所述第1半导体膜的区域优选为凹形状。
根据本方式，能够使源电极与漏电极之间的第1半导体膜为凹形状。
另外，本发明涉及的薄膜晶体管器件的制造方法的一种方式包括：第1工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，在所述栅电极上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上形成结晶硅薄膜；第5工序，在所述结晶硅薄膜上形成包括第1半导体膜、第2半导体膜和接触层的层叠膜；第6工序，将所述结晶硅薄膜、所述第1半导体膜、所述第2半导体膜以及所述接触层图案化成预定形状；以及第7工序，在所述第2半导体膜上形成源电极以及漏电极，将所述结晶硅薄膜和所述第1半导体膜及所述第2半导体膜的导带下端的能级分别设为ECP、EC1，在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为ECP<EC1。
根据本方式，能够形成包括结晶硅薄膜、第1半导体膜以及第2半导体膜的半导体层，以使得结晶硅薄膜与第1半导体膜的接合部分的导带下端的能级连续。由此，能够抑制在该接合部分产生尖峰，因此能够制造突增现象的产生得到了抑制的薄膜晶体管器件。
另外，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，可以构成为：在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的电子亲合力与所述第2半导体膜的电子亲合力不同。在该情况下，在所述第5工序中，优选将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的电子亲合力比所述第2半导体膜的电子亲合力大。
根据本方式，能够容易地形成满足ECP<EC1的关系的半导体层。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，可以构成为：所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，在所述第5工序中，所述第1半导体膜和所述第2半导体膜形成为带隙不同。在该情况下，在所述第5工序中，优选将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的带隙比所述第2半导体膜的带隙更接近所述结晶硅薄膜的带隙。
根据本方式，能够容易地形成满足ECP<EC1的关系的半导体层。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，在所述第5工序中，所述第1半导体膜以及所述第2半导体膜可以由无定形硅膜形成。
根据本方式，能够制造能抑制截止电流而提高截止特性、并能抑制突增现象的产生的薄膜晶体管。
另外，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，可以构成为：所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，在所述第5工序中，所述第1半导体膜和所述第2半导体膜形成为结晶率不同。在该情况下，在所述第5工序中，优选将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的结晶率比所述第2半导体膜的结晶率大。
根据本方式，能够形成使结晶硅薄膜与第1半导体膜的接合部分的导带下端的能级连续的半导体层。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式，在所述第5工序中，所述第1半导体膜可以形成为与所述结晶硅薄膜接触。
根据本方式，因为在结晶硅薄膜的表面附近成膜的无定形硅膜以结晶硅薄膜为基地层而进行结晶化，所以能够容易地使下层的第1半导体膜的结晶率比上层的第2半导体膜的结晶率大。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，在所述第5工序中，优选使所述第1半导体膜含有碳和锗的任一方。
根据本方式，通过使第1半导体膜含有碳，能够对导带下端的能级进行调整。或者，通过使第1半导体膜含有锗，能够对价带上端的能级进行调整。由此，能够容易地形成满足ECP<EC1的关系的半导体层。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，在所述第5工序中，可以在同一真空装置内连续地成膜所述第1半导体膜和所述第2半导体膜。
由此，能够同时形成满足ECP<EC1的关系的第1半导体膜和第2半导体膜。特别是，能够容易地连续成膜结晶率不同的第1半导体膜和第2半导体膜。
进一步，在本发明涉及的薄膜晶体管器件的制造方法的一种方式中，所述第7工序之后，可以包括将与所述源电极和所述漏电极之间对应的所述接触层以及所述第1半导体膜的上层的一部分除去的工序。
由此，能够将第1半导体膜的上层的一部分蚀刻除去，使与源电极和漏电极之间对应的第1半导体膜为凹形状。
另外，本发明涉及的薄膜晶体管器件的制造方法的另一种方式包括：第1工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，在所述栅电极上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上形成结晶硅薄膜；第5工序，在所述结晶硅薄膜上形成包括第1半导体膜、第2半导体膜和接触层的层叠膜；第6工序，在所述接触层上形成源极漏极金属膜；以及第7工序，在将所述第1半导体膜、所述第2半导体膜、所述接触层以及所述源极漏极金属膜图案化成预定形状之后，将所述源极漏极金属膜分离成源电极和漏电极，将所述结晶硅薄膜和所述第1半导体膜及所述第2半导体膜的导带下端的能级分别设为ECP、EC1，在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为ECP<EC1。
在本方式中，也能够形成包括结晶硅薄膜、第1半导体膜以及第2半导体膜的半导体层，以使得结晶硅薄膜与第1半导体膜的接合部分的导带下端的能级连续。由此，能够抑制在该接合部分产生尖峰，所以能够制造突增现象的产生得到了抑制的薄膜晶体管器件。
（实施方式）
下面，基于实施方式对本发明涉及的薄膜晶体管器件及其制造方法进行说明，但本发明根据权利要求书的记载来确定。因此，下面的实施方式的构成要素中，没有记载于权利要求的构成要素对于实现本发明的课题来说不一定是必需的，而是作为构成更优选的方式的要素来说明的。各图为示意图，不一定是严谨的图示。
（薄膜晶体管器件的结构）
首先，使用图1对本发明实施方式涉及的薄膜晶体管器件10的结构进行说明。图1是示意表示本发明实施方式涉及的薄膜晶体管器件的结构的剖视图。
如图1所示，本发明实施方式涉及的薄膜晶体管器件10为底栅型薄膜晶体管器件，具有基板1、在基板1的上方依次形成的栅电极2、栅极绝缘膜3、结晶硅薄膜4、第1半导体膜5、一对第2半导体膜6、一对接触层7、和一对源电极8S以及漏电极8D。以下，对本实施方式涉及的薄膜晶体管器件10的各构成要素进行详细描述。
基板1例如为由石英玻璃、无碱玻璃、高耐热性玻璃等的玻璃材料形成的玻璃基板。为了防止玻璃基板中包含的钠、磷等杂质侵入结晶硅薄膜4，也可以在基板1上形成由氮化硅膜（SiNx）、氧化硅（SiOy）或氮氧化硅膜（SiOyNx）等形成的底涂层。另外，底涂层在激光退火等高温热处理工序中有时也起到缓和热对基板1的影响的作用。底涂层的膜厚例如可以为100nm～2000nm左右。
栅电极2在基板1上图案形成为预定形状。栅电极2可以为导电性材料及其合金等的单层构造或多层构造，例如可以由钼（Mo）、铝（Al）、铜（Cu）、钨（W）、钛（Ti）、铬（Cr）以及钼钨（MoW）等构成。栅电极2的膜厚例如可以为20nm～500nm左右。
栅极绝缘膜3形成在栅电极2上，本实施方式中，形成于基板1上的整个面以覆盖栅电极2。栅极绝缘膜3例如可以由氧化硅（SiOy）、氮化硅（SiNx）、氮氧化硅（SiOyNx）、氧化铝（AlOz）或氧化钽（TaOw）的单层膜或者它们的层叠膜构成。栅极绝缘膜3的膜厚例如可以为50nm～300nm。
此外，在本实施方式中，作为成为TFT的沟道区域的半导体层包括结晶硅薄膜4，因此优选使用氧化硅作为栅极绝缘膜3。这是因为：要维持TFT的良好的阈值电压特性，优选使结晶硅薄膜4与栅极绝缘膜3的界面状态为良好的状态，氧化硅对此是合适的。
结晶硅薄膜4为形成在栅极绝缘膜3上的半导体膜，具有载流子的移动受栅电极2的电压控制的区域即预定的沟道区域。
本实施方式中的结晶硅薄膜4是具有结晶性的组织构造的结晶硅薄膜，由微晶硅薄膜或多晶硅薄膜构成。结晶硅薄膜4例如可以通过使非结晶性的非晶硅（无定形硅）结晶化来形成。另外，结晶硅薄膜4也可以为具有无定形硅（非晶硅）和结晶硅的混晶构造的硅薄膜。在该情况下，为了得到优异的导通特性，至少对于结晶硅薄膜4的预定的沟道区域，优选由结晶硅的比例多的膜来构成。结晶硅薄膜4的膜厚例如可以为20nm～100nm左右。此外，结晶硅薄膜4所包含的硅结晶的主面方位优选为[100]。由此，能够形成结晶性优异的结晶硅薄膜4。
此外，结晶硅薄膜4中的结晶硅的平均结晶粒径为5nm～1000nm左右，结晶硅薄膜4中也包含如上所述的平均结晶粒径为100nm以上的多结晶、或平均结晶粒径为10nm～100nm的被称为微晶（μc）的微结晶。
第1半导体膜5以及第2半导体膜6与结晶硅薄膜4一起是形成于结晶硅薄膜4上的半导体层。该半导体层是由多个半导体膜构成的层叠膜，在本实施方式中，由第1半导体膜5和第2半导体膜6这两层构成。
第1半导体膜5与结晶硅薄膜4的上面接触而形成于结晶硅薄膜4上。另外，第1半导体膜5的与源电极8S和漏电极8D之间对应的区域为凹形状。第1半导体膜5的膜厚的优选范围为10nm～100nm。
第2半导体膜6与第1半导体膜5连续地形成于第1半导体膜5上，在第1半导体膜5上分离形成而构成为一对第2半导体膜6。一对第2半导体膜6隔开预定的间隔而对向配置。第2半导体膜6的膜厚的优选范围为10nm～40nm。
在此，当将结晶硅薄膜4、第1半导体膜5以及第2半导体膜6的导带（传导带）下端的能级分别设为ECP、EC1，则结晶硅薄膜4、第1半导体膜5以及第2半导体膜6构成为满足ECP<EC1的关系。
另外，在本实施方式中，第1半导体膜5和第2半导体膜6构成为电子亲合力不同。在该情况下，优选构成为第1半导体膜5的电子亲合力比第2半导体膜6的电子亲合力大。半导体膜中的电子亲合力是指真空能级与导带下端的能级之差。也即是，能够通过电子亲合力，对半导体膜的导带下端的能级进行调整。
另外，在本实施方式中，第1半导体膜5和第2半导体膜6构成为结晶率不同。在该情况下，优选构成为第1半导体膜5的结晶率比第2半导体膜6的结晶率大。通过这样设定结晶率，能够容易实现ECP<EC1。本实施方式中的第1半导体膜5包含结晶粒径为5nm以上且100nm以下的结晶硅粒。另外，第1半导体膜5的厚度方向的结晶率随着接近结晶硅薄膜4而逐渐变高，在本实施方式中，第1半导体膜5的结晶硅粒的结晶粒径随着接近结晶硅薄膜而逐渐增大。另一方面，本实施方式中的第2半导体膜6不结晶化，结晶率为零。
此外，结晶率意味着例如在半导体膜以硅为主成分的情况下硅半导体膜的组织结晶化的程度，例如，可以如上所述以结晶粒径的大小来表示，也可以通过同一结晶粒径中的密度的大小等来表示。另外，结晶率可以作为仅基于结晶成分的结晶率来表示、或作为基于结晶成分和非结晶成分（无定形成分）的结晶率来表示。
在本实施方式中，第1半导体膜5以及第2半导体膜6都由没有有意地掺杂杂质的无定形硅膜（本征无定形硅）形成。例如，在制造后的TFT中，可以构成为第1半导体膜5以及第2半导体膜6都保持为无定形硅膜（非结晶硅膜）、各半导体膜中的导带下端的能级不同。或者，也可以构成为第1半导体膜5以及第2半导体膜6的一方为无定形硅膜，另一方为包含结晶硅的结晶硅薄膜，且各半导体膜中的导带下端的能级不同。此外，一般而言，无定形硅膜的组织仅由非结晶的无定形成分构成，但本实施方式中的无定形硅膜的组织也包含微晶的结晶成分。
一对接触层7形成于一对第2半导体膜6上，隔着预定的间隔而对向配置。一对接触层7中的一方形成于一对第2半导体膜6中的一方上。另外，一对接触层7中的另一方形成于一对第2半导体膜6中的另一方上。在本实施中，一对接触层7的俯视形状与一对第2半导体膜6的俯视形状相同。
另外，一对接触层7由含有高浓度的杂质的非晶半导体膜形成，例如可以由在无定形硅中掺杂磷（P）作为杂质的n型半导体层构成，为含有1×1019atm/cm3以上的高浓度杂质的n+层。另外，接触层7的膜厚例如可以为5nm～100nm。
此外，一对接触层7也可以由下层低浓度的电场缓和层（n-层）和上层高浓度的接触层（n+层）这两层构成。在低浓度的电场缓和层中掺杂了1×1017atm/cm3左右的磷。上述两层能够在CVD（Chemical VaporDeposition：化学气相沉积）装置中连续地形成。
一对源电极8S和漏电极8D形成在一对接触层7上，隔着预定的间隔而对向配置。源电极8S形成于一对第2半导体膜6的一方的上方、且一对接触层7中的一方上。另外，漏电极8D形成于一对第2半导体膜6的另一方的上方、且一对接触层7中的另一方上。另外，在本实施方式中，源电极8S以及漏电极8D形成为覆盖接触层7、第2半导体膜6、第1半导体膜5以及结晶硅薄膜4，源电极8S以及漏电极8D不仅形成在接触层7的上面，还形成在接触层7的侧面、第2半导体膜6的侧面、第1半导体膜5的侧面以及结晶硅薄膜4的侧面。
在本实施方式中，源电极8S和漏电极8D可以为导电性材料或它们的合金等的单层构造或多层构造，例如可以由铝（Al）、钼（Mo）、钨（W）、铜（Cu）、钛（Ti）或铬（Cr）等材料构成。在本实施方式中，源电极8S和漏电极8D由MoW/Al/MoW三层构造形成。源电极8S和漏电极8D的膜厚例如可以为100nm～500nm左右。
接着，与得到本发明的经过一并地对本实施方式涉及的薄膜晶体管器件10的作用效果进行说明。
在沟道蚀刻型的薄膜晶体管器件中，为了兼顾导通特性以及截止特性，如图2所示，考虑在沟道层（结晶硅薄膜）上设置由无定形硅膜形成的半导体膜。图2是示意表示比较例涉及的薄膜晶体管器件的结构的剖视图。在图2中，对与图1所示的构成要素相同的构成要素标记相同的标号。
如图2所示，在比较例涉及的薄膜晶体管器件10A中，在由多晶硅薄膜构成的结晶硅薄膜与接触层7之间，形成有由无定形硅膜构成的半导体膜6A。通过这样构成，能够在确保导通电流的同时抑制截止电流（截止时的泄漏电流），能够提高截止特性。
然而，对图2所示的比较例涉及的薄膜晶体管器件10A而言，可知在漏极电流-漏极源极间电压（Id-Vds）特性中产生了突增现象。
于是，本申请发明人对该突增现象产生的原因进行了深入研究。结果发现：突增现象是由于为抑制泄漏电流而导入的无定形硅膜产生的。以下，使用图3A、图3B、图4A、图4B以及图5对该研究结果进行说明。
在此，图3A以及图3B是表示作为半导体层使用了多晶硅薄膜（Poly-Si）和无定形硅膜（a-Si）的薄膜晶体管器件中的半导体层的电子浓度以及电场分布的图。另外，图4A是表示与图3A以及图3B对应的薄膜晶体管器件中的半导体层的电荷量的图，图4B是表示与图3A以及图3B对应的薄膜晶体管器件中的半导体层的电场的图。另外，图5是表示与图3A以及图3B对应的薄膜晶体管器件中的漏极电流与源极漏极间电压之间的关系的图。
如图3A以及图3B所示，可知：在多晶硅薄膜和无定形硅膜的两层构造的薄膜晶体管器件中，在无定形硅膜的电子亲合力为3.7eV的情况（图3A）下，与无定形硅膜的电子亲合力为4.0eV的情况（图3B）相比，在漏电极的下部，电子密度变高且电场集中。此外，多晶硅薄膜的电子亲合力为4.12eV。
另外，如图4A所示，可知：在无定形硅膜的电子亲合力为3.7eV的情况（图3A）下，与无定形硅膜的电子亲合力为4.0eV的情况（图3B）相比，在多晶硅薄膜与无定形硅膜的界面，蓄积有更多的电荷。
进而，如图4B所示，也可知：在无定形硅膜的电子亲合力为3.7eV的情况（图3A）下，与无定形硅膜的电子亲合力为4.0eV的情况（图3B）相比，在无定形硅膜产生了数倍程度的强电场。
而且，如图5所示，可知：在无定形硅膜的电子亲合力为3.7eV的情况（图3A）下、特别是在Vds高的情况下产生突增现象。另一方面，可知：在无定形硅膜的电子亲合力为4.0eV的情况（图3B）下，与无定形硅膜的电子亲合力为3.7eV的情况（图3A）相比，突增得以抑制。
这样，可知：在薄膜晶体管器件中的半导体层是多晶硅薄膜与无定形硅膜的层叠构造的情况下，根据无定形硅膜的电子亲合力，突增现象会变动。特别是，可知：当减小无定形硅膜的电子亲合力时，即当使无定形硅膜的电子亲合力远离多晶硅薄膜的电子亲合力时，即使在漏极源极间电压（Vds）低的情况下也会产生突增现象。
从以上的研究结果可知：通过调整无定形硅膜的电子亲合力，能够抑制突增现象。另外，也可知：通过使无定形硅膜的电子亲合力接近多晶硅薄膜的电子亲合力，能够抑制突增现象。此外，因为电子亲合力如上所述是真空能级与导带下端的能级EC之差，所以能够通过调整无定形硅膜的导带下端的能级来抑制突增现象。
另一方面，如上所述，在多晶硅薄膜与接触层之间形成的无定形硅膜具有抑制泄漏电流的产生的功能。因此，为了抑制突增现象，仅仅调整无定形硅膜的电子亲合力和/或导带下端的能级的话，由无定形硅膜实现的泄漏电流的抑制效果会降低，有时TFT的特性反而会劣化。
于是，如图1所示，本申请发明人将晶体管器件构成为：作为源电极8S以及漏电极8D（接触层7）与栅极绝缘膜3之间的半导体层而包括结晶硅薄膜4、第1半导体膜5以及第2半导体膜6，并且使各半导体膜的导带下端的能级满足ECP<EC1的关系。由此，能够抑制突增现象。
接着，使用图6、图7A以及图7B，一边与比较例涉及的薄膜晶体管器件10A进行比较，一边说明抑制该突增现象的效果。图6是表示图1所示的本实施方式涉及的薄膜晶体管器件（本发明）中的半导体膜的能带（a）和图2所示的比较例涉及的薄膜晶体管器件（比较例）中的半导体膜的能带（b）的图。此外，在图6中，EC、Ef以及EV分别表示导带（传导带）下端的能级、费米能级、价带（valence band，价电子带）上端的能级。另外，图7A是表示图2所示的比较例涉及的薄膜晶体管器件中的漏极电压（Vds）与漏极电流（Id）的关系的图，图7B是表示图1所示的本发明的实施方式涉及的薄膜晶体管器件中的漏极电压（Vds）与漏极电流（Id）的关系的图。此外，图7A中，使半导体膜6A的膜厚为75nm，图7B中，使第1半导体膜5的膜厚为35nm，使第2半导体膜6的膜厚为20nm，关于以外的其他结构的膜厚等，在图7A和图7B中是相同的。
如图6的（a）所示，在比较例涉及的薄膜晶体管器件10A中，半导体膜6A的带隙比结晶硅薄膜4的带隙大。另外，关于导带下端的能级EC，半导体膜6A比结晶硅薄膜4高，关于电子亲合力，结晶硅薄膜4比半导体膜6A大。因此，在比较例涉及的薄膜晶体管器件10A中，在结晶硅薄膜4与半导体膜6A的接合部分的导带下端的能级EC产生较大的差，在该接合部分产生尖细的不连续的部分（尖峰（spike））。其结果，如上所述，在结晶硅薄膜4与半导体膜6A的接合部分蓄积电荷，在半导体膜6A产生强电场，如图7A所示，产生突增现象。特别是，栅极电压（Vgs）越高，越从漏极电压（Vds）低的部位开始产生突增现象。
与此相对，如图6的（b），在本实施方式涉及的薄膜晶体管器件10中，在结晶硅薄膜4与第2半导体膜6之间形成的第1半导体膜5的导带下端的能级EC1被设定成比结晶硅薄膜4的导带下端的能级ECP大。
由此，结晶硅薄膜4与第1半导体膜5的接合部分的导带下端的能级连续，从第1半导体膜5到结晶硅薄膜4，在第1半导体膜5和结晶硅薄膜4的导带没有势垒。其结果，在本实施方式涉及的薄膜晶体管器件10中，在结晶硅薄膜4与第1半导体膜5的接合部分不产生尖峰，因此如图7B所示，能够抑制突增现象的产生。
而且，在图7B的情况下，第1半导体膜5以及第2半导体膜6的总计膜厚为55nm，与半导体膜6A的膜厚为75nm的图7A的情况相比，尽管是因总膜厚薄而电场强且容易产生突增的构造，但如图7B所示，在本实施方式涉及的薄膜晶体管器件10中，能够抑制突增现象的产生。即，根据本实施方式涉及的薄膜晶体管器件10，即使减薄半导体膜的总膜厚，也能够抑制突增现象的产生。
这样，在本实施方式涉及的薄膜晶体管器件10中，第1半导体膜5作为用于对结晶硅薄膜4与第2半导体膜6之间的导带下端的能级进行调整的导带调整层发挥功能，通过将第1半导体膜5的导带下端的能级EC1调整成所希望的能级，能够抑制突增现象的产生。
另外，在本实施方式涉及的薄膜晶体管器件10中，结晶硅薄膜4上的半导体膜不是由如比较例的本征无定形硅膜构成，而是由一部分结晶化的无定形硅膜构成。因此，与图2所示的比较例相比，能够降低导通电阻，能够提高导通特性。
进而，在本实施方式涉及的薄膜晶体管器件10中，在源电极8S以及漏电极8D（接触层7）与结晶硅薄膜4之间形成的第2半导体膜6由带隙较大的无定形硅膜构成。由此，能够抑制截止时的泄漏电流的产生，因此也能够提高截止特性。
这样，在本实施方式涉及的薄膜晶体管器件10中，因为能够提高导通特性以及截止特性、并且能够抑制突增现象的产生，所以能够实现TFT特性优异的薄膜晶体管。
此外，在本实施方式中，对于第1半导体膜5等的半导体膜的导带下端的能级，能够通过改变电子亲合力或带隙来进行调整。并且，在本实施方式中，构成为通过调整第1半导体膜5中的导带下端的能级EC1，使各半导体膜的能级满足ECP<EC1的关系。
例如，通过构成为使以硅为主成分的第1半导体膜5的带隙和第2半导体膜6的带隙不同，能够对第1半导体膜5以及第2半导体膜6中的导带下端的能级进行调整。在该情况下，优选构成为第1半导体膜5的带隙比第2半导体膜6的带隙更接近结晶硅薄膜4的带隙。通过该结构，在结晶硅薄膜4与第1半导体膜5的接合部分，使导带下端的能级连续，能够抑制在该接合部分产生尖峰。
另外，如上所述，第1半导体膜5的导带下端的能级EC1也可以通过改变以硅为主成分的第1半导体膜5等半导体膜的结晶率来进行调整。在本实施中，由无定形硅膜构成的第1半导体膜5的结晶率构成为比由无定形硅膜构成的第2半导体膜6的结晶率大。通过该结构，在结晶硅薄膜4与第1半导体膜5的接合部分，使导带下端的能级连续，能够抑制在该接合部分产生尖峰。
另外，在本实施方式中，作为调整第1半导体膜5等半导体膜的导带下端的能级的方法，例示了改变电子亲合力、结晶率或带隙的方法，但不限于此。例如，也可以通过使以硅为主成分的第1半导体膜5等含有作为杂质的碳（C）等，由此调整第1半导体膜5等半导体膜的导带下端的能级。通过这样含有碳等杂质，能够在导带侧产生能带偏移（band offset）部，能够使第1半导体膜5等各半导体膜中的导带下端的能级变化。
另外，在本实施方式中，因为在漏电极侧蓄积的电子而在导带产生尖峰，所以对导带下端的能级进行调整来抑制了尖峰，但也考虑由于在源电极侧蓄积的空穴而在价带产生尖峰这一情况。在该情况下，通过对结晶硅薄膜4、第1半导体膜5以及第2半导体膜6的各半导体膜中的价带上端的能级进行调整，能够抑制价带的尖峰。
在该情况下，如上所述，通过改变结晶硅薄膜4、第1半导体膜5以及第2半导体膜6的各半导体膜中的电子亲合力、结晶率或带隙，能够调整各半导体膜中的价带上端的能级。或者，通过使以硅为主成分的第1半导体膜5等各半导体膜含有锗（Ge）等杂质，也能够调整第1半导体膜5等半导体膜中的价带上端的能级。通过这样含有锗等，能够在价带侧产生能带偏移部，因此能够使第1半导体膜5等各半导体膜中的价带上端的能级变化。
接着，使用图8A～图8J对本发明实施方式涉及的薄膜晶体管器件10的制造方法进行说明。图8A～图8J是示意表示本发明实施方式涉及的薄膜晶体管器件的制造方法中的各工序的结构的剖视图。
首先，如图8A所示，作为基板1准备玻璃基板。此外，在形成栅电极2之前，也可以通过等离子体CVD等在基板1上形成由氮化硅膜、氧化硅膜以及氮氧化硅膜等形成的底涂层。
接着，如图8B所示，在基板1上形成预定形状的栅电极2。例如，在基板1上通过溅射来成膜由钼钨（MoW）构成的栅极金属膜，通过使用光刻法以及湿式蚀刻法使栅极金属膜图案化，从而形成预定形状的栅电极2。对于MoW的湿式蚀刻，例如可以使用以预定的配比混合磷酸（HPO4）、硝酸（HNO3）、醋酸（CH3COOH）以及水而得到的药液来进行。
接着，如图8C所示，覆盖形成有栅电极2的基板1而形成栅极绝缘膜3。例如，通过等离子体CVD等成膜由氧化硅构成的栅极绝缘膜3以覆盖栅电极2。例如可以通过以预定的浓度比导入硅烷气体（SiH4）和一氧化二氮气体（N2O）来成膜氧化硅。
接着，如图8D所示，在栅极绝缘膜3上形成具有沟道区域的结晶硅薄膜4M。例如能够通过等离子体CVD等来成膜由无定形硅（非晶硅）构成的非晶硅薄膜，在进行了脱氢退火处理之后，使非晶硅薄膜退火而结晶化，从而形成结晶硅薄膜4M。此外，例如可以通过以预定的浓度比导入硅烷气体（SiH4）和氢气（H2）来成膜非晶硅薄膜。
此外，在本实施方式中，通过使用了准分子激光的激光退火，使非晶硅薄膜结晶化，但作为结晶化的方法也可以使用：使用了波长370～900nm左右的脉冲激光的激光退火法；使用了波长370～900nm左右的连续振荡激光的激光退火法；或通过急速热处理（RTP）实现的退火法。另外，也可以不是使非晶硅薄膜结晶化，而是通过由CVD进行的直接生长等的方法来成膜结晶硅薄膜4M。
然后，通过对结晶硅薄膜4M进行氢等离子体处理，对结晶硅薄膜4M的硅原子进行氢化处理。氢等离子体处理例如通过如下方法进行：将含有H2、H2/氩（Ar）等的氢气体的气体作为原料，通过高频（RF）电力（功率）使其产生氢等离子体，对结晶硅薄膜4M照射该氢等离子体。通过该氢等离子体处理，硅原子的悬空键（缺陷）以氢封端，结晶硅薄膜4M的结晶缺陷密度降低，结晶性提高。
接着，如图8E所示，在结晶硅薄膜4M的沟道区域上，形成由包括第1半导体膜5M和第2半导体膜6M的多个半导体膜构成的层叠膜。另外，在该工序中，形成第1半导体膜5M和第2半导体膜6M，以使结晶硅薄膜4M、第1半导体膜5M以及第2半导体膜6M的导带下端的能级满足ECP<EC1的关系。
在本实施方式中，第1半导体膜5M和第2半导体膜6M在同一真空装置内连续地成膜。即，第1半导体膜5M和第2半导体膜6M不打破真空地进行成膜。例如，在形成结晶硅薄膜4M之后，使用等离子体CVD等，通过预定的成膜条件在结晶硅薄膜4M上成膜无定形硅膜，从而能够使第1半导体膜5M和第2半导体膜6M连续成膜。作为成膜条件，例如，可以为如下条件：与形成结晶硅薄膜4M时的无定形硅膜的成膜条件相比，增大RF功率密度和/或减慢成膜速率。
具体而言，可以使用平行平板型RF等离子体CVD装置，以预定的浓度比导入硅烷气体（SiH4）和氢气（H2），使硅烷气体的流量为5～15sccm、使氢气的流量为40～75sccm、使压力为1～3Torr、使RF功率为1～0.4kw/cm2且使电极基板间距离为200～600mm，从而成膜第1半导体膜5M以及第2半导体膜6M的层叠膜。在本实施方式中，使硅烷气体的流量为10sccm、使氢气的流量为60sccm、使压力为1.5Torr、使RF功率为0.25kw/cm2且使电极基板间距离为300mm来成膜。
通过这样的成膜条件，使无定形硅膜成膜为与结晶硅薄膜4接触，从而使得在结晶硅薄膜4M的表面附近成膜的无定形硅膜能够接着（继承）结晶硅薄膜4M的结晶性而自然地进行结晶化，随着进行成膜而远离结晶硅薄膜4M，膜中的结晶率变小，在结晶率成为零之后，作为结晶率为零的仅为无定形成分的无定形硅膜而成膜第2半导体膜6M。也即是，对于在结晶硅薄膜4M的表面附近成膜的无定形硅膜，结晶硅薄膜4M成为基底层而进行结晶化，由此，自然地形成第1半导体膜5M和第2半导体膜6M以使得下层（第1半导体膜5M）的结晶率比上层（第2半导体膜6M）的结晶率大。
或者，通过在无定形硅膜的成膜过程中积极切换成膜条件，也能够成膜结晶率不同的第1半导体膜5M和第2半导体膜6M。例如，通过改变硅烷气体（SiH4）以及氢气（H2）的原料气体的浓度比和/或流量，和/或改变真空装置内的压力，能够成膜结晶率不同的第1半导体膜5M和第2半导体膜6M。
由此，能够同时形成满足ECP<EC1的关系的第1半导体膜5M以及第2半导体膜6M。此外，这样在本实施方式中，因为第1半导体膜5M和第2半导体膜6M通过连续成膜来形成，所以也能够考虑设为由结晶率不同的两层（第1半导体层和第2半导体层）构成的单一膜。
另外，通过该工序，能够形成包含电子亲合力不同的第1半导体膜5M和第2半导体膜6M的半导体膜。在本实施方式中，能够形成第1半导体膜5M和第2半导体膜6M，以使第1半导体膜5M的电子亲合力比第2半导体膜6M的电子亲合力大。
另外，通过该工序，能够形成包含带隙不同的第1半导体膜5M和第2半导体膜6M的半导体膜。在本实施方式中，能够形成第1半导体膜5M和第2半导体膜6M，以使第1半导体膜5M的带隙比第2半导体膜6M的带隙更接近结晶硅薄膜4M的带隙。
接着，如图8F所示，在第2半导体膜6M上形成成为接触层7的接触层用膜7M。例如，通过等离子体CVD，成膜由掺杂了磷等5价元素的杂质的无定形硅构成的接触层用膜7M。
此外，接触层用膜7M也可以由下层低浓度的电场缓和层和上层高浓度的接触层这两层构成。低浓度的电场缓和层可以通过掺杂1×1017atm/cm3左右的磷来形成。上述两层能够在例如CVC装置中连续地形成。
接着，如图8G所示，通过实施光刻以及蚀刻，使由结晶硅薄膜4M、第1半导体膜5M、第2半导体膜6M以及接触层用膜7M构成的层叠构造体图案化，形成由结晶硅薄膜4、第1半导体膜5、第2半导体膜6M1以及接触层用膜7M1构成的岛状的层叠构造体。
例如，通过在接触层用膜7M上涂覆抗蚀剂，进行曝光以及显影，从而在结晶硅薄膜4M以及第1半导体膜5M的与预定的沟道区域对应的部分留下该抗蚀剂而选择性地形成抗蚀剂。然后，通过将该抗蚀剂作为掩模来实施干式蚀刻，使结晶硅薄膜4M、第1半导体膜5M、第2半导体膜6M以及接触层用膜7M图案化，从而形成预定形状的结晶硅薄膜4、第1半导体膜5、第2半导体膜6M1以及接触层用膜7M1。
接着，如图8H所示，成膜由构成源电极8S以及漏电极8D的材料构成的源极漏极金属膜8M，以覆盖岛状的层叠构造体。在本实施方式中，通过溅射法成膜MoW/Al/MoW的三层构造的源极漏极金属膜8M。
接着，如图8I所示，通过实施光刻以及蚀刻，使源极漏极金属膜8M图案化，形成预定形状的源电极8S以及漏电极8D。
例如，通过在源极漏极金属膜8M上涂覆抗蚀剂，进行曝光以及显影，从而在成为源电极8S以及漏电极8D的部分选择性地形成预定形状的抗蚀剂。接着，通过将该抗蚀剂作为掩模来实施湿式蚀刻，使源极漏极金属膜8M图案化，从而能够形成预定形状的源电极8S以及漏电极8D。此时，在沟道区域上，接触层用膜7M1作为蚀刻阻止层发挥功能。
接着，如图8J所示，通过将源电极8S以及漏电极8D上的抗蚀剂（未图示）作为掩模来实施干式蚀刻，对露出的接触层用膜7M1以及第2半导体膜6M1进行蚀刻而使其分离，从而形成一对接触层7以及一对第2半导体膜6。通过该蚀刻，除去与源电极8S和漏电极8D之间的区域对应的第1半导体膜5的上层的一部分。由此，与源电极8S和漏电极8D之间对应的第1半导体膜5的区域成为凹形状。这样，通过对第1半导体膜5的上层进行蚀刻，能够形成所希望的膜厚的沟道层（结晶硅薄膜4以及第1半导体膜5）。
然后，虽然没有图示，但除去并清洗源电极8S以及漏电极8D上的抗蚀剂。这样，能够制造本发明的实施方式涉及的薄膜晶体管器件10。
此外，在本实施方式涉及的制造方法中，第1半导体膜5M和第2半导体膜6M通过在同一真空装置内连续成膜来形成，但也可以使第1半导体膜5M和第2半导体膜6M在不同的工序中通过不同的成膜条件来分别成膜。由此，能够抑制第1半导体膜5以及第2半导体膜6的元件间的不均，能够实现适于大型面板的薄膜晶体管器件。
另外，在本实施方式涉及的制造方法中，结晶硅薄膜4、第1半导体膜5以及第2半导体膜6通过在同一工序中同时进行蚀刻来形成了图案，但也可以在不同的工序中进行结晶硅薄膜4的图案化和第1半导体膜5以及第2半导体膜6的图案化。在该情况下，第1半导体膜5以及第2半导体膜6可以是与结晶硅薄膜4相同的形状，也可以是与结晶硅薄膜4不同的形状。
另外，在本实施方式涉及的制造方法中，在成膜第1半导体膜5M以及第2半导体膜6M的工序中，通过调整成膜条件，从而改变第1半导体膜5以及第2半导体膜6中的电子亲合力、结晶率或带隙，对导带下端的能级进行了调整，但不限于此。例如，在成膜第1半导体膜5以及第2半导体膜6的工序中，也可以通过使以硅为主成分的第1半导体膜5含有碳等杂质，从而对导带下端的能级进行调整。或者，在调整价带上端的能级的情况下，在成膜第1半导体膜5以及第2半导体膜6的工序中，也可以使以硅为主成分的第1半导体膜5含有锗等杂质。此外，在使第1半导体膜5含有碳、锗等杂质的情况下，优选使第1半导体膜5和第2半导体膜6以不同的工序来成膜。
接着，使用图9对将上述的实施方式涉及的薄膜晶体管器件10应用于显示装置的例子进行说明。在本实施方式中，对应用于有机EL显示装置的例子进行说明。
图9是本发明的实施方式涉及的有机EL显示装置的局部剖切立体图。上述的薄膜晶体管器件10可以作为有机EL显示装置中的有源矩阵基板的开关晶体管或驱动晶体管来使用。
如图9所示，有机EL显示装置20具备：有源矩阵基板（TFT阵列基板）21；多个像素22，其在有源矩阵基板21中呈矩阵状配置；有机EL元件23，其与多个像素22各自对应而形成；多条栅极线27，其沿像素22的行方向形成；多条源极线28，其沿像素22的列方向形成；以及电源线29（未图示），其与源极线28并行地形成。有机EL元件23具有在有源矩阵基板21上依次层叠的阳极24、有机EL层25以及阴极26（透明电极）。此外，实际上与像素22对应而形成有多个阳极24。另外，有机EL层25构成为层叠有电子输送层、发光层、空穴输送层等各层。
接着，使用图10对上述有机EL显示装置20中的像素22的电路结构进行说明。图10是表示使用本发明实施方式涉及的薄膜晶体管器件的像素的电路结构的图。
如图10所示，各像素22由正交的栅极线27与源极线28来区划，具备驱动晶体管31、开关晶体管32、电容器33、和有机EL元件23。驱动晶体管31为驱动有机EL元件23的晶体管，另外，开关晶体管32为用于选择像素22的晶体管。
驱动晶体管31中，栅电极31G与开关晶体管32的漏电极32D连接，源电极31S经由中继电极（未图示）与有机EL元件23的阳极连接，漏电极31D与电源线29连接。
另外，开关晶体管32中，栅电极32G与扫描线27连接，源电极32S与图像信号线28连接，漏电极32D与电容器33和驱动晶体管31的栅电极31G连接。
在该结构中，当向栅极线27输入栅极信号、使开关晶体管32为导通状态时，经由源极线28供给的图像信号电压被写入电容器33。然后，写入电容器33的图像信号电压被保持1帧期间。根据该保持的图像信号电压，驱动晶体管31的电导模拟地（连续性）变化，与发光色阶（灰度等级）对应的驱动电流从有机EL元件23的阳极流向阴极，有机EL元件33发光。由此，能够显示预定的图像。
此外，在本实施方式中，对使用了有机EL元件的有机EL显示装置进行了说明，但本发明也可以适用于液晶显示装置等使用有源矩阵基板的其他显示装置。另外，关于这样构成的显示装置，可以作为平板显示器来利用，可以适用于电视机、个人电脑、便携电话等所有的具有显示面板的电子设备。
以上，基于实施方式对本发明涉及的薄膜晶体管器件及其制造方法进行了说明，但本发明涉及的薄膜晶体管器件及其制造方法不限于上述的实施方式。
例如，在上述的实施方式中，第1半导体膜5构成为其结晶硅粒的结晶粒径随着朝向结晶硅薄膜4而逐渐增大，但也可以构成为使第1半导体膜5所包含的晶粒（结晶硅粒）的密度随着朝向结晶硅薄膜4而逐渐增大。在该情况下，第1半导体膜5的厚度方向的结晶率也向着结晶硅薄膜4而逐渐变高。
另外，在上述的实施方式中，源电极8S以及漏电极8D是在使包括结晶硅薄膜4、第1半导体膜5以及第2半导体膜6的层叠膜图案化之后形成的，但不限于该方法。例如，也可以在成膜第1半导体膜5M、第2半导体膜6M以及接触层用膜7M之后（图8F），接着形成源极漏极金属膜8M，然后使包括第1半导体膜5、第2半导体膜6、接触层用膜7M以及源极漏极金属膜8M的层叠膜图案化成预定形状，然后，使源极漏极金属膜8M分离形成为源电极8S和漏电极8D。在该情况下，通过作为层叠膜的图案化掩模而使用半色调掩模或灰色调掩模，能够将曝光次数减少1次，能够简化工艺。此外，通过这样形成，能够得到如图11所示的结构的薄膜晶体管器件11。
另外，在上述的实施方式中，对第1半导体膜5的上部被蚀刻的情况进行了说明，但也可以不蚀刻第1半导体膜5的上部而使蚀刻停止在第2半导体膜6的上部。在该情况下，因为在薄膜晶体管器件的背沟道留有高电阻的膜，所以能够降低截止电流。
此外，对各实施方式实施本领域的技术人员能想到的各种变形而得到方式、以及在不脱离本发明的技术思想的范围内通过任意地组合各实施方式中的构成要素及功能而实现的方式也包含在本发明中。
产业上的可利用性
本发明的薄膜晶体管器件能够广泛地利用于电视机、个人电脑、便携电话等的显示装置或其它各种电气设备。

Claims (26)

1.一种薄膜晶体管器件，具备：
栅电极，其形成于基板上；
栅极绝缘膜，其形成于所述栅电极上；
结晶硅薄膜，其形成于所述栅极绝缘膜上；
第1半导体膜，其形成于所述结晶硅薄膜上；
一对第2半导体膜，其形成于所述第1半导体膜上；
源电极，其形成于所述一对第2半导体膜的一方的上方；以及
漏电极，其形成于所述一对第2半导体膜的另一方的上方，
将所述结晶硅薄膜和所述第1半导体膜的导带下端的能级分别设为ECP、EC1，则ECP<EC1。
2.根据权利要求1所述的薄膜晶体管器件，
所述第1半导体膜的电子亲合力与所述第2半导体膜的电子亲合力不同。
3.根据权利要求2所述的薄膜晶体管器件，
所述第1半导体膜的电子亲合力比所述第2半导体膜的电子亲合力大。
4.根据权利要求1～3中任一项所述的薄膜晶体管器件，
所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，所述第1半导体膜的带隙与所述第2半导体膜的带隙不同。
5.根据权利要求4所述的薄膜晶体管器件，
所述第1半导体膜的带隙比所述第2半导体膜的带隙更接近所述结晶硅薄膜的带隙。
6.根据权利要求1～5中任一项所述的薄膜晶体管器件，
所述第1半导体膜以及所述第2半导体膜是无定形硅膜。
7.根据权利要求1所述的薄膜晶体管器件，
所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，所述第1半导体膜的结晶率与所述第2半导体膜的结晶率不同。
8.根据权利要求7所述的薄膜晶体管器件，
所述第1半导体膜的结晶率比所述第2半导体膜的结晶率大。
9.根据权利要求1～8中任一项所述的薄膜晶体管器件，
所述第1半导体膜与所述结晶硅薄膜接触。
10.根据权利要求9所述的薄膜晶体管器件，
所述结晶硅薄膜的导带下端的能级ECP和所述第1半导体膜的导带下端的能级EC1被调整成在所述结晶硅薄膜与所述第1半导体膜的接合部分不产生尖峰。
11.根据权利要求10所述的薄膜晶体管器件，
从所述第1半导体膜到所述结晶硅薄膜，在所述第1半导体膜和所述结晶硅薄膜的导带没有势垒。
12.根据权利要求9～11中任一项所述的薄膜晶体管器件，
所述第1半导体膜包含碳和锗的任一方。
13.根据权利要求1～12中任一项所述的薄膜晶体管器件，
与所述源电极和所述漏电极之间对应的所述第1半导体膜的区域为凹形状。
14.一种薄膜晶体管器件的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板上形成栅电极；
第3工序，在所述栅电极上形成栅极绝缘膜；
第4工序，在所述栅极绝缘膜上形成结晶硅薄膜；
第5工序，在所述结晶硅薄膜上形成包括第1半导体膜、第2半导体膜和接触层的层叠膜；
第6工序，将所述结晶硅薄膜、所述第1半导体膜、所述第2半导体膜以及所述接触层图案化成预定形状；以及
第7工序，在所述第2半导体膜上形成源电极以及漏电极，
将所述结晶硅薄膜和所述第1半导体膜及所述第2半导体膜的导带下端的能级分别设为ECP、EC1，在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为ECP<EC1。
15.根据权利要求14所述的薄膜晶体管器件的制造方法，
在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的电子亲合力与所述第2半导体膜的电子亲合力不同。
16.根据权利要求15所述的薄膜晶体管器件的制造方法，
在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的电子亲合力比所述第2半导体膜的电子亲合力大。
17.根据权利要求14～16中任一项所述的薄膜晶体管器件的制造方法，
所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，
在所述第5工序中，所述第1半导体膜和所述第2半导体膜形成为带隙不同。
18.根据权利要求17所述的薄膜晶体管器件的制造方法，
在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的带隙比所述第2半导体膜的带隙更接近所述结晶硅薄膜的带隙。
19.根据权利要求14～18中任一项所述的薄膜晶体管器件的制造方法，
在所述第5工序中，所述第1半导体膜以及所述第2半导体膜由无定形硅膜形成。
20.根据权利要求14所述的薄膜晶体管器件的制造方法，
所述第1半导体膜和所述第2半导体膜是以硅为主成分的半导体膜，
在所述第5工序中，所述第1半导体膜和所述第2半导体膜形成为结晶率不同。
21.根据权利要求20所述的薄膜晶体管器件的制造方法，
在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为所述第1半导体膜的结晶率比所述第2半导体膜的结晶率大。
22.根据权利要求14～21中任一项所述的薄膜晶体管器件的制造方法，
在所述第5工序中，所述第1半导体膜形成为与所述结晶硅薄膜接触。
23.根据权利要求22所述的薄膜晶体管器件的制造方法，
在所述第5工序中，使所述第1半导体膜含有碳和锗的任一方。
24.根据权利要求14～23中任一项所述的薄膜晶体管器件的制造方法，
在所述第5工序中，在同一真空装置内连续地成膜所述第1半导体膜和所述第2半导体膜。
25.根据权利要求14～24中任一项所述的薄膜晶体管器件的制造方法，
在所述第7工序之后，包括将与所述源电极和所述漏电极之间对应的所述接触层以及所述第1半导体膜的上层的一部分除去的工序。
26.一种薄膜晶体管器件的制造方法，包括：
第1工序，准备基板；
第2工序，在所述基板上形成栅电极；
第3工序，在所述栅电极上形成栅极绝缘膜；
第4工序，在所述栅极绝缘膜上形成结晶硅薄膜；
第5工序，在所述结晶硅薄膜上形成包括第1半导体膜、第2半导体膜和接触层的层叠膜；
第6工序，在所述接触层上形成源极漏极金属膜；以及
第7工序，在将所述第1半导体膜、所述第2半导体膜、所述接触层以及所述源极漏极金属膜图案化成预定形状之后，将所述源极漏极金属膜分离成源电极和漏电极，
将所述结晶硅薄膜和所述第1半导体膜及所述第2半导体膜的导带下端的能级分别设为ECP、EC1，在所述第5工序中，将所述第1半导体膜和所述第2半导体膜形成为ECP<EC1。
CN201280002085.6A 2011-06-30 2012-02-06 薄膜晶体管器件以及薄膜晶体管器件的制造方法 Expired - Fee Related CN103026492B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011145870 2011-06-30
JP145870/2011 2011-06-30
PCT/JP2012/000765 WO2013001676A1 (ja) 2011-06-30 2012-02-06 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法

Publications (2)

Publication Number Publication Date
CN103026492A true CN103026492A (zh) 2013-04-03
CN103026492B CN103026492B (zh) 2016-04-06

Family

ID=47423611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280002085.6A Expired - Fee Related CN103026492B (zh) 2011-06-30 2012-02-06 薄膜晶体管器件以及薄膜晶体管器件的制造方法

Country Status (4)

Country Link
US (1) US8841673B2 (zh)
JP (1) JP5820402B2 (zh)
CN (1) CN103026492B (zh)
WO (1) WO2013001676A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
WO2013001579A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
CN103329275A (zh) 2011-11-17 2013-09-25 松下电器产业株式会社 薄膜半导体器件及其制造方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102790056B (zh) * 2012-08-13 2014-12-10 京东方科技集团股份有限公司 阵列基板及其制作方法、goa单元制作方法及显示装置
US9761732B2 (en) 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) * 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
CN114270530A (zh) 2019-08-09 2022-04-01 美光科技公司 晶体管及形成晶体管的方法
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120666A (en) * 1989-05-16 1992-06-09 Fujitsu Limited Manufacturing method for semiconductor device
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
JP2001217424A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
US6750480B2 (en) * 2000-11-27 2004-06-15 Kopin Corporation Bipolar transistor with lattice matched base layer
CN1647281A (zh) * 2002-04-05 2005-07-27 科比恩公司 有分级基极层的双极晶体管
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
CN1956215A (zh) * 2005-07-26 2007-05-02 索尼株式会社 半导体装置
CN101667599A (zh) * 2008-09-05 2010-03-10 株式会社半导体能源研究所 薄膜晶体管
JP2010251701A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270701A (ja) 1997-03-27 1998-10-09 Advanced Display:Kk 薄膜トランジスタおよびその製法
JP4101340B2 (ja) * 1997-12-12 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6847060B2 (en) * 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
US7345327B2 (en) * 2000-11-27 2008-03-18 Kopin Corporation Bipolar transistor
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
KR101452204B1 (ko) 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5367092B2 (ja) 2010-06-04 2013-12-11 パナソニック株式会社 薄膜トランジスタ基板の製造方法
CN102959712A (zh) 2011-06-17 2013-03-06 松下电器产业株式会社 薄膜晶体管以及薄膜晶体管的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5120666A (en) * 1989-05-16 1992-06-09 Fujitsu Limited Manufacturing method for semiconductor device
CN1192587A (zh) * 1997-03-05 1998-09-09 松下电器产业株式会社 场效应晶体管
JP2001217424A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
US6750480B2 (en) * 2000-11-27 2004-06-15 Kopin Corporation Bipolar transistor with lattice matched base layer
CN1647281A (zh) * 2002-04-05 2005-07-27 科比恩公司 有分级基极层的双极晶体管
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
CN1956215A (zh) * 2005-07-26 2007-05-02 索尼株式会社 半导体装置
CN101667599A (zh) * 2008-09-05 2010-03-10 株式会社半导体能源研究所 薄膜晶体管
JP2010251701A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
JP5820402B2 (ja) 2015-11-24
WO2013001676A1 (ja) 2013-01-03
US8841673B2 (en) 2014-09-23
CN103026492B (zh) 2016-04-06
US20130126869A1 (en) 2013-05-23
JPWO2013001676A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
JP2024001129A (ja) 表示装置、電子機器
US9000437B2 (en) Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same
JP2008124392A (ja) 半導体装置、その製造方法及び表示装置
US8378348B2 (en) Semiconductor element and method for manufacturing the same
US8405072B2 (en) Organic electro-luminescent display and method of fabricating the same
CN101404295A (zh) 薄膜晶体管、及具有其的显示装置、和其制造方法
CN103582952A (zh) 半导体器件和显示装置
WO2013118233A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
WO2014034617A1 (ja) 回路基板及び表示装置
KR101133764B1 (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
CN102024842A (zh) 显示器及其制造方法
US20200185535A1 (en) Oxide thin film transistor, array substrate, and preparation methods thereof
US11895870B2 (en) Display panel and display device
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
JP5308760B2 (ja) 表示装置
WO2013001579A1 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
CN113284910B (zh) 显示背板、制作方法以及显示装置
US8717340B2 (en) Thin film transistor, method for manufacturing same, and display apparatus
WO2013118234A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
US8759166B2 (en) Method for manufacturing thin film transistor device
JP6357664B2 (ja) 薄膜トランジスタ及びその製造方法
JPWO2013001579A1 (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
JP2010267763A (ja) 薄膜半導体デバイス及びその製造方法
KR19990016120A (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150504

Address after: Tokyo, Japan, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Applicant after: Panasonic Liquid Crystal Display Co., Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co., Ltd.

Applicant before: Panasonic Liquid Crystal Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20170206

CF01 Termination of patent right due to non-payment of annual fee